DE10000785A1 - Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller - Google Patents

Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller

Info

Publication number
DE10000785A1
DE10000785A1 DE10000785A DE10000785A DE10000785A1 DE 10000785 A1 DE10000785 A1 DE 10000785A1 DE 10000785 A DE10000785 A DE 10000785A DE 10000785 A DE10000785 A DE 10000785A DE 10000785 A1 DE10000785 A1 DE 10000785A1
Authority
DE
Germany
Prior art keywords
microprocessor
microcontroller
test
interface
jtag interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10000785A
Other languages
English (en)
Inventor
Klaus Gloeckler
Claus Moessner
Axel Aue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10000785A priority Critical patent/DE10000785A1/de
Priority to IT2001MI000004A priority patent/ITMI20010004A1/it
Priority to US09/758,675 priority patent/US20010023490A1/en
Priority to JP2001003390A priority patent/JP2001242225A/ja
Publication of DE10000785A1 publication Critical patent/DE10000785A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Abstract

Die Erfindung betrifft ein Verfahren zum Ansteuern eines Mikroprozessors (1), der Teil eines Mikrocontrollers ist, im Rahmen eines Boundary-Scan-Testverfahrens nach dem IEEE-Standard 1149 über eine Joint-European-Test-Action-Group(JTAG)-Schnittstelle (2) des Mikroprozessors (1). Um einen Mikrocontroller auch dann mit Hilfe des Boundary-Scan-Testverfahrens testen zu können, wenn die JTAG-Schnittstelle (2) für einen separaten Hardware-Adapter eines JTAG-Testers nicht zugänglich ist, wird vorgeschlagen, dass die JTAG-Schnittstelle (2) des Mikroprozessors (1) von einer auf dem Mikroprozessor (1) ablauffähigen Testroutine aus angesteuert wird.

Description

Stand der Technik
Die vorliegende Erfindung betrifft ein Verfahren zum Ansteuern eines Mikroprozessors, der Teil eines Mikrocontrollers ist, im Rahmen eines Boundary-Scan- Testverfahrens nach dem Institute-of-Electrical-and- Electronic-Engineers (IEEE)-Standard 1149 über eine Joint- European-Test-Action-Group (JTAG)-Schnittstelle des Mikroprozessors. Die Erfindung betrifft außerdem einen Mikrocontroller mit mindestens einem Mikroprozessor, der im Rahmen eines Boundary-Scan-Testverfahrens nach dem IEEE- Standard 1149 über eine JTAG-Schnittstelle des Mikroprozessors ansteuerbar ist.
Das Boundary-Scan-Testverfahren nach dem IEEE-Standard 1149 ist seit einiger Zeit aus dem Stand der Technik bekannt. Das Boundary-Scan-Testverfahren dient zur Prüfung der Verbindung zwischen zwei Halbleiterbauelementen, bspw. zwischen einem Mikrocontroller und externen Treibern des Mikrocontrollers. Der Boundary-Scan hat den Vorteil, dass auf die zu prüfenden elektronischen Halbleiterbauelemente nicht direkt bspw. mit Hilfe eines Meßtasters (z. B. eines Nagelbettadapters) von außen zugegriffen werden muß, sondern dass der Zugriff auf die elektronischen Halbleiterbauelemente über die JTAG-Schnittstelle des Halbleiterelements erfolgt. Der Boundary-Scan wird im Stand der Technik ausführlich beschrieben, so bspw. in dem Informationspapier von SUN MICROELECTRONICS, Mountain View, CA, USA, "Introduction to JTAG Boundary-Scan", White Paper, January 1997, Part No. WPR-0018-01, und im Internet auf der Seite http:/www.iee.et.tu-dresden.de/iee/em/web_dot4.htm, "Analoges Boundary Scan, IEEE P1149.4". Auf beide Ausführungen wird ausdrücklich Bezug genommen.
Die vorliegende Erfindung betrifft insbesondere den Boundary-Scan bei als Mikroprozessoren ausgebildeten Halbleiterbauelementen. Die Mikroprozessoren sind Teil eines Mikrocontrollers, der wiederum Teil eines Steuergeräts für ein Kraftfahrzeug ist. Die Steuergeräte werden zum Steuern/Regeln bestimmter Funktionen eines Kraftfahrzeugs eingesetzt, bspw. der Brennkraftmaschine, der Bremsen, des Getriebes, des Fahrwerks, der Fahrdynamik oder der Heizung/Klimatisierung des Kraftfahrzeuginnenraums.
Nach dem Stand der Technik wird die JTAG-Schnittstelle über Pins kontaktiert. Über einen Hardware-Adapter eines JTAG- Testers, der an die JTAG-Schnittstelle angeschlossen wird, sind die Pins von außen beobachtbar und/oder steuerbar. Über den Hardware-Adapter wird der JTAG-Schnittstelle ein Testdatenstrom für den Mikrocontroller bzw. für den Mikroprozessor gemäß eines festgelegten Testablaufs des Boundary-Scan-Testverfahrens zur Verfügung gestellt. Somit muss die JTAG-Schnittstelle nach dem Stand der Technik zur Ausführung des Boundary-Scan-Testverfahrens von außen frei zugänglich sein, damit der Hardware-Adapter angeschlossen werden kann.
Für Mikrocontroller, die in einem Gehäuse angeordnet sind oder bei denen die JTAG-Schnittstelle im einsatzbereiten Zustand aus anderen Gründen nicht frei zugänglich ist, kommt der Einsatz des Boundary-Scan-Testverfahrens somit nicht in Betracht. So kann auch die Prüfung von Steuergeräten für Kraftfahrzeuge mit zum Teil komplexen Mikrocontrollern nach dem Stand der Technik nicht mittels des Boundary-Scan-Testverfahrens durchgeführt werden, da das Steuergerät im einsatzbereiten Zustand in einem Gehäuse eingeschlossen ist und eine Kontaktierung der JTAG- Schnittstelle mit einem Hardware-Adapter von außen nicht möglich ist. Zur Überprüfung der Funktionsfähigkeit von Steuergeräten für Kraftfahrzeuge müssen nach dem Stand, der Technik deshalb umfangreiche Funktionstests durchgeführt werden, die relativ zeitaufwendig und teuer sind.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Verfahren bzw. einen Mikrocontroller der eingangs genannten Art dahingehend auszugestalten und weiterzubilden, dass die ordnungsgemäße Funktion des Mikrocontrollers auch bei nicht frei zugänglicher JTAG-Schnittstelle des Mikroprozessors mit dem Boundary-Scan-Testverfahren überprüft werden kann.
Zur Lösung dieser Aufgabe schlägt die Erfindung ausgehend von dem Verfahrender eingangs genannten Art vor, dass die JTAG-Schnittstelle des Mikroprozessors von einer auf dem Mikroprozessor ablauffähigen Testroutine aus angesteuert wird.
Vorteile der Erfindung
Gemäß der vorliegenden Erfindung wird vorgeschlagen, die JTAG-Schnittstelle nicht über einen separaten Hardware- Adapter eines JTAG-Testers anzusteuern, sondern in dem Mikroprozessor eine besondere Testroutine vorzusehen, durch die die JTAG-Schnittstelle im Rahmen eines Boundary-Scan- Testverfahrens angesteuert werden kann. Erfindungsgemäß wird also vorgeschlagen, die Funktion eines JTAG-Testers durch die Testroutine zu emulieren und die Testroutine zur Durchführung des Boundary-Scan-Testverfahrens auf dem Mikroprozessor auszuführen.
Die Testroutine wird bei Bedarf zu Testzwecken aufgerufen. Zur Ausführung der Routine wird der Mikrocontroller in einen JTAG-Testmodus umgeschaltet. Die Testroutine ist in einem internen oder externen Speicher des Mikroprozessors abgelegt und wird in dem Testmodus in den internen Programmspeicher (z. B. ein Random-Access-Memory, RAM) des Mikroprozessors kopiert. Alternativ kann die Testroutine auch in einem internen Flash-Speicher des Mikroprozessors abgelegt sein, wo sie im Testmodus direkt ausgeführt werden kann. Die Routine enthält Steuerbefehle zur Ansteuerung der Pins der JTAG-Schnittstelle und Testdaten, die über die JTAG-Schnittstelle an den Mikroprozessor bzw. an den Mikrocontroller übermittelt werden. Nach dem Ende des Boundary-Scan-Testverfahrens wird der JTAG-Testmodus des Mikrocontrollers beendet. Dazu wird vorzugsweise der Reset (RST)-Eingang der JTAG-Schnittstelle gesetzt.
Der Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass eine Überprüfung der Funktionsfähigkeit eines Mikrocontrollers auch dann durchgeführt werden kann, wenn die JTAG-Schnittstelle des Mikroprozessors von außen nicht frei zugänglich ist. Das ist bspw. bei der Prüfung von Steuergeräten mit komplexen Mikrocontrollern wichtig, wie sie bspw. zur Steuerung/Regelung bestimmter Funktionen in einem Kraftfahrzeug eingesetzt werden. Mit dem erfindungsgemäßen Verfahren kann ohne umfangreiche Funktionstests die ordnungsgemäße Funktion eines Steuergeräts geprüft werden. Insbesondere können die Verbindungen von dem Mikrocontroller des Steuergeräts zu externen Treibern überprüft werden. Mit dem nunmehr bei Steuergeräten durchführbaren Boundary-Scan-Testverfahren lässt sich eine wesentlich höhere Testabdeckung erzielen. Außerdem führt das erfindungsgemäße Verfahren zu einer Verkürzung der Testzeit, da bestimmte Funktionstests von dem Boundary-Scan-Testverfahren ersetzt werden und deshalb entfallen können.
Gemäß einer vorteilhaften Weiterbildung der vorliegenden Erfindung wird vorgeschlagen, dass Input-Output (IO)-Ports des Mikroprozessors mit den Pins der JTAG-Schnittstelle verbunden werden und die Pins der JTAG-Schnittstelle von der Testroutine über die IO-Ports angesteuert werden. Die IO-Ports des Mikroprozessors sind bspw. als Padzellen mit einer TO-Port-Funktion ausgebildet. Die Padzellen dienen dem Mikroprozessor als Eingangsinverter oder als Ausgangstreiber.
Die IO-Ports des Mikroprozessors können durch entsprechende Steuerbefehle der Testroutine zwischen einem Input-Mode und einem Output-Mode umgeschaltet werden. Wenn die Padzellen im Input-Mode geschaltet sind, sind sie mit Ausgangspins (z. B. Data Out (DO)) der JTAG-Schnittstelle verbunden und können an den Pins anliegende Werte erfassen. Wenn die Padzellen im Output-Mode geschaltet sind, sind sie mit Eingangspins (z. B. Data In (DI)) der JTAG-Schnittstelle verbunden und es können Testdaten über die Pins an den Mikroprozessor bzw. an den Mikrocontroller übermittelt werden. Diese Art der Ansteuerung der Pins der JTAG- Schnittstelle als IO-Ports stellt eine besonders einfache Implementierung dar. Es sind jedoch eine Vielzahl anderer Implementierungen zur Ansteuerung der Pins der JTAG- Schnittstelle aus einer auf dem Mikroprozessor ablauffähigen Testroutine heraus denkbar.
Die Pins der JTAG-Schnittstelle werden vorteilhafterweise von der Testroutine gemäß eines in der Testroutine festgelegten Testablaufs gesetzt und/oder gelesen. Über die IO-Ports, die als Ausgänge geschaltet sind, kann ein vorgegebener Testdatenstrom über die JTAG-Schnittstelle an den Mikroprozessor bzw. an den Mikrocontroller übertragen werden. An den Pins einer Schnittstelle des Mikrocontrollers, auf die bspw. mittels eines Testadapters von außen zugegriffen werden kann, können dann die anliegenden Pegel gemessen werden. Die an diesen Pins der Schnittstelle des Mikrocontrollers anliegenden Pegel sind abhängig von dem Testdatenstrom, der von der Testroutine über die Pins (DI) der JTAG-Schnittstelle auf den Mikroprozessor bzw. den Mikrocontroller gegeben wird, und von der Funktionsfähigkeit des Mikrocontrollers.
Über die IO-Ports, die als Eingänge geschaltet sind, können die an den Pins der JTAG-Schnittstelle anliegenden Werte gelesen werden. Die gelesenen Werte können entweder sofort weiterverarbeitet oder für eine spätere Verarbeitung zunächst zwischengespeichert werden. Wenn zumindest einer der IO-Ports als Eingang geschaltet ist, können durch den Testadapter über die Schnittstelle des Mikrocontrollers bestimmte Werte an den Mikrocontroller bzw. an den Mikroprozessor angelegt werden. Die an den Pins (DO) der JTAG-Schnittstelle anliegenden Werte sind abhängig von den an der Schnittstelle des Mikrocontrollers anliegenden Werten und der Funktionsfähigkeit des Mikrocontrollers.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass von der Testroutine im Rahmen des Boundary-Scan-Testverfahrens ein Testdatenstrom für die JTAG-Schnittstelle zur Verfügung gestellt wird. Mit Hilfe des Testdatenstroms können bestimmte Testdatenmuster an den Mikroprozessor bzw. an den Mikrocontroller angelegt werden, um dadurch bestimmte Funktionen des Mikrocontrollers zu simulieren und die Funktionsfähigkeit des Mikrocontrollers zu überprüfen.
Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass die IO- Ports des Mikroprozessors von der Testroutine für eine vorgegebene Zeitdauer als Output-Ports und auf High geschaltet werden, wobei an einer Schnittstelle des Mikrocontrollers anliegenden Pegel gemessen werden. Die Schnittstelle des Mikrocontrollers ist bspw. als eine Scalable-Coherent-Interface (SCI)-Schnittstelle ausgebildet. Die an der Schnittstelle des Mikrocontrollers anliegenden Pegel werden bspw. mit Hilfe eines Testadapters gemessen.
Des weiteren wird vorgeschlagen, dass die I/O-Ports des Mikroprozessors von der Testroutine für eine vorgegebene Zeitdauer als Input-Ports geschaltet werden, wobei gemäß des festgelegten Testablaufs bestimmte Werte an einer Schnittstelle des Mikrocontrollers angelegt werden. Die Werte werden bspw. mittels eines Testadapters an die Schnittstelle des Mikrocontrollers angelegt. An den Pins (DO) der JTAG-Schnittstelle werden in Abhängigkeit von den an der Schnittstelle des Mikrocontrollers anliegenden Werten bestimmte Werte ausgegeben, die von dem als Input- Port geschalteten und mit den Pins der JTAG-Schnittstelle verbundenen I/O-Port des Mikroprozessors gelesen werden.
Die an den Pins der JTAG-Schnittstelle anliegenden Werte werden vorteilhafterweise über die I/O-Ports des Mikroprozessors gelesen und in einem Speicherbereich des Mikrocontrollers abgelegt. Der Speicherbereich ist bspw. ein interner Schreib-Lesespeicher mit wahlfreiem Zugriff (Random Access Memory, RAM) des Mikroprozessors. Im Anschluß an das Boundary-Scan-Verfahren werden die in dem Speicherbereich abgelegten Werte vorzugsweise über die Schnittstelle des Mikrocontrollers ausgelesen. Die ausgelesenen Werte können dann in einem Testgerät weiterverarbeitet werden.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass das erfindungsgemäße Verfahren zur Überprüfung des Mikrocontrollers eines Steuergeräts für ein Kraftfahrzeug verwendet wird.
Als eine weitere Lösung der Aufgabe der vorliegenden Erfindung wird ausgehend von dem Mikrocontroller der eingangs genannten Art vorgeschlagen, dass mindestens ein Mikroprozessor Mittel zum Ansteuern der JTAG-Schnittstelle des Mikroprozessors durch eine auf dem Mikroprozessor ablauffähige Testroutine aufweist. Dadurch kann mittels einer einfachen Modifikation der JTAG-Schnittstelle des Mikroprozessors das Boundary-Scan-Testverfahren auch für solche Mikrocontroller eingesetzt werden, bei denen die JTAG-Schnittstelle von außen nicht frei zugänglich ist.
Gemäß einer vorteilhaften Weiterbildung der vorliegenden Erfindung wird vorgeschlagen, dass die Mittel Padzellen des Mikroprozessors und Verbindungsleitungen von den Padzellen zu den Pins der JTAG-Schnittstelle umfassen, wobei die Padzellen eine Input-Output (IO)-Port-Funktion aufweisen. Die Padzellen dienen dem Mikroprozessor als Eingangsinverter oder als Ausgangstreiber. Die Padzellen sind jeweils mit bestimmten Pins der JTAG-Schnittstelle verbunden. Durch Schalten der Padzellen als Input-Ports können an den Pins der JTAG-Schnittstelle anliegende Werte gelesen und durch Schalten als Output-Ports können an die Pins der JTAG-Schnittstelle bestimmte Werte angelegt werden.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass der Mikrocontroller eine Schnittstelle aufweist, an der von außerhalb des Mikrocontrollers die anliegenden Pegel messbar bzw. bestimmte Werte anlegbar sind. Die Schnittstelle des Mikrocontrollers ist vorzugsweise als eine Scalable- Coherent-Interface (SCI)-Schnittstelle ausgebildet ist.
Zeichnungen
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird im Folgenden anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Mikroprozessor eines erfindungsgemäßen Mikrocontrollers gemäß einer bevorzugten Ausführungsform; und
Fig. 2 ein Ablaufdiagramm eines erfindungsgemäßen Verfahrens gemäß einer bevorzugten Ausführungsform.
Beschreibung der Ausführungsbeispiele
In Fig. 1 ist ein Mikroprozessor eines erfindungsgemäßen Mikrocontrollers in seiner Gesamtheit mit dem Bezugszeichen 1 gekennzeichnet. Der Mikroprozessor 1 ist eines von vielen elektronischen Halbleiterbauelementen des Mikrocontrollers. Der Mikrocontroller ist Bestandteil eines Steuergeräts für ein Kraftfahrzeug. Das Steuergerät steuert bzw. regelt bestimmte Kraftfahrzeugfunktionen, bspw. die Brennkraftmaschine, das Getriebe, die Bremsen, das Fahrwerk, die Fahrdynamik oder die Heizung/Klimatisierung des Kraftfahrzeuginnenraums. Steuergeräte weisen in zunehmendem Maße komplexe Mikrocontroller auf, deren Funktionsfähigkeit nach dem Stand der Technik mit Hilfe immer mehr und immer umfangreicheren Funktionstests überprüft werden muß.
Zwar besitzen Mikroprozessoren in hochintegrierten Mikrocontrollern in zunehmendem Maße eine Joint-European- Test-Action-Group (JTAG)-Schnittstelle, über die im Rahmen eines Boundary-Scan-Testverfahrens nach dem Institute-of- Electrical-and-Electronic-Engineers (IEEE)-Standard 1149 die Funktionsfähigkeit des Mikrocontrollers überprüft werden kann. Allerdings sind Steuergeräte in einsatzbereitem Zustand in einem Gehäuse angeordnet. Deshalb ist die JTAG-Schnittstelle bei Mikroprozessoren von Steuergeräten von außen nicht frei zugänglich, so dass ein Hardware-Adapter eines JTAG-Testers zur Durchführung des Boundary-Scan-Testverfahrens nicht angeschlossen werden kann.
Aus diesem Grund schlägt die Erfindung ein besonderes Verfähren zum Ansteuern des Mikroprozessors 1 vor. Die JTAG-Schnittstelle des Mikroprozessors 1 ist in Fig. 1 mit dem Bezugszeichen 2 gekennzeichnet. Die JTAG-Schnittstelle 2 wird über Pins 3 kontaktiert. An den Pins 3 wird nach dem Stand der Technik der Hardware-Adapter (nicht dargestellt) eines JTAG-Testers angeschlossen.
Um die Vorteile des Boundary-Scan-Testverfahrens auch bei einem Steuergerät für ein Kraftfahrzeug nutzen zu können, schlägt die Erfindung eine Modifikation des Mikroprozessors 1 vor, so dass die JTAG-Schnittstelle 2 von einer auf dem Mikroprozessor 1 ablauffähigen Testroutine aus angesteuert werden kann.
Der Mikroprozessor 1 weist Padzellen 4 auf, die eine normale Input-Output (IO)-Port-Funktion aufweisen. Die Padzellen 4 dienen dem Mikroprozessor 1 als Eingangsinverter oder als Ausgangstreiber. Die Padzellen 4 können durch die auf dem Mikroprozessor 1 ablauffähige Testroutine als Input-Port oder als Output-Ports geschaltet werden. Von bestimmten Padzellen 4a des Mikroprozessors 1 verlaufen Verbindungsleitungen 5 zu den Pins 3 der JTAG- Schnittstelle 2. Über die Verbindungsleitungen 5 wird ein Testdatenstrom von den Padzellen 4a an die Pins 3 (Test Data In, TDI) der JTAG-Schnittstelle 2 übertragen. Ebenso können über die Verbindungsleitungen 5 die an den Pins 3 (Test Data Out, TDO) der JTAG-Schnittstelle 2 anliegenden Werte von den Padzellen 4a eingelesen werden.
Die Pins 3 der JTAG-Schnittstelle 2 können von der Testroutine gemäß eines in der Testroutine festgelegten Testablaufs gesetzt und/oder gelesen werden. Über die Padzellen 4a, die als Ausgänge geschaltet sind, kann ein vorgegebener Testdatenstrom über die JTAG-Schnittstelle 2 an den Mikroprozessor 1 bzw. an den Mikrocontroller übertragen werden. An den Pins einer Schnittstelle (nicht dargestellt) des Mikrocontrollers, auf die bspw. mittels eines Testadapters (nicht dargestellt) von außen zugegriffen werden kann, können dann die anliegenden Pegel gemessen werden. Die an diesen Pins der Schnittstelle des Mikrocontrollers anliegenden Pegel sind abhängig von dem Testdatenstrom, der von der Testroutine über die Pins 3 (TDI) der JTAG-Schnittstelle 2 auf den Mikroprozessor 1 bzw. den Mikrocontroller gegeben wird, und von der Funktionsfähigkeit des Mikrocontrollers.
Über die Padzellen 4a, die als Eingänge geschaltet sind, können die an den Pins 3 der JTAG-Schnittstelle 2 anliegenden Werte gelesen werden. Die gelesenen Werte können entweder sofort weiterverarbeitet oder für eine spätere Verarbeitung zunächst zwischengespeichert werden. Wenn zumindest eine der Padzellen 4a als Eingang geschaltet ist, können durch den Testadapter über die Schnittstelle des Mikrocontrollers bestimmte Werte an den Mikrocontroller bzw. an den Mikroprozessor 1 angelegt werden. Die an den Pins 3 (DO) der JTAG-Schnittstelle 2 anliegenden Werte sind abhängig von den an der Schnittstelle des Mikrocontrollers anliegenden Werten und der Funktionsfähigkeit des Mikrocontrollers.
Durch den Einsatz des Boundary-Scan-Testverfahrens kann eine höhere Testabdeckung bei der Steuergerät-Fertigung (Qualitätsverbesserung) erreicht werden. Außerdem ist eine Verkürzung der Testzeit möglich (Kosteneinsparung), da einige Funktionstests, die bisher zur Funktionsprüfung der Steuergeräte ausgeführt werden mußten, durch das Boundary- Scan-Testverfahren ersetzt werden und somit entfallen können.
Das erfindungsgemäße Verfahren wird nun anhand des Ablaufdiagramms aus Fig. 2 näher erläutert. Das Verfahren beginnt in einem Funktionsblock 10. Zu Beginn des Testverfahrens wird der Mikrocontroller in einen JTAG- Testmodus versetzt. Die Testroutine zur Ansteuerung der JTAG-Schnittstelle 2 befindet sich in einem internen oder externen Speicher 11 des Mikroprozessors 1. In einem Funktionsblock 12 wird die Testroutine aus dem Speicher 11 in einen Flash-Speicher des Mikroprozessors 1 zur Ausführung geladen.
Im Rahmen der Ausführung der Testroutine in dem Mikroprozessor 1 werden in einem Funktionsblock 13 zunächst die Padzellen 4a in Abhängigkeit von dem Testablauf des Boundary-Scan-Verfahrens als Input-Ports und/oder als Output-Ports angesteuert. Im Funktionsblock 14 wird über die Padzellen 4a ein bestimmter Testdatenstrom an die Pins 3 der JTAG-Schnittstelle 2 angelegt. Dieser Testdatenstrom wird vorzugsweise an die Pins des Steuergerätes angelegt. Der Testdatenstrom ist ebenfalls abhängig von dem Testablauf des Boundary-Scan-Testverfahrens. Mit Hilfe des Testdatenstroms können unterschiedliche Testdatenmuster an den Mikroprozessor 1 bzw. an den Mikrocontroller angelegt werden. Weiterhin ist es möglich, auch weitere Chips (CICs) mit JTAG-Funktionalität mit dem Mikrocontroller zu verbinden (und zu testen.)
In einem Funktionsblock 15 werden bestimmte Werte an die Pins der Schnittstelle des Mikrocontrollers angelegt, falls die Padzellen 4a als Input-Ports angesteuert sind. Dann werden die an den Pins 3 der JTAG-Schnittstelle anliegenden Werte über die Padzellen 4a in den Mikroprozessor 1 gelesen. Falls die Padzellen 4a als Output-Port angesteuert sind, werden in dem Funktionsblock 15 bestimmte Werte an die Pins 3 der JTAG-Schnittstelle 2 angelegt. Dann werden die an den Pins der Schnittstelle des Mikrocontrollers anliegenden Pegel gelesen.
Das Anlegen bestimmter Werte an die Schnittstelle des Mikrocontrollers bzw. das Lesen der an der Schnittstelle des Mikrocontrollers anliegenden Pegel erfolgt bspw. durch einen Testadapter, der an die Schnittstelle angeschlossen wird. In einem Funktionsblock 16 wird dann der nächste Testschritt des Testablaufs des Boundary-Scan- Testverfahrens ausgewählt.
Anschließend wird in einem Abfrageblock 17 überprüft, ob alle Testschritte des Boundary-Scan-Testverfahrens durchlaufen worden sind. Falls nein, werden die Funktionsblöcke 13 bis 17 für den nächsten Testschritt durchlaufen. Falls das Boundary-Scan-Testverfahren vollständig ausgeführt worden ist, wird zum Ende des erfindungsgemäßen Verfahrens in Funktionsblock 18 verzweigt. Der JTAG-Testmodus wird durch Aktivieren des TRST-Ports 3a (vgl. Fig. 1) beendet.

Claims (13)

1. Verfahren zum Ansteuern eines Mikroprozessors (1), der Teil eines Mikrocontrollers ist, im Rahmen eines Boundary- Scan-Testverfahrens nach dem IEEE Standard 1149 über eine Joint-European-Test-Action-Group (JTAG)-Schnittstelle (2) des Mikroprozessors (1), dadurch gekennzeichnet, dass die JTAG-Schnittstelle (2) des Mikroprozessors (1) von einer auf dem Mikroprozessor (1) ablauffähigen Testroutine aus angesteuert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass IO-Ports des Mikroprozessors (1) mit den Pins (3) der JTAG-Schnittstelle (2) verbunden und die Pins (3) der JTAG- Schnittstelle (2) von der Testroutine über die IO-Ports angesteuert werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Pins (3) der JTAG-Schnittstelle (2) von der Testroutine gemäß eines in der Testroutine festgelegten Testablaufs gesetzt und/oder gelesen werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass von der Testroutine im Rahmen des Boundary-Scan-Testverfahrens ein Testdatenstrom für die JTAG-Schnittstelle (2) zur Verfügung gestellt wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die IO-Ports des Mikroprozessors (1) von der Testroutine für eine vorgegebene Zeitdauer als Output-Ports und auf high geschaltet werden, wobei die an einer Schnittstelle des Mikrocontrollers anliegenden Pegel gemessen werden.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die IO-Ports des Mikroprozessors (1) von der Testroutine für eine vorgegebene Zeitdauer als Input-Ports geschaltet werden, wobei gemäß des festgelegten Testablaufs bestimmte Werte an einer Schnittstelle des Mikrocontrollers angelegt werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die an den Pins (3) der JTAG-Schnittstelle (2) anliegenden Werte über die IO-Ports des Mikroprozessors (1) gelesen und in einem Speicherbereich des Mikrocontrollers abgelegt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die in dem Speicherbereich abgelegten Werte über die Schnittstelle des Mikrocontrollers ausgelesen werden.
9. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 8 zur Überprüfung des Mikrocontrollers eines Steuergeräts für ein Kraftfahrzeug.
10. Mikrocontroller mit mindestens einem Mikroprozessor (1), der im Rahmen eines Boundary-Scan-Testverfahrens nach dem IEEE Standard 1149 über eine Joint-European-Test- Action-Group (JTAG)-Schnittstelle (2) des Mikroprozessors (1) ansteuerbar ist, dadurch gekennzeichnet, dass mindestens ein Mikroprozessor (1) Mittel (4, 5) zum Ansteuern der JTAG-Schnittstelle (2) des Mikroprozessors (1) durch eine auf dem Mikroprozessor (1) ablauffähige Testroutine aufweist.
11. Mikrocontroller nach Anspruch 10, dadurch gekennzeichnet, dass die Mittel Padzellen (4a) des Mikroprozessors (1) und Verbindungsleitungen (5) von den Padzellen (4a) zu den Pins (3) der JTAG-Schnittstelle (2) umfassen, wobei die Padzellen (4a) eine Input-Output (IO)- Port-Funktion aufweisen.
12. Mikrocontroller nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der Mikrocontroller eine Schnittstelle aufweist, an der von außerhalb des Mikrocontrollers die anliegenden Pegel messbar bzw. bestimmte Werte anlegbar sind.
13. Steuergerät für ein Fahrzeug, welches einen Mikrocontroller nach einem der Ansprüche 10 bis 12 enthält und ein Verfahren nach einem der Ansprüche 1 bis 8 durchführt.
DE10000785A 2000-01-11 2000-01-11 Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller Withdrawn DE10000785A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10000785A DE10000785A1 (de) 2000-01-11 2000-01-11 Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller
IT2001MI000004A ITMI20010004A1 (it) 2000-01-11 2001-01-02 Procedimento per comandare un'interfaccia jtag di un microprocessore di un microcontroller sul quale e' implementato un'interfaccia jtag e m
US09/758,675 US20010023490A1 (en) 2000-01-11 2001-01-11 Method for activating a JTAG interface of a microprocessor of a microcontroller upon which a JTAG interface is implemented, and microcontroller
JP2001003390A JP2001242225A (ja) 2000-01-11 2001-01-11 マイクロプロセッサのｊｔａｇインターフェイスの駆動方法，当該マイクロプロセッサを有するマイクロコントローラ及び制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10000785A DE10000785A1 (de) 2000-01-11 2000-01-11 Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller

Publications (1)

Publication Number Publication Date
DE10000785A1 true DE10000785A1 (de) 2001-07-12

Family

ID=7627151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10000785A Withdrawn DE10000785A1 (de) 2000-01-11 2000-01-11 Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller

Country Status (4)

Country Link
US (1) US20010023490A1 (de)
JP (1) JP2001242225A (de)
DE (1) DE10000785A1 (de)
IT (1) ITMI20010004A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016203270B3 (de) * 2016-02-29 2017-08-10 Infineon Technologies Ag Mikrocontroller und Verfahren zum Testen eines Mikrocontrollers

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG117428A1 (en) * 2002-11-07 2005-12-29 Mrd Technologies Pte Ltd Method and apparatus for loading boot code
US20040158784A1 (en) * 2003-02-06 2004-08-12 Transwitch Corporation Microprocessor based self-diagnostic port
US7930162B1 (en) 2008-05-05 2011-04-19 Xilinx, Inc. Accelerating hardware co-simulation using dynamic replay on first-in-first-out-driven command processor
US10398881B2 (en) 2013-08-03 2019-09-03 Merit Medical Systems, Inc. Inflation devices with remote displays, methods and kits related thereto
US10046144B2 (en) * 2013-08-03 2018-08-14 Merit Medical Systems, Inc. Methods of resetting inflation devices
WO2016141123A1 (en) 2015-03-04 2016-09-09 Merit Medical Systems, Inc. Pull tab assemblies and related methods
US11009547B2 (en) * 2018-12-06 2021-05-18 Super Micro Computer, Inc. Device and method for testing a computer system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003286A (en) * 1989-08-07 1991-03-26 Motorola, Inc. Binary magnitude comparator with asynchronous compare operation and method therefor
DE69130147T2 (de) * 1990-10-03 1999-04-01 Aisin Seiki Automatisches Steuersystem für Seitenführung
US5434804A (en) * 1993-12-29 1995-07-18 Intel Corporation Method and apparatus for synchronizing a JTAG test control signal to an on-chip clock signal
US5724505A (en) * 1996-05-15 1998-03-03 Lucent Technologies Inc. Apparatus and method for real-time program monitoring via a serial interface
US6408413B1 (en) * 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6560740B1 (en) * 1999-08-03 2003-05-06 Advanced Micro Devices, Inc. Apparatus and method for programmable built-in self-test and self-repair of embedded memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016203270B3 (de) * 2016-02-29 2017-08-10 Infineon Technologies Ag Mikrocontroller und Verfahren zum Testen eines Mikrocontrollers

Also Published As

Publication number Publication date
US20010023490A1 (en) 2001-09-20
ITMI20010004A0 (it) 2001-01-02
ITMI20010004A1 (it) 2002-07-02
JP2001242225A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
DE10244757B3 (de) Programmierung eines Speicherbausteins über ein Boundary Scan-Register
DE102006009224B4 (de) Auswahl eines Testalgorithmus in einer Steuerung für eingebauten Speicherselbsttest
EP2542905B1 (de) Verfahren zum testen eines integrierten schaltkreises
DE10144050A1 (de) Verfahren zur Softwareverifikation für Steuereinheiten und Verifikationssystem
DE112006001222T5 (de) Halbleitertestprogramm-Diagnosevorrichtung
EP1565825A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen
DE10000785A1 (de) Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller
EP1183545A1 (de) Schaltung mit eingebautem selbsttest
EP1178322A2 (de) Integrierter Schaltkreis mit Selbsttest-Schaltung
DE112019007610T5 (de) Eine automatische testausrüstung zum testen eines testobjekts, das eine verarbeitungseinheit und einen programm- und/oder datenspeicher aufweist, eine automatische testausrüstung, die eine teststeuerung, eine oder mehrere schnittstellen zu dem testobjekt und einen gemeinschaftlich verwendeten speicher aufweist, und ein verfahren zum testen eines testobjekts
DE112019007388T5 (de) Jtag-basierte architektur, die den multi-core-betrieb ermöglicht
EP1716490B1 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen für sicherheitskritische rechnersysteme in kraftfahrzeugen
DE60224107T2 (de) Verfahren und einheit zur programmierung eines speichers
DE10135966A1 (de) Verfahren zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
WO2006035038A2 (de) Verfahren zum testen von steuergerätesoftware für ein steuergerät
DE102008046397A1 (de) Verifizierung auf Basis von Transaktionen eines Systems auf einem Chip auf Systemebene durch Übersetzen von Transaktionen in Maschinencodierung
DE69921356T2 (de) Boundary-scanverfahren zur beendigung oder zum ändern von betriebsarten einer integrierten schaltung
EP2203823B1 (de) Verfahren zum testen eines adressbusses in einem logischen baustein
DE10244977A1 (de) Beschleunigung der Programmierung eines Speicherbausteins mit Hilfe eines Boundary Scan (BSCAN)-Registers
DE19735163A1 (de) Integrierter elektronischer Baustein mit Hardware-Fehlereinspeisung für Prüfzwecke
DE19918675A1 (de) Integrierte Schaltung
DE102005039348B4 (de) Halbleiter-Bauelement mit Test-Schnittstellen-Einrichtung
DE102022205985A1 (de) Verfahren zum Testen einer elektronischen Einheit
DE102020130330A1 (de) Verpackungsmaschine für mikroelektronische Bauteile mit einer Prüfung auf verdeckte mechanische Beschädigungen
EP2110749B1 (de) Verfahren zum Steuern von Anschlusspins eines emulationsfähigen Bausteins und Anordnung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee