CN106940424B - 多机箱测试装置及其测试信号传送装置 - Google Patents

多机箱测试装置及其测试信号传送装置 Download PDF

Info

Publication number
CN106940424B
CN106940424B CN201610164393.9A CN201610164393A CN106940424B CN 106940424 B CN106940424 B CN 106940424B CN 201610164393 A CN201610164393 A CN 201610164393A CN 106940424 B CN106940424 B CN 106940424B
Authority
CN
China
Prior art keywords
test
input
multiplexer
trace
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610164393.9A
Other languages
English (en)
Other versions
CN106940424A (zh
Inventor
沈游城
高嘉言
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TRI TEST RESEARCH Inc
Original Assignee
TRI TEST RESEARCH Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRI TEST RESEARCH Inc filed Critical TRI TEST RESEARCH Inc
Publication of CN106940424A publication Critical patent/CN106940424A/zh
Application granted granted Critical
Publication of CN106940424B publication Critical patent/CN106940424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种多机箱测试装置及其测试信号传送装置。应用于多机箱测试装置的测试信号传送装置包含全域走线及测试信号传送模块。测试信号传送模块各包含输入输出端口、测试走线及包含输出及输入单元的桥接阵列。输出单元将自输入输出端口接收的输出信号传送至测试走线，或将该输出信号传送至一全域走线并将自另一全域走线接收的输出信号传送至测试走线。输入单元将自测试走线接收的输入信号传送至输入输出端口，或将该输入信号传送至一全域走线并将自另一全域走线接收的输入信号传送至输入输出端口。多机箱测试装置可利用测试信号传送装置在任何测试控制器及电路内测试系统间进行信号传输。

Description

多机箱测试装置及其测试信号传送装置
技术领域
本发明是有关于一种测试技术，且特别是有关于一种多机箱测试装置及其测试信号传送装置。
背景技术
电路板测试治具是可用以测试电子线路(通常称为待测装置)的装置。在使用时，治具通常会将待测装置持住并定位，且建立测试仪器和待测装置的测试端点或节点间的电性连结。测试仪器通常包含信号电路，以产生选定的驱动信号，由治具的连结传送至待测装置的测试端点，并侦测或是监看来自待测装置的回应信号，以做为制造商品管测试程序的一部分，或是电路维修时的诊断程序。
虽然许多已知版本的治具通常都可达到目的，但是却存在有一些固有的限制。其中一个限制是由于不同的待测装置的测试点常常具有其特有的排列形式。如果对印刷电路板的元件或是电路的调整造成测试端点的位置改变，测试治具必须要重新设计，并经常需要重新制造以符合测试端点排列形式的改变。接着，探针要重新接线至测试电路。
因此，如何设计一个新的多机箱测试装置及其测试信号传送装置，以解决上述的问题，乃为此一业界亟待解决的问题。
发明内容
本发明的多机箱测试装置可利用测试信号传送装置在任何测试控制器及电路内测试系统间进行信号传输。
因此，本发明的一方面是在提供一种测试信号传送装置，应用于多机箱测试装置中，其中测试信号传送装置包含：多个全域走线以及多个测试信号传送模块。测试信号传送模块各包含：输入输出端口、测试走线以及桥接阵列。输入输出端口电性耦接于测试控制器。测试走线电性耦接于电路内(in-circuit)测试系统，电路内测试系统进一步电性耦接于至少一待测装置。桥接阵列包含：输出单元以及输入单元。输出单元配置以将自输入输出端口接收的第一输出信号传送至测试走线，或是将第一输出信号传送至全域走线其中之一并且将自另一全域走线接收的第二输出信号传送至测试走线。输入单元配置以将自测试走线接收的第一输入信号传送至输入输出端口，或是将第一输入信号传送至全域走线其中之一并且将自另一全域走线接收的第二输入信号传送至输入输出端口。
本发明的另一方面是在提供一种多机箱测试装置，包含：至少一测试控制器、至少一电路内测试系统以及测试信号传送装置。测试控制器电性耦接于主机，并配置以传送来自主机的指令。电路内测试系统电性耦接于至少一待测装置，并配置以根据来自主机的指令对待测装置执行测试，以产生测试结果。测试信号传送装置电性耦接于测试控制器以及电路内测试系统间，并配置以自测试控制器传送指令至电路内测试系统，以及自电路内测试系统传送测试结果至测试控制器并进一步传送至主机，其中测试信号传送装置包含：多个全域走线以及多个测试信号传送模块。测试信号传送模块各包含：输入输出端口、测试走线以及桥接阵列。输入输出端口电性耦接于测试控制器。测试走线电性耦接于电路内测试系统，电路内测试系统进一步电性耦接于至少一待测装置。桥接阵列包含：输出单元以及输入单元。输出单元配置以将自输入输出端口接收的第一输出信号传送至测试走线，或是将第一输出信号传送至全域走线其中之一并且将自另一全域走线接收的第二输出信号传送至测试走线。输入单元配置以将自测试走线接收的第一输入信号传送至输入输出端口，或是将第一输入信号传送至全域走线其中之一并且将自另一全域走线接收的第二输入信号传送至输入输出端口。
应用本发明的优点在于多机箱测试装置可利用测试信号传送装置在任何测试控制器及电路内测试系统间进行信号传输，并在不需要更动任何信号传输架构的状况下，更弹性地执行待测装置的测试过程，达到上述的目的。
附图说明
图1为本发明一实施例中，一种多机箱测试装置的方块图；
图2A为本发明一实施例中，测试信号传送装置的方块图；
图2B为本发明一实施例中，测试控制器、输入输出端口以及桥接阵列的范例示意图；
图2C为本发明一实施例中，桥接阵列、测试走线以及电路内测试机箱的范例示意图；
图3为本发明一实施例中，桥接阵列的方块图；以及
图4为本发明一实施例中，一种多机箱测试装置的方块图。
具体实施方式
请参照图1。图1为本发明一实施例中，一种多机箱测试装置1的方块图。多机箱测试装置1包含：测试控制器100A-100D、电路内测试系统110以及测试信号传送装置120。
测试控制器100A-100D电性耦接于主机130。需注意的是，图1所绘示的测试控制器的数目仅为一范例。于其他实施例中，测试控制器的数目并不为上述实施例所限。
于一实施例中，各测试控制器100A-100D为IEEE1149.1测试存取点控制器，例如但不限于通用序列总线(Universal Serial Bus；USB)联合测试行动小组(Joint TestAction Group；JTAG)编程器(programmer)，或是通讯(Communication；COM)连接端口联合测试行动小组侦错器(debugger)。测试控制器100A-100D配置以传送来自主机130的指令105。
电路内测试系统110电性耦接于待测装置140A-140B。于一实施例中，待测装置140A-140B可为设置于一封装结构内的两个集成电路，或可为两个独立的封装结构。需注意的是，待测装置的数目并不为上述的数目所限。
于一实施例中，电路内测试系统110包含多个电路内测试机箱112A-112D。各电路内测试机箱112A-112D包含测试模块114A-114D及116A-116D。测试模块114A-114D及116A-116D配置以根据来自主机130的指令105对待测装置140A-140B执行测试，以产生测试结果115。需注意的是，图1所绘示的电路内测试机箱以及包含于其中的测试模块的数目仅为一范例。于其他实施例中，电路内测试机箱以及包含于其中的测试模块的数目并不为上述的数目所限。
测试信号传送装置120电性耦接于测试控制器100A-100D以及电路内测试系统110间。测试信号传送装置120配置以自测试控制器100A-100D传送指令105至电路内测试系统110，以及自电路内测试系统110传送测试结果115至测试控制器100A-100D并进一步传送至主机130。
请参照图2A。图2A为本发明一实施例中，测试信号传送装置120的方块图。测试信号传送装置120包含：全域走线GB1-GB4以及测试信号传送模块200A-200D。
需注意的是，图2A所绘示的全域走线、测试信号传送模块、对应的输入输出端口以及测试走线的数目仅为一范例。于其他实施例中，全域走线、测试信号传送模块、对应的输入输出端口以及测试走线的数目并不为上述的数目所限。
各测试信号传送模块200A-200D包含输入输出端口、测试走线和桥接阵列。更详细地来说，测试信号传送模块200A包含输入输出端口IO1、测试走线BUS1和桥接阵列210A。测试信号传送模块200B包含输入输出端口IO2、测试走线BUS2和桥接阵列210B。测试信号传送模块200C包含输入输出端口IO3、测试走线BUS3和桥接阵列210C。测试信号传送模块200D包含输入输出端口IO4、测试走线BUS4和桥接阵列210D。
于一实施例中，测试信号传送模块200A-200D具有类似的结构。以测试信号传送模块200A为例，测试信号传送模块200A的输入输出端口IO1、测试走线BUS1和桥接阵列210A电性耦接于图1所绘示的其中一个测试控制器，例如测试控制器100A。测试走线BUS1电性耦接于图1所绘示的电路内测试系统110的其中一个电路内测试机箱112A-112D，例如电路内测试机箱112A。在此状况下，测试走线BUS1电性耦接于电路内测试机箱112A的背板(backplane，未绘示)。
输入输出端口IO1-IO4以及测试走线BUS1-BUS4均为双向的。于一实施例中，输入输出端口IO1-IO4以及测试走线BUS1-BUS4配置以将输出信号，例如包含于指令105的时脉信号(TCK)、数据信号(TDI)及模式选择信号(TMS)，由测试控制器100A-100D透过桥接阵列210A-210D传送至电路内测试系统110。
更进一步地，输入输出端口IO1-IO4以及测试走线BUS1-BUS4配置以将输入信号，例如包含于测试结果115的数据信号(TDO)，由电路内测试系统110透过桥接阵列210A-210D请参照图2B。图2B为本发明一实施例中，测试控制器100A、输入输出端口IO1以及桥接阵列210A的范例示意图。
如图2B所示，输入输出端口IO1包含缓冲器220A、220B及220C，配置以分别将时脉信号TCK、数据信号TDI及模式选择信号TMS，由测试控制器100A-100D传送至桥接阵列210A。输入输出端口IO1还包含缓冲器220D，配置以将数据信号TDO，由桥接阵列210A传送至测试控制器100A。
请参照图2C。图2C为本发明一实施例中，桥接阵列210A、测试走线BUS1以及电路内测试机箱112A的范例示意图。
如图2C所示，测试走线BUS1包含缓冲器230A，配置以将时脉信号TCK、数据信号TDI及模式选择信号TMS，由桥接阵列210A传送至电路内测试机箱112A。时脉信号TCK、数据信号TDI及模式选择信号TMS将进一步透过背板走线220传送至测试模块114A及116A。测试走线BUS1还包含缓冲器230B，配置以将数据信号TDO，由电路内测试机箱112A的测试模块114A及116A，透过背板走线220传送至桥接阵列210A。
请同时参照图3。图3为本发明一实施例中，桥接阵列210A的方块图。桥接阵列210A包含：输出单元300以及输入单元310。
在运作时，输出单元300配置以将自输入输出端口IO1接收的第一输出信号(未绘示)传送至测试走线BUS1，或是将第一输出信号传送至全域走线GB1-GB4其中之一并且将自另一全域走线GB1-GB4接收的第二输出信号(未绘示)传送至测试走线BUS1。
于一实施例中，上述的第一输出信号及第二输出信号各为包含于指令105的时脉信号TCK、数据信号TDI及模式选择信号TMS。
输出单元300的详细结构和运作将在后续段落中描述。
于一实施例中，输出单元300包含第一多工器320及第二多工器330。
第一多工器320具有第一多工器输入接口。第一多工器输入接口电性耦接于输入输出端口IO1以及全域走线GB1-GB4其中之一。第一多工器320更具有第一多工器输出接口，第一多工器输出接口电性耦接于测试走线BUS1。需注意的，在部分应用中，第一多工器输入接口更电性耦接于在图3中标示为“1”的高态电压源，以及在图3中标示为“0”的低态电压源，以传送高态电压或是低态电压。
第二多工器330具有第二多工器输入接口以及第二多工器输出接口。第二多工器输入接口电性耦接于输入输出端口IO1，第二多工器输出接口电性耦接于全域走线GB1-GB4其中之一。
在第一运作模式中，第一多工器320透过第一多工器输入接口，选择由输入输出端口IO1接收的第一输出信号，并直接将第一输出信号透过第一多工器输出接口传送至测试走线BUS1。在此状况下，第二多工器330可为浮接，且不输出任何信号。
在第二运作模式中，第二多工器330将自输入输出端口IO1接收的第一输出信号传送至全域走线GB1-GB4其中之一。第一多工器320将自另一全域走线GB1-GB4接收的第二输出信号传送至测试走线BUS1。举例来说，第二多工器330可将自输入输出端口IO1接收的第一输出信号传送至全域走线GB3，第一多工器320则将自全域走线GB2接收的第二输出信号传送至测试走线BUS1。
在此状况下，当全域走线GB3电性耦接于例如，但不限于桥接阵列210D时，桥接阵列210D可将第一输出信号透过桥接阵列210D的第二多工器330传送至测试走线BUS4。
于一实施例中，输出缓冲器335可设置于第二多工器330及全域走线GB1-GB4间，以在当第一输出信号传送至全域走线GB1-GB4其中之一时，可将第一输出信号进行放大。
因此，通过使用输出单元300，自输入输出端口IO1接收的第一输出信号可直接传送至测试走线BUS1，或可传送至全域走线GB1-GB4其中之一并进一步传送至测试走线BUS2-BUS4其中之一。输出信号可随需求而传送至测试走线BUS2-BUS4中的任一者。通过在桥接阵列210A-210D使用这样的技术，输出信号的传送可在任何输入输出端口及任何测试走线间进行。
需注意的是，使用者可手动调整桥接阵列210A-210D的第一多工器320及第二多工器330的设定，以决定运作的模式来根据需求执行想要达成的信号传输。进一步地，需注意的是，全域走线GB1-GB4并不必须分别对应于桥接阵列210A-210D。使用者亦可手动决定桥接阵列210A-210D与全域走线GB1-GB4间的连结。
另一方面，输入单元310配置以将自测试走线BUS1接收的第一输入信号传送至输入输出端口IO1，或是将第一输入信号传送至全域走线GB1-GB4其中之一并且将自另一全域走线GB1-GB4接收的第二输入信号传送至输入输出端口IO1。
于一实施例中，上述的第一输入信号及第二输入信号各为包含于测试结果115的数据信号TDO。
输入单元310的详细结构和运作将在后续段落中描述。
于一实施例中，输入单元310包含第三多工器340及第四多工器350。
第三多工器340具有第三多工器输入接口，电性耦接于测试走线BUS1以及全域走线GB1-GB4。第三多工器340更具有第三多工器输出接口，电性耦接于输入输出端口IO1。需注意的是，在部分应用中，第三多工器输入接口更电性耦接于在图3中标示为“1”的高态电压源，以及在图3中标示为“0”的低态电压源，以传送高态电压或是低态电压。
第四多工器350具有第四多工器输入接口，电性耦接于测试走线BUS1。第四多工器350更具有第四多工器输出接口，电性耦接于全域走线GB1-GB4其中之一。
在第一运作模式中，第三多工器340透过第三多工器输入接口，选择由测试走线BUS1接收的第一输入信号，并直接将第一输入信号透过第三多工器输出接口传送至输入输出端口IO1。在此状况下，第四多工器350可为浮接，且不输出任何信号。
在第二运作模式中，第四多工器350将自测试走线BUS1接收的第一输入信号传送至全域走线GB1-GB4其中之一。第三多工器340将自另一全域走线GB1-GB4接收的第二输入信号传送至输入输出端口IO1。举例来说，第四多工器350可将自测试走线BUS1接收的第一输入信号传送至全域走线GB3，第四多工器350则将自全域走线GB2接收的第二输入信号传送至输入输出端口IO1。
在此状况下，当全域走线GB3电性耦接于例如，但不限于桥接阵列210D时，桥接阵列210D可将第一输入信号透过桥接阵列210D的第四多工器350传送至输入输出端口IO4。
于一实施例中，输出缓冲器355可设置于第二多工器330及全域走线GB1-GB4间，以在当第一输入信号传送至全域走线GB1-GB4其中之一时，可将第一输入信号进行放大。
因此，通过使用输入单元310，自测试走线BUS1接收的第一输入信号可直接传送至输入输出端口IO1，或可传送至全域走线GB1-GB4其中之一并进一步传送至输入输出端口IO2-IO4其中之一。输入信号可随需求而传送至输入输出端口IO1-IO4中的任一者。通过在桥接阵列210A-210D使用这样的技术，输出信号的传送可在任何测试走线及任何输入输出端口间进行。
需注意的是，使用者可手动调整桥接阵列210A-210D的第三多工器340及第四多工器350的设定，以决定运作的模式来根据需求执行想要达成的信号传输。进一步地，需注意的是，全域走线GB1-GB4并不必须分别对应于桥接阵列210A-210D。使用者亦可手动决定桥接阵列210A-210D与全域走线GB1-GB4间的连结。
总而言之，本发明的多机箱测试装置1可利用测试信号传送装置120在任何测试控制器100A-100D及电路内测试系统110间进行信号传输。在不需要更动任何信号传输架构的状况下，将可更弹性地执行待测装置的测试过程。
请参照图4。图4为本发明一实施例中，一种多机箱测试装置4的方块图。多机箱测试装置4包含测试控制器400A-400B、电路内测试系统410以及测试信号传送装置420。
在实际应用中，测试控制器400A-400B可为通用序列总线联合测试行动小组编程器，或是通讯连接端口联合测试行动小组侦错器，并电性耦接于主机430。电路内测试系统410包含多个电路内测试机箱412A-412D。电路内测试机箱412A-412D各包含测试模块414A-414D及416A-416D。测试模块414A-414D及416A-416D配置以对两个待测装置440A及440B执行测试。通过使用类似于上述的测试信号传送装置120的测试信号传送装置420，传送至测试控制器400A的指令可范例性地传送至电路内测试机箱412A并进一步传送至待测装置440A。传送至测试控制器400B的指令可范例性地传送至电路内测试机箱412D并进一步传送至待测装置440B。自待测装置440A传送来的测试结果可传送至电路内测试机箱412C、传送至测试控制器400A，进一步传送至主机430。自待测装置440B传送来的测试结果可传送至电路内测试机箱412B、传送至测试控制器400B，进一步传送至主机430。
虽然本发明内容已以实施方式揭露如上，然其并非配置以限定本发明内容，任何熟悉此技艺者，在不脱离本发明内容的精神和范围内，当可作各种的更动与润饰，因此本发明内容的保护范围当视所附的权利要求书所界定的范围为准。

Claims (18)

1.一种测试信号传送装置，应用于一多机箱测试装置中，其特征在于，该测试信号传送装置包含：
多个全域走线；以及
多个测试信号传送模块，各包含：
一输入输出端口，电性耦接于一测试控制器，该测试控制器传送一指令；
一测试走线，电性耦接于一电路内测试系统，该电路内测试系统进一步电性耦接于至少一待测装置；以及
一桥接阵列，包含：
一输出单元，配置以将自该输入输出端口接收的一第一输出信号传送至该测试走线，或是将该第一输出信号传送至所述全域走线其中之一并且将自另一所述全域走线接收的一第二输出信号传送至该测试走线，该第一输出信号及该第二输出信号各为包含于该指令；以及
一输入单元，配置以将自该测试走线接收的一第一输入信号传送至该输入输出端口，或是将该第一输入信号传送至所述全域走线其中之一并且将自另一所述全域走线接收的一第二输入信号传送至该输入输出端口，该第一输入信号及该第二输入信号各为包含于该电路内测试系统传送的测试结果。
2.根据权利要求1所述的测试信号传送装置，其特征在于，该测试控制器为一IEEE1149.1测试存取点控制器。
3.根据权利要求1所述的测试信号传送装置，其特征在于，该第一输出信号以及该第二输出信号各为一时脉信号、一数据信号或一模式选择信号。
4.根据权利要求1所述的测试信号传送装置，其特征在于，该第一输入信号以及该第二输入信号各为一数据信号。
5.根据权利要求1所述的测试信号传送装置，其特征在于，该电路内测试系统包含多个电路内机箱，各包含至少一测试模块，该测试模块电性耦接于该待测装置，其中该测试走线电性耦接于中该电路内测试系统的一背板。
6.根据权利要求1所述的测试信号传送装置，其特征在于，该输出单元包含：
一第一多工器，具有一第一多工器输入接口以及一第一多工器输出接口，该第一多工器输入接口电性耦接于该输入输出端口以及所述全域走线其中之一，该第一多工器输出接口电性耦接于该测试走线；以及
一第二多工器，具有一第二多工器输入接口以及一第二多工器输出接口，该第二多工器输入接口电性耦接于该输入输出端口，该第二多工器输出接口电性耦接于所述全域走线其中之一。
7.根据权利要求6所述的测试信号传送装置，其特征在于，当该第二多工器将自该输入输出端口接收的该第一输出信号传送至所述全域走线其中之一，该第一多工器将自另一所述全域走线接收的该第二输出信号传送至该测试走线。
8.根据权利要求1所述的测试信号传送装置，其特征在于，该输入单元包含：
一第三多工器，具有一第三多工器输入接口以及一第三多工器输出接口，该第三多工器输入接口电性耦接于该测试走线以及所述全域走线，该第三多工器输出接口电性耦接于该输入输出端口；以及
一第四多工器，具有一第四多工器输入接口以及一第四多工器输出接口，该第四多工器输入接口电性耦接于该测试走线，该第四多工器输出接口电性耦接于所述全域走线其中之一。
9.根据权利要求8所述的测试信号传送装置，其特征在于，当该第四多工器将自该测试走线接收的该第一输入信号至所述全域走线其中之一，该第三多工器将自另一所述全域走线接收的该第二输入信号传送至该输入输出端口。
10.一种多机箱测试装置，其特征在于，包含：
至少一测试控制器，电性耦接于一主机，并配置以传送来自该主机的一指令；
至少一电路内测试系统，电性耦接于至少一待测装置，并配置以根据来自该主机的该指令对该待测装置执行测试，以产生一测试结果；以及
一测试信号传送装置，电性耦接于该测试控制器以及该电路内测试系统间，并配置以自该测试控制器传送该指令至该电路内测试系统，以及自该电路内测试系统传送该测试结果至该测试控制器并进一步传送至该主机，其中该测试信号传送装置包含：
多个全域走线；以及
多个测试信号传送模块，各包含：
一输入输出端口，电性耦接于该测试控制器；
一测试走线，电性耦接于该电路内测试系统；以及
一桥接阵列，包含：
一输出单元，配置以将自该输入输出端口接收的一第一输出信号传送至该测试走线，或是将该第一输出信号传送至所述全域走线其中之一并且将自另一所述全域走线接收的一第二输出信号传送至该测试走线，该第一输出信号及该第二输出信号各为包含于该指令；以及
一输入单元，配置以将自该测试走线接收的一第一输入信号传送至该输入输出端口，或是将该第一输入信号传送至所述全域走线其中之一并且将自另一所述全域走线接收的一第二输入信号传送至该输入输出端口，该第一输入信号及该第二输入信号各为包含于该电路内测试系统传送的该测试结果。
11.根据权利要求10所述的多机箱测试装置，其特征在于，该测试控制器为一IEEE1149.1测试存取点控制器。
12.根据权利要求10所述的多机箱测试装置，其特征在于，该第一输出信号以及该第二输出信号各为包含于该指令的一时脉信号、一数据信号或一模式选择信号。
13.根据权利要求10所述的多机箱测试装置，其特征在于，该第一输入信号以及该第二输入信号各为包含于该测试结果的一数据信号。
14.根据权利要求10所述的多机箱测试装置，其特征在于，该电路内测试系统包含多个电路内机箱，各包含至少一测试模块，该测试模块电性耦接于该待测装置，其中该测试走线电性耦接于中该电路内测试系统的一背板。
15.根据权利要求10所述的多机箱测试装置，其特征在于，该输出单元包含：
一第一多工器，具有一第一多工器输入接口以及一第一多工器输出接口，该第一多工器输入接口电性耦接于该输入输出端口以及所述全域走线其中之一，该第一多工器输出接口电性耦接于该测试走线；以及
一第二多工器，具有一第二多工器输入接口以及一第二多工器输出接口，该第二多工器输入接口电性耦接于该输入输出端口，该第二多工器输出接口电性耦接于所述全域走线其中之一。
16.根据权利要求15所述的多机箱测试装置，其特征在于，当该第二多工器将自该输入输出端口接收的该第一输出信号传送至所述全域走线其中之一，该第一多工器将自另一所述全域走线接收的该第二输出信号传送至该测试走线。
17.根据权利要求10所述的多机箱测试装置，其特征在于，该输入单元包含：
一第三多工器，具有一第三多工器输入接口以及一第三多工器输出接口，该第三多工器输入接口电性耦接于该测试走线以及所述全域走线，该第三多工器输出接口电性耦接于该输入输出端口；以及
一第四多工器，具有一第四多工器输入接口以及一第四多工器输出接口，该第四多工器输入接口电性耦接于该测试走线，该第四多工器输出接口电性耦接于所述全域走线其中之一。
18.根据权利要求17所述的多机箱测试装置，其特征在于，当该第四多工器将自该测试走线接收的该第一输入信号至所述全域走线其中之一，该第三多工器将自另一所述全域走线接收的该第二输入信号传送至该输入输出端口。
CN201610164393.9A 2016-01-05 2016-03-22 多机箱测试装置及其测试信号传送装置 Active CN106940424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/988,698 US10156606B2 (en) 2016-01-05 2016-01-05 Multi-chassis test device and test signal transmission apparatus of the same
US14/988,698 2016-01-05

Publications (2)

Publication Number Publication Date
CN106940424A CN106940424A (zh) 2017-07-11
CN106940424B true CN106940424B (zh) 2020-02-07

Family

ID=58227447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610164393.9A Active CN106940424B (zh) 2016-01-05 2016-03-22 多机箱测试装置及其测试信号传送装置

Country Status (3)

Country Link
US (1) US10156606B2 (zh)
CN (1) CN106940424B (zh)
TW (1) TWI563271B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734877B (zh) * 2017-12-13 2021-08-01 英業達股份有限公司 使用usb且具電壓可調功能的jtag控制裝置及其方法
US11067623B2 (en) * 2019-05-19 2021-07-20 Test Research, Inc. Test system and method of operating the same
TWI760157B (zh) * 2021-03-24 2022-04-01 德律科技股份有限公司 多核並行測試單一待測物的系統及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2909278Y (zh) * 2005-05-09 2007-06-06 明基电通股份有限公司 可同时测试多个待测物的装置
CN101408582A (zh) * 2008-11-24 2009-04-15 浙江中控技术股份有限公司 电路板测试方法及装置
CN102213743A (zh) * 2010-04-01 2011-10-12 英业达股份有限公司 信号测试装置
CN103852681A (zh) * 2012-12-06 2014-06-11 纬创资通股份有限公司 测试装置以及电子装置的测试方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216637A (en) * 1990-12-07 1993-06-01 Trw Inc. Hierarchical busing architecture for a very large semiconductor memory
US6684362B1 (en) * 1999-02-18 2004-01-27 International Business Machines Corporation Method and apparatus for connecting manufacturing test interface to a global serial bus including an I2 c bus
US20030120822A1 (en) * 2001-04-19 2003-06-26 Langrind Nicholas A. Isolated control plane addressing
US6973606B2 (en) * 2000-09-29 2005-12-06 Intel Corporation Partially distributed control mechanism for scanout incorporating flexible debug triggering
US20020078412A1 (en) * 2000-12-14 2002-06-20 Yongjiang Wang Built-in self test for a programmable logic device using linear feedback shift registers and hierarchical signature generation
US7263597B2 (en) * 2001-04-19 2007-08-28 Ciena Corporation Network device including dedicated resources control plane
JP3632692B2 (ja) 2003-01-30 2005-03-23 セイコーエプソン株式会社 テスト回路、集積回路及びテスト方法
US8713295B2 (en) * 2004-07-12 2014-04-29 Oracle International Corporation Fabric-backplane enterprise servers with pluggable I/O sub-system
US7366939B2 (en) * 2005-08-03 2008-04-29 Advantest Corporation Providing precise timing control between multiple standardized test instrumentation chassis
KR100695437B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 멀티 포트 메모리 소자
US7888955B2 (en) * 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources
CN101546285B (zh) 2008-03-25 2012-01-25 鸿富锦精密工业（深圳）有限公司 Usb接口i/o板测试装置
US7843836B2 (en) * 2008-05-12 2010-11-30 International Business Machines Corporation Systems, methods and computer program products for controlling high speed network traffic in server blade environments
KR100942967B1 (ko) * 2008-06-30 2010-02-17 주식회사 하이닉스반도체 반도체 메모리장치
US20120271586A1 (en) 2011-04-19 2012-10-25 Ching-Cheng Wang Testing module for generating analog testing signal to external device under test, and related testing method and testing system thereof
TWI452315B (zh) 2013-01-17 2014-09-11 Test Research Inc 功能測試治具、系統及方法
TWI451108B (zh) 2013-01-17 2014-09-01 Test Research Inc 時序分析裝置及時序分析方法
US10291415B2 (en) * 2014-05-20 2019-05-14 Bosch Automotive Service Solutions Inc. Embedded extensible instrumentation bus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2909278Y (zh) * 2005-05-09 2007-06-06 明基电通股份有限公司 可同时测试多个待测物的装置
CN101408582A (zh) * 2008-11-24 2009-04-15 浙江中控技术股份有限公司 电路板测试方法及装置
CN102213743A (zh) * 2010-04-01 2011-10-12 英业达股份有限公司 信号测试装置
CN103852681A (zh) * 2012-12-06 2014-06-11 纬创资通股份有限公司 测试装置以及电子装置的测试方法

Also Published As

Publication number Publication date
US10156606B2 (en) 2018-12-18
CN106940424A (zh) 2017-07-11
US20170192056A1 (en) 2017-07-06
TWI563271B (en) 2016-12-21
TW201725398A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
US11686759B2 (en) Functional tester for printed circuit boards, and associated systems and methods
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
US5428624A (en) Fault injection using boundary scan
JP5443921B2 (ja) 自動試験装置セルフ試験
US8666690B2 (en) Heterogeneous multi-core integrated circuit and method for debugging same
TW201317591A (zh) 印刷電路板測試裝置
KR20140000855A (ko) 테스트 인터페이스 보드 및 테스트 시스템
CN106940424B (zh) 多机箱测试装置及其测试信号传送装置
US20130076383A1 (en) Method for testing an integrated circuit
US7478298B2 (en) Method and system for backplane testing using generic boundary-scan units
KR20070086393A (ko) 고전압 기능부를 가진 핀 전자기기
US20160282414A1 (en) Boundary scan testing with loopbacks
US7148676B2 (en) Ancillary equipment for testing semiconductor integrated circuit
US11009547B2 (en) Device and method for testing a computer system
US8667346B2 (en) Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system
US7970569B2 (en) Apparatus and method for connection test on printed circuit board
KR20060132143A (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
CN110824330A (zh) 半导体集成电路测试系统及其半导体集成电路测试装置
JP2007333387A (ja) 半導体検査装置
US9341668B1 (en) Integrated circuit package testing
KR20230102651A (ko) 먹스 집적회로 및 이를 포함하는 프로브 카드
US20100169725A1 (en) Memory module tester
Gibbs Backplane test bus applications for IEEE STD 1149.1
KR20240079744A (ko) 외부 전원 공급이 가능한 차량용 디버깅 인터페이스 장치
KR100921222B1 (ko) 반도체 테스트 헤드 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant