CN112462246A - 边界扫描测试系统及其方法 - Google Patents

边界扫描测试系统及其方法 Download PDF

Info

Publication number
CN112462246A
CN112462246A CN201910865863.8A CN201910865863A CN112462246A CN 112462246 A CN112462246 A CN 112462246A CN 201910865863 A CN201910865863 A CN 201910865863A CN 112462246 A CN112462246 A CN 112462246A
Authority
CN
China
Prior art keywords
test
boundary scan
cpu
boundary
dimm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910865863.8A
Other languages
English (en)
Inventor
穆常青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Electronics Tianjin Co Ltd
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Electronics Tianjin Co Ltd
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Electronics Tianjin Co Ltd, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201910865863.8A priority Critical patent/CN112462246A/zh
Priority to US16/576,120 priority patent/US20210072312A1/en
Publication of CN112462246A publication Critical patent/CN112462246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种边界扫描测试系统及其方法，通过每一中央处理单元(Central Processing Unit，CPU)测试卡的第一回送线路的两端分别连接另一个CPU测试卡与一个双列直插式内存模块(Dual In‑Line Memory Modules，DIMM)测试卡的边界扫描单元，每一CPU测试卡的第二回送线路的两端分别各自连接一个DIMM测试卡的边界扫描单元，而产生多个边界扫描线网；测试控制主机可执行诊断程序，以在每一边界扫描线网中，任选其中一个边界扫描单元使其发出激励信号，其他边界扫描单元接收对应的响应信号，并比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果。

Description

边界扫描测试系统及其方法
技术领域
本发明涉及一种测试系统及其方法，特别是边界扫描测试系统及其方法。
背景技术
在服务器主机板生产线上，都是使用主机板原装CPU进行边界扫描测试。每测试一片主机板就要插拔一次CPU，大量的测试会造成CPU的损坏，使得CPU成了测试损耗品。由于主机板原装CPU价格昂贵，因此，存在测试成本过高的问题。
有鉴于此，相关业者开始依据生产线实际需求着手研发CPU测试卡。然而，由于CPU测试卡的尺寸需与原装CPU的尺寸一致，故在设计CPU测试卡的过程中，需面临如何在原装CPU的尺寸下配置上千个待测引脚的测试资源的挑战。
因此，目前市面上的CPU测试卡一般采用多片设计，每一片测试卡仅覆盖CPU插槽的一部分引脚，测试过程中需将测试卡一片一片进行更换与测试，然后综合多片的测试结果输出测试报告，但此方法存在频繁更换测试卡所带来的时间成本、测试治具设计、测试流程控制等问题，而不适用于生产线。
综上所述，如何依据生产线实际需求设计出成本够低且可以辅助产线边界扫描测试过程的CPU测试卡，进而对应设计出一种较佳的边界扫描测试流程，一直是相关业者当前重要研发课题之一。
发明内容
本发明说明一种边界扫描测试系统及其方法。
首先，本发明说明一种边边界扫描测试系统，用以对待测主机板进行边界扫描测试，其中，待测主机板包括多个CPU插槽与多个DIMM插槽，该CPU插槽之间通过多个快速通道互联(Quick Path Interconnect，QPI)线路相连，该CPU插槽与该DIMM插槽之间通过多个输入输出(I/O)线路相连。边界扫描测试系统包括：多个CPU测试卡(test card)、多个DIMM测试卡与测试控制主机。该CPU测试卡用以依据一对一方式插设于该CPU插槽，每一CPU测试卡包括多个第一回送线路与多个第二回送线路，每一CPU测试卡的每一第一回送线路的两端分别连接一个QPI线路与一个I/O线路，每一CPU测试卡的每一第二回送线路的两端分别各自连接一个I/O线路。该DIMM测试卡用以依据一对一方式插设于该DIMM插槽，每一DIMM测试卡包括至少一边界扫描单元，每一DIMM测试卡的至少一边界扫描单元连接一个I/O线路。测试控制主机用以依据该CPU测试卡、该DIMM测试卡与待测主机板的连接关系产生多个边界扫描线网，以及执行诊断程序，以在每一边界扫描线网中，任选该边界扫描单元其中之一使其发出激励信号，其他该边界扫描单元接收对应的响应信号，并比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果。
另外，本发明说明一种边界扫描测试方法，此方法包括以下步骤：提供待测主机板、多个CPU测试卡与多个DIMM测试卡，其中，待测主机板包括多个CPU插槽与多个DIMM插槽，该CPU插槽之间通过多个QPI线路相连，该CPU插槽与该DIMM插槽之间通过多个输入输出线路相连，每一CPU测试卡包括多个第一回送线路与多个第二回送线路，每一DIMM测试卡包括至少一边界扫描单元；以一对一方式插设该CPU测试卡于该CPU插槽，使每一CPU测试卡的每一第一回送线路的两端分别连接一个QPI线路与一个I/O线路，使每一CPU测试卡的每一第二回送线路的两端分别各自连接一个I/O线路；以一对一方式插设该DIMM测试卡于该DIMM插槽，使每一DIMM测试卡的至少一边界扫描单元连接一个I/O线路；依据该CPU测试卡、该DIMM测试卡与待测主机板的连接关系产生多个边界扫描线网；在每一边界扫描线网中，任选该边界扫描单元其中之一使其发出激励信号，其他该边界扫描单元接收对应的响应信号；以及比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果。
本发明所说明的边界扫描测试系统及其方法如上，与现有技术的差异在于本发明是通过每一CPU测试卡的第一回送线路的两端分别连接另一个CPU测试卡与一个DIMM测试卡的边界扫描单元，每一CPU测试卡的第二回送线路的两端分别各自连接一个DIMM测试卡的边界扫描单元，而产生多个边界扫描线网；测试控制主机可执行诊断程序，以在每一边界扫描线网中，任选其中一个边界扫描单元使其发出激励信号，其他边界扫描单元分别接收对应的响应信号，并比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果。
通过上述的技术手段，本发明的CPU测试卡可在原装CPU的尺寸下实现对待测引脚的基本覆盖，以最大程度地节省测试资源，边界扫描测试过程中无需频繁更换CPU测试卡，且诊断过程清晰、方便，可以准确覆盖所有故障的引脚。
附图说明
图1为本发明边界扫描测试系统的一实施例的结构示意图。
图2为图1的边界扫描测试系统执行边界扫描测试方法的一实施例的方法流程图。
【附图标记列表】
50 待测主机板
52 CPU插槽
54 DIMM插槽
60 TAP控制器
110 CPU测试卡
112 第一回送线路
114 第二回送线路
116 边界扫描芯片
120 DIMM测试卡
122 边界扫描单元
130 测试控制主机
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
请先参阅图1，图1为本发明边界扫描测试系统的一实施例的结构示意图。在本实施例中，边界扫描测试系统可用以对待测主机板50进行边界扫描测试，待测主机板50可包括多个中央处理单元(Central Processing Unit，CPU)插槽52与多个双列直插式内存模块(Dual In-Line Memory Modules，DIMM)插槽54，该CPU插槽52之间通过多个快速通道互联(Quick Path Interconnect，QPI)线路相连，该CPU插槽52与该DIMM插槽54之间通过多个输入输出(I/O)线路相连。为避免说明过于复杂，在本实施例中，仅以两个CPU插槽52、八个DIMM插槽54、十个I/O线路(如图1的虚线所示)、两个QPI线路(如图1的粗链线所示)进行说明，但本实施例并非用以限定本发明，可依据实际状况进行调整。
边界扫描测试系统可包括：多个CPU测试卡(test card)110、多个DIMM测试卡120、测试存取端口(Test Access Port，TAP)控制器60与测试控制主机130，该CPU测试卡110用以依据一对一方式插设于该CPU插槽52(图面仅以两者之间具有连接线表示)，该DIMM测试卡120用以依据一对一方式插设于该DIMM插槽54(图面仅以两者之间具有连接线表示)，因此，本实施例的CPU测试卡110数量为两个，DIMM测试卡120数量为八个。其中，测试控制主机130可通过TAP控制器60与待测主机板50以与插设于该CPU插槽52上的该CPU测试卡110以及插设于该DIMM插槽54上的该DIMM测试卡120相互连接以及相互传递信息与数据，以进行边界扫描测试。需注意的是，每一CPU测试卡110的尺寸需与原装CPU的尺寸一致，每一DIMM测试卡120的尺寸需与原装DIMM的尺寸一致。
每一CPU测试卡110可包括多个第一回送线路114与多个第二回送线路112，当每一CPU测试卡110插设于CPU插槽52时，每一CPU测试卡110的每一第一回送线路114的两端可分别连接一个QPI线路与一个I/O线路，每一CPU测试卡110的每一第二回送线路112的两端可分别各自连接一个I/O线路；每一DIMM测试卡120可包括至少一边界扫描单元122，当每一DIMM测试卡120插设于DIMM插槽54时，每一DIMM测试卡120的至少一边界扫描单元122可连接一个I/O线路。为避免说明过于复杂，在本实施例中，每一CPU测试卡110可包括一个第二回送线路112与两个第一回送线路114，六个DIMM测试卡120可包括一个边界扫描单元122，两个DIMM测试卡120可包括两个边界扫描单元122，但本实施例并非用以限定本发明，可依据实际状况进行调整。其中，每一边界扫描单元122可以作为激励端或响应端。
测试控制主机130可依据该CPU测试卡110、该DIMM测试卡120与待测主机板50的连接关系产生多个边界扫描线网。其中，每一边界扫描线网包括多个测试路径引脚，每一边界扫描线网所包括的该测试路径引脚为该边界扫描线网的边界扫描路径经过的引脚，可为CPU插槽52上用以与DIMM插槽连接的连接引脚(即CPU插槽52与I/O线路连接的引脚)、DIMM插槽54上用以与CPU插槽52连接的输入输出(I/O)引脚(即DIMM插槽54与I/O线路连接的引脚)。
在本实施例中，共有四个边界扫描线网，第一个边界扫描线网的边界扫描路径可自端点g(即边界扫描单元122)出发，经过引脚G(即DIMM插槽54与I/O线路连接的引脚)、引脚M(即CPU插槽52与I/O线路连接的引脚)、第二回送线路112、引脚N(即CPU插槽52与I/O线路连接的引脚)与引脚H(即DIMM插槽54与I/O线路连接的引脚)，直到端点h(即另一个边界扫描单元122)，故第一个边界扫描线网所包括的该测试路径引脚为引脚G、引脚M、引脚N与引脚H；第二个边界扫描线网的边界扫描路径可自端点e(即边界扫描单元122)出发，经过引脚E(即DIMM插槽54与I/O线路连接的引脚)、引脚O(即CPU插槽52与I/O线路连接的引脚)、第一个第一回送线路114、引脚R(即CPU插槽52与另一CPU插槽52连接的引脚)、QPI线路、引脚S(即CPU插槽52与另一CPU插槽52连接的引脚)、第二个第一回送线路114、引脚V(即CPU插槽52与I/O线路连接的引脚)与引脚F(即DIMM插槽54与I/O线路连接的引脚)，直到端点f(即边界扫描单元122)，故第二个边界扫描线网所包括的该测试路径引脚为引脚E、引脚O、引脚R、引脚S、引脚V与引脚F；第三个边界扫描线网的边界扫描路径可自端点a(即边界扫描单元122)出发，并于经过引脚A(即DIMM插槽54与I/O线路连接的引脚)后分成两个子路径，第一个子路径为经过引脚C(即DIMM插槽54与I/O线路连接的引脚)而进入端点c(即边界扫描单元122)，第二个子路径为经过引脚P(即CPU插槽52与I/O线路连接的引脚)、第一个第一回送线路114、引脚Q(即CPU插槽52与另一CPU插槽52连接的引脚)、QPI线路、引脚T(即CPU插槽52与另一CPU插槽52连接的引脚)、第二个第一回送线路114与引脚U(即CPU插槽52与I/O线路连接的引脚)，而经过引脚U后又可分别经过引脚D(即DIMM插槽54与I/O线路连接的引脚)而进入端点d(即边界扫描单元122)，以及经过引脚B(即DIMM插槽54与I/O线路连接的引脚)而进入端点b(即边界扫描单元122)，故第三个边界扫描线网所包括的该测试路径引脚为引脚A、引脚P、引脚Q、引脚T、引脚U、引脚D、引脚B与引脚C；第四个边界扫描线网的边界扫描路径可自端点i(即边界扫描单元122)出发，经过引脚I(即DIMM插槽54与I/O线路连接的引脚)、引脚W(即CPU插槽52与I/O线路连接的引脚)、第二回送线路112、引脚X(即CPU插槽52与I/O线路连接的引脚)与引脚J(即DIMM插槽54与I/O线路连接的引脚)，直到端点j(即边界扫描单元122)，故第四个边界扫描线网所包括的该测试路径引脚为引脚I、引脚W、引脚X与引脚J。
测试控制主机130可对每一边界扫描线网执行诊断程序，以在每一边界扫描线网中，任选该边界扫描单元122其中之一使其发出激励信号，其他该边界扫描单元122接收对应的响应信号，并比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果。换句话说，测试控制主机130可依据每一边界扫描线网的边界扫描路径进行边界扫描测试，当任选每一边界扫描线网中该边界扫描单元122其中之一作为激励端使其发出激励信号后，可基于其边界扫描路径预期得知该边界扫描线网中其他该边界扫描单元122(即响应端)会接受到的期望信号，若某一边界扫描单元122所接收到的响应信号不符合其预计接收到的期望信号时，表示该边界扫描线网存在故障的引脚，测试控制主机130需进一步依据每一边界扫描线网的测试成果(即每一边界扫描线网的每一响应信号)进行故障诊断，以输出每一边界扫描线网的诊断结果。其中，诊断结果用以表示每一边界扫描线网所包括的测试路径引脚是否与主机板间焊接正常，以及是否有开路或短路等故障的情形。
其中，依据每一边界扫描线网的测试成果进行故障诊断的原则包括：(1)当某一边界扫描线网中仅一个响应信号不符合其对应的期望信号时，将接收不符合其对应的期望信号的响应信号的边界扫描单元所对应连接的一个测试路径引脚报错；(2)当某一边界扫描线网中所有的该响应信号皆不符合其对应的该预期信号时，将该边界扫描线网所包括的全部该测试路径引脚报错；以及(3)若某一边界扫描线网中多个测试路径经过某一测试路径引脚时，确认经过该测试路径引脚的该测试路径是否测试通过，若经过该测试路径引脚的该测试路径至少其中之一测试通过时，表示该测试路径引脚测试通过；若该经过测试路径引脚的该测试路径全部测试失败时，则将该测试路径引脚测试报错。
以本实施例的第三个边界扫描线网为例进行说明，当选择端点a作为激励端以发出激励信号时，若仅作为响应端的端点b其所接收到的响应信号不符合其对应的期望信号，则将端点b所对应连接的测试路径引脚(即引脚B)报错，此时，由于作为响应端的端点d所接收到的响应信号符合其对应的期望信号，故端点b与端点d共用的测试路径引脚A、P、Q、T、U并不会报错；若仅作为响应端的端点c其所接收到的响应信号不符合其对应的期望信号，则将端点c所对应连接的测试路径引脚(即引脚C)报错；若仅作为响应端的端点d其所接收到的响应信号不符合其对应的期望信号，则将端点d所对应连接的测试路径引脚(即引脚D)报错；若作为响应端的端点b与端点c其所接收到的响应信号不符合其对应的期望信号，则将端点b与端点c所对应连接的测试路径引脚(即引脚B与引脚C)报错；若作为响应端的端点c与端点d其所接收到的响应信号不符合其对应的期望信号，则将端点c与端点d所对应连接的测试路径引脚(即引脚C与引脚D)报错；若作为响应端的端点b与端点d其所接收到的响应信号不符合其对应的期望信号，由于端点b与端点d之间有共用的测试路径引脚A、P、Q、T、U，故除了将端点b与端点d所对应连接的测试路径引脚(即引脚B与引脚D)报错以外，还需将共用的测试路径引脚A、P、Q、T、U都报错；若作为响应端的所有端点(即端点b、端点c与端点d)其所接收到的响应信号不符合其对应的期望信号，则将该边界扫描线网所包括的全部测试路径引脚(即引脚A、引脚B、引脚C、引脚D、引脚P、引脚Q、引脚T与引脚U)报错。因此，测试控制主机130可依据第三个边界扫描线网的测试成果进行故障诊断，以输出该边界扫描线网的诊断结果。
此外，在本实施例中，每一CPU测试卡110上可设置有至少一边界扫描芯片116，当每一CPU测试卡110插设于对应的CPU插槽52时，该至少一边界扫描芯片116可连接该CPU插槽52的多个接地(GND)引脚、多个电源(Power)引脚与多个控制输入输出(Control I/O)引脚。需注意的是，为避免说明过于复杂，在本实施例中，每一CPU测试卡110上仅设置一个边界扫描芯片116，每一边界扫描芯片116仅与一个接地引脚(即引脚m或引脚s)、一个电源引脚(即引脚n或引脚t)以及一个控制输入输出引脚(即引脚p或引脚u)连接，但本实施例并非用以限定本发明。
在本实施例中，测试控制主机130可通过TAP控制器60与待测主机板50以与插设于该CPU插槽52上的该CPU测试卡110相互连接以及相互传递信息与数据，以对该接地引脚、该电源引脚与该控制输入输出引脚进行边界扫描测试。
在本实施例中，通过每一CPU测试卡110的第一回送线路与第二回送线路的设计，使每一CPU测试卡110可覆盖每一CPU插槽52上所有的QPI引脚(即CPU插槽52与QPI线路连接的引脚)以及其与DIMM插槽之间的连接引脚(即CPU插槽52与I/O线路连接的引脚)，因此，当测试控制主机130可通过TAP控制器60对该引脚进行边界扫描测试时，该CPU测试卡110无需提供边界扫描硬件资源，减少在原装CPU的尺寸下需配置的测试资源。此外，通过每一CPU测试卡110上设置的边界扫描芯片116的设计，使每一CPU测试卡110可覆盖每一CPU插槽52上部分的接地引脚、电源引脚与控制输入输出引脚，因此，当测试控制主机130可通过TAP控制器60对该引脚进行边界扫描测试时，需要该CPU测试卡110提供边界扫描硬件资源。
以本发明的CPU测试卡取代以Intel公司的Haswell型CPU为例，由于Haswell型CPU对应的CPU插槽有3647个引脚，本发明的CPU测试卡借由第一回送线路、第二回送线路与设置边界扫描芯片的设计可基本覆盖Haswell型CPU的166个接地引脚、76个电源引脚与297个控制输入输出引脚，还可覆盖每一CPU插槽上所有的QPI引脚与连接引脚(共916个引脚)，因此，本发明的CPU测试卡可在原装CPU的尺寸下配置CPU插槽全部引脚的百分之四十的测试覆盖，以最大程度地节省测试资源，边界扫描测试过程中无需频繁更换CPU测试卡，且诊断过程清晰、方便，可以准确覆盖所有故障的引脚。
接着，请参阅图2，图2为图1的边界扫描测试系统执行边界扫描测试方法的一实施例的方法流程图。在本实施例中，边界扫描测试方法可包括以下步骤：提供待测主机板、多个CPU测试卡与多个DIMM测试卡，其中，待测主机板包括多个CPU插槽与多个DIMM插槽，该CPU插槽之间通过多个QPI线路相连，该CPU插槽与该DIMM插槽之间通过多个输入输出线路相连，每一CPU测试卡包括多个第一回送线路与多个第二回送线路，每一DIMM测试卡包括至少一边界扫描单元(步骤210)；以一对一方式插设该CPU测试卡于该CPU插槽，使每一CPU测试卡的每一第一回送线路的两端分别连接一个QPI线路与一个I/O线路，使每一CPU测试卡的每一第二回送线路的两端分别各自连接一个I/O线路(步骤220)；以一对一方式插设该DIMM测试卡于该DIMM插槽，使每一DIMM测试卡的至少一边界扫描单元连接一个I/O线路(步骤230)；依据该CPU测试卡、该DIMM测试卡与待测主机板的连接关系产生多个边界扫描线网(步骤240)；在每一边界扫描线网中，任选该边界扫描单元其中之一使其发出激励信号，其他该边界扫描单元接收对应的响应信号(步骤250)；以及比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果(步骤260)。
通过上述步骤，即可通过每一CPU测试卡的第一回送线路的两端分别连接另一个CPU测试卡与一个DIMM测试卡的边界扫描单元，每一CPU测试卡的第二回送线路的两端分别各自连接一个DIMM测试卡的边界扫描单元，而产生多个边界扫描线网；测试控制主机可执行诊断程序，以在每一边界扫描线网中，任选其中一个边界扫描单元使其发出激励信号，其他边界扫描单元分别接收对应的响应信号，并比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果。
其中，测试控制主机比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果的步骤可包括：当某一边界扫描线网中仅一个响应信号不符合其对应的期望信号时，将接收不符合其对应的期望信号的响应信号的边界扫描单元所对应连接的一个测试路径引脚报错，进而输出该边界扫描线网的该诊断结果；以及当某一边界扫描线网中所有的该响应信号皆不符合其对应的该预期信号时，将该边界扫描线网所包括的全部该测试路径引脚报错，进而输出该边界扫描线网的该诊断结果。其中，若某一边界扫描线网中多个测试路径经过某一测试路径引脚时，确认经过该测试路径引脚的该测试路径是否测试通过，若经过该测试路径引脚的该测试路径至少其中之一测试通过时，表示该测试路径引脚测试通过；若经过该测试路径引脚的该测试路径全部测试失败时，则将该测试路径引脚测试报错。
此外，每一CPU测试卡上可设置有至少一边界扫描芯片，当每一CPU测试卡插设于对应的CPU插槽时，该至少一边界扫描芯片可连接该CPU插槽的多个接地引脚、多个电源引脚与多个控制输入输出引脚，以在测试控制主机通过TAP控制器对该接地引脚、该电源引脚与该控制输入输出引脚进行边界扫描测试时，提供边界扫描所需的硬件资源。
综上所述，可知本发明与现有技术之间的差异在于通过每一CPU测试卡的第一回送线路的两端分别连接另一个CPU测试卡与一个DIMM测试卡的边界扫描单元，每一CPU测试卡的第二回送线路的两端分别各自连接一个DIMM测试卡的边界扫描单元，而产生多个边界扫描线网；测试控制主机可执行诊断程序，以在每一边界扫描线网中，任选其中一个边界扫描单元使其发出激励信号，其他边界扫描单元接收对应的响应信号，并比对每一边界扫描线网中每一响应信号与其对应的期望信号，以输出每一边界扫描线网的诊断结果，借由此一技术手段可使本发明的CPU测试卡在原装CPU的尺寸下以最大程度地节省测试资源，边界扫描测试过程中无需频繁更换CPU测试卡，且诊断过程清晰、方便，可以准确覆盖所有故障的引脚。
虽然本发明所说明的实施方式如上，但所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的技术人员，在不脱离本发明所说明的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.种边界扫描测试系统，用以对待测主机板进行边界扫描测试，该待测主机板包括多个中央处理单元(Central Processing Unit，CPU)插槽与多个双列直插式内存模块(DualIn-Line Memory Modules，DIMM)插槽，该些CPU插槽之间通过多个快速通道互联(QuickPath Interconnect，QPI)线路相连，该些CPU插槽与该些DIMM插槽之间通过多个输入输出(I/O)线路相连，该边界扫描测试系统包括：
多个CPU测试卡(test card)，用以依据一对一方式插设于该些CPU插槽，每一该CPU测试卡包括多个第一回送线路与多个第二回送线路，每一该CPU测试卡的每一该第一回送线路的两端分别连接一个该QPI线路与一个该I/O线路，每一该CPU测试卡的每一该第二回送线路的两端分别各自连接一个该I/O线路；
多个DIMM测试卡，用以依据一对一方式插设于该些DIMM插槽，每一该DIMM测试卡包括至少一边界扫描单元，每一该DIMM测试卡的该至少一边界扫描单元连接一个该I/O线路；以及
测试控制主机，用以依据该些CPU测试卡、该些DIMM测试卡与该待测主机板的连接关系产生多个边界扫描线网，以及执行诊断程序，以在每一该边界扫描线网中，任选该些边界扫描单元其中之一使其发出激励信号，其他该边界扫描单元接收对应的响应信号，并比对每一该边界扫描线网中每一该响应信号与其对应的期望信号，以输出每一该边界扫描线网的诊断结果。
2.根据权利要求1所述的边界扫描测试系统，其中，每一该边界扫描线网包括多个测试路径引脚，该测试控制主机比对每一该边界扫描线网中每一该响应信号与其对应的该期望信号，以输出每一该边界扫描线网的该诊断结果时包括以下步骤：
当某一该边界扫描线网中仅一个该响应信号不符合其对应的该期望信号时，将接收不符合其对应的该期望信号的该响应信号的该边界扫描单元所对应连接的一个该测试路径引脚报错，进而输出该边界扫描线网的该诊断结果；
其中，若某一该边界扫描线网中多个测试路径经过某一该测试路径引脚时，确认经过该测试路径引脚的该些测试路径是否测试通过，若经过该测试路径引脚的该些测试路径至少其中之一测试通过时，表示该测试路径引脚测试通过；若经过该测试路径引脚的该些测试路径全部测试失败时，则将该测试路径引脚测试报错。
3.根据权利要求1所述的边界扫描测试系统，其中，每一该边界扫描线网包括多个测试路径引脚，该测试控制主机比对每一该边界扫描线网中每一该响应信号与其对应的该期望信号，以输出每一该边界扫描线网的该诊断结果时包括以下步骤：
当某一该边界扫描线网中所有的该些响应信号皆不符合其对应的该预期信号时，将该边界扫描线网所包括的全部该测试路径引脚报错，进而输出该边界扫描线网的该诊断结果；
其中，若某一该边界扫描线网中多个测试路径经过某一该测试路径引脚时，确认经过该测试路径引脚的该测试路径是否测试通过，若经过该测试路径引脚的该测试路径至少其中之一测试通过时，表示该测试路径引脚测试通过；若经过该测试路径引脚的该测试路径全部测试失败时，则将该测试路径引脚测试报错。
4.根据权利要求1所述的边界扫描测试系统，其中，每一该CPU测试卡上设置有至少一边界扫描芯片，当每一该CPU测试卡插设于对应的该CPU插槽时，该至少一边界扫描芯片连接该CPU插槽的多个接地(GND)引脚、多个电源(Power)引脚与多个控制输入输出(ControlI/O)引脚。
5.一种边界扫描测试方法，其包括以下步骤：
提供待测主机板、多个CPU测试卡与多个DIMM测试卡，其中，该待测主机板包括多个CPU插槽与多个DIMM插槽，该CPU插槽之间通过多个QPI线路相连，该CPU插槽与该DIMM插槽之间通过多个输入输出线路相连，每一该CPU测试卡包括多个第一回送线路与多个第二回送线路，每一该DIMM测试卡包括至少一边界扫描单元；
以一对一方式插设该CPU测试卡于该CPU插槽，使每一该CPU测试卡的每一该第一回送线路的两端分别连接一个该QPI线路与一个该I/O线路，使每一该CPU测试卡的每一该第二回送线路的两端分别各自连接一个该I/O线路；
以一对一方式插设该DIMM测试卡于该DIMM插槽，使每一该DIMM测试卡的该至少一边界扫描单元连接一个该I/O线路；
依据该CPU测试卡、该DIMM测试卡与该待测主机板的连接关系产生多个边界扫描线网；
在每一该边界扫描线网中，任选该边界扫描单元其中之一使其发出激励信号，其他该边界扫描单元接收对应的响应信号；以及
比对每一该边界扫描线网中每一该响应信号与其对应的期望信号，以输出每一该边界扫描线网的诊断结果。
6.根据权利要求5所述的边界扫描测试方法，其中，每一该边界扫描线网包括多个测试路径引脚，在比对每一该边界扫描线网中每一该响应信号与其对应的该期望信号，以输出每一该边界扫描线网的该诊断结果的步骤包括：
当某一该边界扫描线网中仅一个该响应信号不符合其对应的该期望信号时，将接收不符合其对应的该期望信号的该响应信号的该边界扫描单元所对应连接的一个该测试路径引脚报错，进而输出该边界扫描线网的该诊断结果；
其中，若某一该边界扫描线网中多个测试路径经过某一该测试路径引脚时，确认经过该测试路径引脚的该测试路径是否测试通过，若经过该测试路径引脚的该测试路径至少其中之一测试通过时，表示该测试路径引脚测试通过；若经过该测试路径引脚的该测试路径全部测试失败时，则将该测试路径引脚测试报错。
7.根据权利要求5所述的边界扫描测试方法，其中，每一该边界扫描线网包括多个测试路径引脚，在比对每一该边界扫描线网中每一该响应信号与其对应的该期望信号，以输出每一该边界扫描线网的该诊断结果的步骤包括：
当某一该边界扫描线网中所有的该响应信号皆不符合其对应的该预期信号时，将该边界扫描线网所包括的全部该测试路径引脚报错，进而输出该边界扫描线网的该诊断结果；
其中，若某一该边界扫描线网中多个测试路径经过某一该测试路径引脚时，确认经过该测试路径引脚的该测试路径是否测试通过，若经过该测试路径引脚的该测试路径至少其中之一测试通过时，表示该测试路径引脚测试通过；若经过该测试路径引脚的该测试路径全部测试失败时，则将该测试路径引脚测试报错。
8.根据权利要求5所述的边界扫描测试方法，其中，每一该CPU测试卡上设置有至少一边界扫描芯片，当每一该CPU测试卡插设于对应的该CPU插槽时，该至少一边界扫描芯片连接该CPU插槽的多个接地引脚、多个电源引脚与多个控制输入输出引脚。
CN201910865863.8A 2019-09-09 2019-09-09 边界扫描测试系统及其方法 Pending CN112462246A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910865863.8A CN112462246A (zh) 2019-09-09 2019-09-09 边界扫描测试系统及其方法
US16/576,120 US20210072312A1 (en) 2019-09-09 2019-09-19 Boundary Scan Test System And Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910865863.8A CN112462246A (zh) 2019-09-09 2019-09-09 边界扫描测试系统及其方法

Publications (1)

Publication Number Publication Date
CN112462246A true CN112462246A (zh) 2021-03-09

Family

ID=74807570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910865863.8A Pending CN112462246A (zh) 2019-09-09 2019-09-09 边界扫描测试系统及其方法

Country Status (2)

Country Link
US (1) US20210072312A1 (zh)
CN (1) CN112462246A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117686892A (zh) * 2022-09-05 2024-03-12 英业达科技有限公司 以待测接脚的测试点进行边界扫描测试的系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置
TW201710699A (zh) * 2015-09-08 2017-03-16 英業達股份有限公司 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置
US20190178936A1 (en) * 2017-12-08 2019-06-13 Inventec (Pudong) Technology Corporation Pin Conduction Detection System For Connector Slot Of Circuit Board, And Method Thereof
US20190178934A1 (en) * 2017-12-08 2019-06-13 Inventec (Pudong) Technology Corporation Pin Connection Testing System For Connector, And Method Thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置
TW201710699A (zh) * 2015-09-08 2017-03-16 英業達股份有限公司 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置
US20190178936A1 (en) * 2017-12-08 2019-06-13 Inventec (Pudong) Technology Corporation Pin Conduction Detection System For Connector Slot Of Circuit Board, And Method Thereof
US20190178934A1 (en) * 2017-12-08 2019-06-13 Inventec (Pudong) Technology Corporation Pin Connection Testing System For Connector, And Method Thereof
CN109901002A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 连接器的引脚连接测试系统及其方法

Also Published As

Publication number Publication date
US20210072312A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
EP1266236B1 (en) System and method for testing signal interconnections using built-in self test
CN115210589A (zh) 一种芯片测试装置及测试方法
US20090158093A1 (en) Motherboard tester
US9285427B2 (en) Testing apparatus and testing method of electronic device
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
US9998350B2 (en) Testing device and testing method
CN112462246A (zh) 边界扫描测试系统及其方法
US11493549B2 (en) System and method for performing loopback test on PCIe interface
CN111290891B (zh) 计算机系统及测试计算机系统的方法
TWI708954B (zh) 邊界掃描測試系統及其方法
US7855571B2 (en) Testing circuit board for preventing tested chip positions from being wrongly positioned
US8667346B2 (en) Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
US20080270857A1 (en) Boundary scan connector test method capable of fully utilizing test i/o modules
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
US10983163B1 (en) Function verification system for boundary scan test controller and method thereof
US20090256582A1 (en) Test circuit board
US20150082109A1 (en) Detecting defects in a processor socket
CN219225008U (zh) 硬件测试电路
CN220381244U (zh) 芯片测试系统
Chakraborty et al. A practical approach to comprehensive system test & debug using boundary scan based test architecture
CN112882873A (zh) 通过存储器模块内部线路测试存储器模块的系统及方法
CN118050613A (zh) 无jtag串接测试电路板的dimm插槽测试系统及其方法
CN118425729A (zh) 片上测试电路和芯片
Ungar et al. Testing and Diagnosing High-Speed Circuits for Military Applications Through Standard Input/Output Ports

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210309

WD01 Invention patent application deemed withdrawn after publication