CN1180412A - 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试 - Google Patents

利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试 Download PDF

Info

Publication number
CN1180412A
CN1180412A CN96192903A CN96192903A CN1180412A CN 1180412 A CN1180412 A CN 1180412A CN 96192903 A CN96192903 A CN 96192903A CN 96192903 A CN96192903 A CN 96192903A CN 1180412 A CN1180412 A CN 1180412A
Authority
CN
China
Prior art keywords
mentioned
jtag
test
bus
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96192903A
Other languages
English (en)
Other versions
CN1089440C (zh
Inventor
小·L·R·莫特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1180412A publication Critical patent/CN1180412A/zh
Application granted granted Critical
Publication of CN1089440C publication Critical patent/CN1089440C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

插入式JTAG测试卡(200)包括JTAG边界扫描电路(230),这种电路可以用来将JTAG测试数据驱动到那些与外设插槽(160,180,190)相连的总线(170,195)连线上。一个或多个的JTAG插入式测试卡(200)能用来校验总线(170,195)上每一个点对点连接的完整性,而这些总线的端点就是外设插槽。在一种有益的实施方案中,这种插入式JTAG测试卡(200)模拟一个双列直插式内存模块(DIMM)或者单列直插式内存模块(SIMM)卡,这种(DIMM)或(SIMM)卡含有扫描测试缓冲电路(230),但实际上并没有内存芯片,因此这种廉价的插入式卡(200)可以用来在工业制造水平上为多个主板(600)提供JTAG测试。在一种特定的优选实施方案中,JTAG边界扫描缓冲电路(230),例如SN74ABT8245,更多地用作为测试电路,而不是用作它们预期的接口电路。

Description

利用在卡上装有联合测试执行组逻辑的插入卡对 总线进行联合测试执行组测试
发明背景
发明领域
本发明涉及的是一种利用JTAG来测试印刷电路(PC)板上的总线的系统和方法。
相关领域描述
一种著名的对电路(例如PC卡)进行测试的方法，在国际联合测试执行组(JTAG)创建的IEEE1149.1边界扫描标准中被提出，本发明引用它作为参考。这种标准的一种实施方案包括为串行边界扫描测试设计组件(例如集成电路)，这种设计用菊花链式移位寄存器单元在集成电路元件外围形成一个通路。
利用JTAG进行边界扫描测试的一般概念是把串行数据移经一系列集成电路(IC)元件以激发PC卡上的电路，并从PC卡上的电路中对IC的输入信号进行采样。由于我们已经知道了PC卡的互联布局和逻辑功能(即，在JTAG输出信号和PC卡上别处JTAG输入之间)，一个主测试电路能够将返回的数据和预期结果(即，基于已知电路的功能和PC卡的互联而得出的结果)相比较。换句话说，如果PC卡的互联是正确的，并且JTAG源和采样点间的电路运行无误，那么施加于待测电路上的串行输入数据将产生预知的输出。串行测试也测试包括在JTAG中的集成电路的输入输出接脚和缓冲器，因为这些都位于JTAG输出和JTAG输入采样点之间。
如果返回到主测试电路的数据流与预期不符，可能是PC卡的连接路径断了或和其它信号有短路，或者是我们分析的JTAG输出和JTAG输入通路之间什么地方存在逻辑故障。在数据流中，在软件控制下对数据流的偏差进行仔细的分析可以确定在PC卡内的某些故障。
有时，人们需要测试PC卡上总线的一个分支或者一个部分。例如，当测试一个系统的设计时，对电路板上短路或开路的检测往往很重要。这是因为接脚排列紧密，相邻接脚之间可能有焊剂跨接而形成短路，或者反过来，如果缺少或有不合适的焊剂连接就可能导致开路。
然而，需要测试的总线各部分有时其端点在诸如内存插槽之类中，因此总线不能形成封闭环路。这样，在指定的需要测试的总线部分就不存在JTAG电路，总线的JTAG测试也就不可能了。这种问题是可能存在的，例如内存槽中没有插入内存卡，或者插入的内存卡没有JTAG测试能力。例如，标准的单列直插式内存模块(SIMM)或者双列直插式内存模块(DIMM)就没有JTAG测试能力。
这个问题的一个解决方案是利用一种名叫“钉子床”的测试装置，它是专门设计和制造用来测试PC卡上终结于空插槽的总线各部分的。然而，这种“钉子床”测试装置需要花费数千美元，因此在很多情况下使用这种测试装置是很昂贵的。另外，人们常常为特定的PC卡专门定制“钉子床”测试装置，这需要时间，并且在PC卡设计的原型阶段可能是无法得到的。因此为了在计算机系统或类似系统内测试总线，就始终需要一种便宜的装置和方法。
发明概要
一种利用JTAG测试电路板上点对点连接的系统，包括电路板，在板上有需要利用JTAG进行测试的电路。电路板上的总线包括连接接脚，而多个插入式外围或扩展槽与这些总线接脚有电连接。插入式JTAG测试卡进一步与一个插槽之一相接合，从而与之建立电连接。测试卡包含JTAG测试电路，该测试电路通过与测试卡相接合的插槽将测试信号传送到总线接脚。最后，该系统包括一个在电路板上与总线联系的JTAG测试电路。测试卡输出测试信号，该信号由JTAG测试电路接收，用以测试电路板上点对点连接的完整性。在一个优选的实施方案中，JTAG测试电路还包括一个与第二插槽相接合的第二JTAG测试卡。而在一个替代的优选实施方案中，JTAG测试电路包括电路板上的一块有JTAG测试能力的集成电路芯片。
另一方面，本发明是一种测试主板上与插槽相接口的总线连接的方法。该方法包括提供含有JTAG测试组件的插入式测试卡步骤，该测试组件包括一个边界扫描寄存器。测试卡制成适合于插入插槽的形状。这种方法还包括以下步骤：将测试卡插入插槽；将包含数据位的测试矢量移入边界扫描寄存器；将边界扫描寄存器中的测试矢量数据通过插槽输出到总线连线上；通过总线连线接收输出的测试矢量数据；通过JTAG边界扫描寄存器获取测试矢量数据；从边界扫描寄存器中移出测试数据并输入给JTAG测试装置；将接收到的输出测试矢量数据与预置的输出模式相比较，从而鉴别出总线接口上的故障。在该方法的一个优选的实施方案中，产生、接合、移位、输出、接收和比较的步骤对主板上每一套总线槽连接重复执行。
再一方面，本发明是一种测量主板上与插槽相接口的总线连接的系统。该系统包括：主板，具有与主板上插槽相接口的连线的总线，和一个插入式测试卡。这种插入式测试卡还包括边界扫描寄存器和与边界扫描寄存器相联系的连接器部分。连接器部分与插槽接合，用以在总线连接和边界扫描寄存器间建立联系。插入式测试卡也包括边界扫描控制电路，后者包括一个TAP控制器和一个指令寄存器。
又一方面，本发明是一种测试多总线连线的系统，该多总线连线在主板上至少与一个插槽相接口。该多总线连线与主板上的JTAG测试电路并不保持电的联系。整个系统包括：主板、具有与主板上至少一个插槽相接口的连线的总线，和至少一个插入式测试卡，该卡与插槽相接合，用以在插入式测试卡上的JTAG测试电路和总线连线之间建立起电的联系。在一个优选的实施方案中，这种插入式测试卡上的JTAG测试电路包括一个边界扫描寄存器、一个TAP控制器和一个指令寄存器。
另一方面，本发明是一种JTAG插入式测试卡，它用于测试主板上与外设插槽或扩展槽相接口的总线的连接。测试卡包括一个与外设插槽或扩展槽相连接的连接器部分、一个边界扫描寄存器、和一个能提供输入通路的输入总线，从该连接器来的信号作为输入通过该输入总线提供的通路提供给边界扫描寄存器。这种插入卡还额外地包括一个输出总线，从连接器来的输出信号沿着输出总线被提供给连接器和边界扫描控制电路。边界扫描控制电路包括一个TAP控制器和一个指令寄存器。
附图简述
图1是一个计算机系统的简化原理方块示意图，它包括一个连到插入式内存的总线和输入/输出(I/O)槽。
图2是依据本发明构造出的双列直插式内存模块(DIMM)插入卡的侧视原理平面图，该插入卡仅包括JTAG缓冲电路。
图3是图2中在DIMM插入卡上实现的一个边界扫描测试缓冲器的原理方块图。
图4A和图4B更详细地图示了图3中边界扫描寄存器的内部组成部分。
图5简要图示了一种插入卡的实施方案，其中在总线连线的对面的卡的背面形成了JTAG接口。
图6图示了在测试主板过程中彼此连接的多个插入卡。
图7图示了依据本发明而产生的测试系统。
优选实施方案的详述
图1是一个简化了的原理方块图，它图示了一个计算机系统100，该系统包括一个微处理器110。该微处理器通过系统总线130与总线桥120和动态随机存取控制器(DRAM)140联系。在一个有益的实施方案中，微处理器110包括一个P6微处理器，总线桥120包括一个P6-至-PCI桥。P6-至-PCI桥120通过外围设备组件互联(PCI)总线170与磁盘驱动器170和插入式I/O槽160相连。DRAM控制器140通过内存总线195与第一个插入式双列直插式内存模块(DIMM)槽180和第二个插入式DIMM槽190相连。当计算机系统100处于工作状态时，在其上安装的DRAM的DIMM(图上没有画出)被插入到槽180，190内。尽管图1所示的实施方案中描述的是DIMM插入卡，依据本发明的说明，同样可以使用单列直插式内存模块SIMM(图上没有给出)。
在工业生产阶段，最理想的是利用JTAG边界扫描测试能够测试每一个集成电路元件，以及沿所有总线上和电路芯片间的每一个点对点连接。但是，在某些情况下，沿着某些通信总线测试其中许多点对点的连接是困难的，因为有一个或多个的插槽是空的，或者不包含有JTAG兼容性的模块。
应该特别指出的是，如图1所示，插入式I/O槽160和插入式DIMM槽180、190可能是空的，从而使PCI总线170和存储总线195将以开路结点为终端。因此不存在利用JTAG技术测试PCI总线170和内存总线195线路组成的闭合电路。此外，换一个角度说，插槽160、180和190，所包括的模块可能与JTAG不相容，因此，这些插槽160、180和190，以及PCI总线170、195的一部分不能用JTAG测试。
这样，为了提供一种便宜而有效的系统和方法，以便利用JTAG技术来测试PCI总线170和内存总线195的每一个连接并测试DIMM槽180、190，一种专门制作的插入式模块200(见图2)被插入到每一个为了测试而需要有JTAG兼容性的插槽中。
如图2示，插入式JTAG测试卡200包括插入式接插件210。它提供一种例如与内存总线195(或PCI总线170)的多接脚连接。供每个插槽160、180、190所用的JTAG测试卡，对每个插槽160、180、190有一个合适的连接器。插入式JTAG测试卡200还包括一个与多个JTAG测试缓冲器230相接口的JTAG测试界面220。如图2所示，JTAG测试缓冲器230用来连接每一个想要测试的总线的信号接脚(例如内存总线195或PCI总线170)。在一个优选的实施方案中，JTAG测试缓冲器230包括JTAG边界扫描逻辑器件，它可以在德克萨斯仪器公司生产的八总线收发器中找到，它的售出型号是SN74ABT8245。这种八总线收发器包括两组八个JTAG双向测试缓冲器，每一组共用一个输出允许信号。
应当指出的是，尽管按照特殊用途的要求，可以在卡200上提供存储器和其它电路，这种插入式卡本身并不包含存储器。相反，这种插入式卡200只是用来完成JTAG测试电路，所以，卡200除了作为JTAG测试电路以外没有其它功能。这样，通过将JTAG测试电路200插入一个或者多个插槽160、180和190，可以廉价地测试总线175，190。此外，本发明的花费大大地低于“钉子床”测试装置的花费，因为“钉子床”测试装置必须花费数千美元进行专门设计和制造。
测试过程中，一个或多个插入卡200可以多次插入接收插槽，并可作为多个待测计算机系统上总线的测试电路。
当插入式卡200用来测试已为JTAG测试而设计成形的总线连线时(比如图1所示的PCI总线170)，在JTAG测试电路内已经提供了用于将JTAG数据和指令移入数据和指令边界寄存器(见图3和4)的合适线路。然而，如果总线不是为JTAG正常设计(比如ISA总线、传统的内存总线或没有可用的JTAG接口的PCI总线)、而插入式JTAG测试卡200为了测试要与之相连的话，那么，专门的JTAG线必须通过专门的连接器与卡200相连，如图5和图6所示，这样数据和指令可以移入JTAG数据和指令移位寄存器。
图5简要图示了一种插入卡200的实施方案，在总线连线的对面的卡的边缘形成了JTAG连线。四条JTAG线，包括一条模式选择线(TMS)240，一条时钟线(TCK)242，一条数据输入线(TDI)244和一条任选的复位线(TRST*)246，它们与JTAG测试缓冲器230相连。TMS、TCK和TRST*线240、242、246同每一个缓冲器230并联连接，而TDI线244则通过测试缓冲器230串行连接(即呈菊花链式)，如在本技术领域内所公知的那样。第五条JTAG数据输出线(TDO)248将来自最后一个缓冲器230的输出数据返回。输入线240、242、244、246通过一个JTAG输入连接器250与卡200连接(如图五所示)。TMS，TCK和TRST*输入线240，242，246也与JTAG输出连接器252相连，TDO线248也提供给JTAG输出连接器252。平行总线254提供总线连接器256和JTAG测试缓冲器230的输入输出接脚之间的互连。
图6图示了在测试主板600过程中彼此连接的多个插入卡。如图6所示，JTAG测试线在卡200的背面相连接，而不是通过总线连接器，因为在所描述的应用中，或者是总线不包括JTAG测试线，或者是总线所包含的JTAG测试线没有以菊花链式同主板的扫描链相连。
图3是SN74ABT82425的功能块示意图。图3描述了一个商用的IC的内部线路，此线路可以用来提供图2中的扫描测试缓冲器230。如图3所示，缓冲器230包括一个边界扫描寄存器300和八个双向缓冲器通道310(图3只显示了一个缓冲器通道310)。每个双向通道缓冲器310在A总线的一位(如图3左边所示)和B总线上相应的一位(如图3右边所示)之间提供互连。图3仅显示了为A总线的第一位(A1)和B总线的第一位(B1)之间提供互连的双向通道缓冲器310。其它的七个缓冲器通道(未显示)在位A2和B2、A3和B3、A4和B4、A5和B5、A6和B6、A7和B7、A8和B8之间建立互连。每个缓冲器通道310包括相应的输入缓冲器312、318和相应的输出缓冲器314、316。输出缓冲器314、316是有高阻抗态的三态缓冲器，它们由输出有效信号A(OEA)和输出有效信号B(OEB)控制，在标准模式下，314和316由与门320和与门322输出分别控制；在JTAG测试模式下，314和316则由JTAG边界扫描输出单元(OUT CELL)324，326分别控制。
与门320通过缓冲器330从活动的低电平输出有效线(OE)328接收到第一个反相输入。边界扫描寄存器300中的JTAG边界扫描输入单元(INCELL)332与缓冲器330的输出相连，以便监视输出有效线328的状态。输入与门320的第二个非反相输入是由指向线(DIR)334通过缓冲器336来提供的。边界扫描寄存器300中的JTAG边界扫描输入单元338与缓冲器336的输出相连，这样可以监视指向线334的状态。与门322经过缓冲器330和336从输出有效线328和指向线334分别收到反相输入信号。由此可见，在缓冲器230的原始设想的用途中，同一时间内，根据线334上DIR信号的状态，来自与门320，322的OEA和OEB的信号中只有一个是活动的。在优选方案中，输出有效线和指向线328、334连接到“高”电位；以便于当扫描测试缓冲器230不是处于JTAG测试模式时，八缓冲器的16个I/O接脚处于高阻态，不至于影响被测总线。在这儿描述的JTAG模式中，不使用输出有效线328、指向线334和与门320、322，缓冲器仅由JTAG输出单元324，326控制。
八个通道中的每一个，进一步由边界扫描寄存器300上的A总线侧的JTAG输入单元340，A侧JTAG输出单元342，B侧JTAG输入单元346和B侧JTAG输出单元348来控制，下面将结合图4A，4B作更充分的论述。
边界扫描寄存器300接收数据和指令位，这些位在常规JTAG测试电路控制下，可被移入边界扫描寄存器300。更具体而言，控制边界扫描寄存器300的JTAG测试电路包括：旁路寄存器350、边界控制寄存器355、指令寄存器360和TAP控制器365。寄存器350～360通过缓冲器371接收线370上的测试数据输入(TDI)信号。TAP控制器365通过缓冲器373接收线372上的测试模式选择(TMS)信号，还经过缓冲器375接收线374上的测试时钟(TCK)信号。TAP控制器365给指令寄存器360、边界控制寄存器355和旁路寄存器350提供控制输出信号。
边界扫描寄存器300的输出作为第一输入提供给三输入多路调制器380，而旁路寄存器350和边界控制寄存器355的输出是给多路调制器380的第二和第三输入。指令寄存器360给多路调制器380提供一个选择输出。多路调制器380的输出是给2∶1多路调制器385的第一输入，而指令寄存器360的输出是给多路调制器385的第二输入。TAP控制器给多路调制器385提供选择输入，也给同多路调制器385的输出相连的测试数据输出缓冲器390提供三态输入。输出缓冲器390的输出是线392上的TDO信号。
那些本领域内的普通技术人员都知道运用图3的线路来执行JTAG测试的技术。例如，有关描述移入相应测试矢量的方案等可参见上述IEEE1149.1JTAG边界扫描标准。
图4A和图4B给出了更详细的边界扫描寄存器300的输入输出单元功能块示意图。尤其要指出的是，输入单元340在图4A中描述，输出单元348在图4B中描述，其它的输入和输出单元具有相似的形成。
如图4A所示，典型的输入单元340包括从边界扫描链接收第一输入(0)的2对1多路调制器400。也就是说，连接的第一输入是用来接收边界扫描寄存器300上的前一个输入或输出单元的输出信号，或用来接收图3中的缓冲器370来的TDI输入信号。多路调制器400有第二个输入(1)，该输入接收输入缓冲器312的输出信号。其它输入单元(未显示)接收来自边界扫描链和各输入缓冲器的相应输入信号。
多路调制器400有一个由捕获DR信号控制的选择输入(S)，此信号由图3中的TAP控制器365产生，当捕获DR信号为活动时，多路调制器400选择输入缓冲器312的输出。该信号为不活动时，多路调制器400选择来自边界扫描链的输入。
多路调制器400的输出提供给触发器402作为数据输入(D)，该触发器由TAP控制器365(图3)所产生的数据寄存器时钟(DR CLK)信号作为钟脉冲。触发器402的输出(Q)是输入单元340的移位输出，它是作为边界扫描链中下一个单元的移位输入而提供的，或者如果特定的输入单元是边界扫描链上最后一个单元，那么它就作为边界扫描寄存器300给如图3所示的多路调制器380的数据输出。在边界扫描移位操作过程中，接往多路调制器400选择输入端的捕获DR信号是不活动的，所以触发器402就被连接成为包括其它输入单元和输出单元的边界扫描移位寄存器的一部分。
如图4A中进一步显示的那样，输入缓冲器312的输出作为输入提供给输出单元348，该单元将在下面与图4B有关的内容中描述。
如图4B所示，典型的输出单元348包括一个输入多路调制器420，该多路调制器有一个第一输入(0)、一个第二输入(1)、一个选择输入(S)和一个输出。第一输入连接成能接收图3中边界扫描寄存器300的前一个输入单元或输出单元的输出，或者接收图3中从缓冲器370来的TDI输入。第二输入接收输入缓冲器312(图4A)的输出。选择输入由前面所述的捕获DR信号控制。
触发器422的数据输入(D)由输入多路调制器420的输出提供，触发器422也由前述的DR CLK信号作为其钟脉冲。触发器422的数据输出(Q)提供给锁存器424作为数据输入，锁存器424有一个由图3中TAP控制器产生的更新DR信号控制的锁存允许控制输入。更新DR信号由TAP控制器365响应通过TMS信号线372(图3)接收来的更新指令而被激活。
触发器422的数据输出也提供为输出单元348的移位输出，它同时作为移位输入提供给边界扫描链的下一个单元，或者如果特定的输入单元是边界扫描链上最后一个单元，那么就作为边界扫描寄存器300提供给图3所示的多路调制器380的数据输出。
输出单元348还包括一个输出多路调制器426，该多路调制器有一个第一输入(0)、一个第二输入(1)、一个选择输入(S)和一个输出。输出多路调制器426的第一输入接收输入缓冲器312(图4A)的输出。输出多路调制器426的第二输入接收锁存器424的数据输出。选择输入接收测试模式信号，该信号由TAP控制器365响应从TMS线372上接收到的一个测试模式指令而产生。当测试模式信号不活动时，缓冲器312(图4A)的输出提供作为输出多路调制器426的输出，此输出则作为输出缓冲器316(如图3和图4A)的输入；当测试模式信号活动时，锁存器424的输出提供作为输出多路调制器426的输出，传送给输出缓冲器316。
图3中，从输出单元326和324来的信号能够分别地启动输出缓冲器314和316。除了单元324、326的输出分别与输出缓冲器316、314的高阻抗控制输入相连外，输出单元326、324的结构与图4B中所描述的类似。并且，单元326、324的输入分别来自OEA和OEB(输出允许A和输出允许B)。
在本发明的优选实施方案中，在SN74ABT8245缓冲器230内，输入单元340和输出单元348在边界扫描移位寄存器中的连接情况如下：测试数据输入(TDI)信号370从输入缓冲器371传输到OEB输出单元324，再到OEA输出单元326，然后到DIR输入单元338，到OE输入单元332，到B侧输入单元(B8，B7，B6，B5，B4，B3，B2，B1)，到A侧输入单元(A8，A7，A6，A5，A4，A3，A2，A1)，到A侧输出单元(A8，A7，A6，A5，A4，A3，A2，A1)，然后信号通过多路调制器380、多路调制器385和输出缓冲器390到测试数据输出(TDO)。
应该注意的是，SN74ABT8245集成电路内部的JTAG测试逻辑比图4A和图4B所示的要复杂得多。为简化起见，仅图示了边界扫描测试所需要的功能。一个SN74ABT8245集成电路还包括能支持其它可用JTAG功能的逻辑电路，但对在这儿描述的发明装置并不需要。
在由本发明提供的测试操作中，移入边界扫描寄存器300的数据都锁存在与A总线和B总线相连的各个输出单元342、348、326和324的锁存器424中，输出多路调制器426被控制去选择第二输入(1)，输出缓冲器314和316连接到每一个输出单元342、348，并由输出单元326，324控制其启动，使得连接到缓冲器230接脚的待测总线由来自缓冲器230的选中的数据所驱动。总线上的数据由其它连接于待测总线上的逻辑电路接收，并与预置的数据相比较来决定待测总线上每一个接脚是否被正确地驱动。
相反地，当输出缓冲器314和316被禁止时，待测总线能被其它逻辑电路驱动。待测总线上的数据将通过输入缓冲器312，318被各自对应的触发器402接收并获取。其后，接收到的数据从边界扫描寄存器300移出到TDO线。TDO上的串行输出数据被JTAG测试主装置接收，并把它与预置的数据相比较来决定待测总线运行是否正确。
在这种方式下，插入式卡200(包括边界扫描寄存器300内部的JTAG电路)为测试PCI总线170和内存总线195各部分提供了便宜而有效的系统和方法，不然的话这些总线部分是不可能在JTAG环境下测试的。
在操作过程中，如图7所示，从JTAG主测试电路700来的JTAG命令和数据移入主板600上JTAG电路(图7上未标出)内的指令和数据寄存器和第一、第二DIMM卡200上的JTAG电路(图7上也未标出)。数据和指令通过连接器705、电缆710、连接器715、连接器420、电缆720、连接器725、连接器730、电缆735、连接器740、连接器745和电缆750移入它们各自的寄存器。连接器725在主板600的边界与一个配对连接器420相接合，如图7所示，连接器725、730、740和745在插入式卡200的边界与它们各自的配对连接器相接合。在一个有益的实施方案中，连接器725、730、740和745是交替的阴阳型连接器(即，电缆720的连接器725是阳性连接器，电缆730的连接器735是阴性连接器，等等)，这样，一个或多个插入式卡200能被旁路(假如说这里有一个空插槽)。因此，例如，如果槽180和190都是空的，电缆720的连接器725能直接与电缆730的连接器735相连，这样，JTAG主测试电路能够容易地为了测试而与所有支持JTAG测试的电路连接。
一旦合适的数据已经移入JTAG寄存器，该数据就施加于连接点上，并在另一个与连接点有联系的位置上被JTAG电路接收。例如，第一插入卡200(与槽180相连)能够把数据输出到总线195上(见图1)，而这数据则被例如DRAM控制器140接收。DRAM控制器140内的JTAG电路(未画出)读出总线195上的数据，再通过连接器715将数据传回到JTAG主测试电路700来加以检验。
尽管上面已经详细描述了本发明的优选实施方案，对于那些本领域内普通技术人员而言明显的是，对本发明可以作某些明显的修正不背离它的精神和本质特征。例如，与这儿叙述的SN74ABT8245不同的便宜的测试电路能够用来实现JTAG插入式测试卡200。所以，以上描述必须作为说明而不是限定来理解。相应地，本发明的领域只能依据下面所附的权利要求说明。
权利要求书
按照条约第19条的修改述辅助连接相连接的。
12.一种JTAG插入式测试卡，用于测试主板上与插入式外设槽或扩展槽相接口的总线连线，该测试卡包括：
连接器部分，它用来与外设槽或扩展槽连接；
缓冲电路，它包括边界扫描控制寄存器、TAP控制器和指令寄存器；
输入总线，该总线为来自连接器并输入到边界扫描寄存器的信号提供输入通路；
输出总线，通过该总线，来自边界扫描寄存器的输出信号被输送到连接器，其中所述的缓冲电路仅用作为JTAG测试装置，而不是缓冲器。
13.根据权利要求12的JTAG插入式测试卡，其特征在于上述缓冲电路包括一个74ABT8245八位缓冲器。
14.一种JTAG插入式测试卡，用于测试主板上与插入总线槽相接口的总线连线，该测试卡包括：
第一连接器部分，该部分与上述插入式总线槽连接；
第二连接器部分，该部分提供了与JTAG数据输入、输出线和JTAG控制线的接口；
集成电路，该电路有多个与上述第一连接器部分有电联系的总线收发器，用于和上述总线槽之间相互发送及接收数据，该集成电路还包括一个JTAG接口，用以接收来自上述第二连接器部分的串行数据和控制信号，并在上述JTAG数据线和上述总线收发器间传递数据，从而使得该集成电路的作用相当于一个测试总线槽的JTAG测试电路，该集成电路的作用与该集成电路的原来功能不同，而相当于一个JTAG测试装置。

Claims (14)

1.一种利用JTAG来测试电路板上点对点连接的系统，该系统包括：
电路板，板上有需要利用JTAG进行测试的电路；
位于所述电路板上的总线，该总线包括连接接脚；
一个或多个插入式外设槽或扩展槽，这些插槽与所述总线接脚有电连接；
插入式JTAG测试卡，它与所说的各插入槽中的一个相连以便与其形成电连接，该测试卡包括JTAG测试电路，该测试电路通过与测试卡相接合的插槽将测试信号输送到所述的总线接脚；以及，
JTAG测试电路，它与上述电路板上所述的总线相接，其中上述测试卡所述的测试输出信号被上述JTAG测试电路接收，用以测试上述电路板上点对点连接的完整性。
2.根据权利要求1的系统，其特征在于上述的JTAG测试电路包括一个第二JTAG测试卡，该测试卡与一个第二插槽接合。
3.根据权利要求1的系统，其特征在于上述的JTAG测试电路在上述的电路板上包括一个集成电路芯片，它具有JTAG测试能力。
4.一种用于测试主板上的与插槽相接口的总线连接的方法。该方法包含下列步骤：
提供一个含有JTAG测试组件的插入式测试卡，该测试组件包括一个边界扫描寄存器，上述测试卡设计成能插入上述插槽；
将所说的测试卡插入上述插槽；
将包含有数据位的测试矢量移入上述边界扫描寄存器；
将边界扫描寄存器中的上述测试矢量数据位通过上述插槽输出到上述总线连线上；
接收来自上述总线连线上的上述输出测量矢量数据位；
将上述收到的输出测量矢量数据位与预定的输出模式比较，以便鉴别出上述总线连接中的故障。
5.根据权利要求4的技术，其特征在于：产生、接合、移位、输出、接收和比较的上述各步骤对在主板上与插槽相接口的每个总线连接重复执行。
6.一种测试主板上与插槽相接口的总线连接的系统。该系统包括：上述的主板；具有与上述主板上插槽相接口的上述连线的上述总线；插入式测试卡，该卡进一步包括：
边界扫描寄存器；
用来与上述边界扫描寄存器相联系的连接器部分，该连接器部分设计成能与上述插槽相接合，以便在总线连接和上述边界扫描寄存器间建立联系。
边界扫描控制电路，它包括：
TAP控制器；和
指令寄存器。
7.一种用于测试至少与主板上两个插槽相接口的多总线连线的系统，其中所述的多总线连线与主板接口有电连接，而该主板上没有JTAG测试电路，上述系统包括：
主板；
具有至少与上述主板上两个插槽相接口的上述连线的上述总线；
至少两个插入式测试卡，它们与至少两个上述插槽相接合，用以在上述插入式测试卡上的JTAG测试电路和上述总线连线间建立电连接。
8.根据权利要求7的系统，其特征在于在上述插入式测试卡上的JTAG测试电路包括：边界扫描寄存器、TAP控制器和指令寄存器。
9.一种用于测量至少与主板上一个插槽相接口的多总线连线的系统，其中主板上有JTAG测试电路，而多总线连线与主板上的JTAG电路没有电连接。该系统包括：
主板；
具有与上述主板上至少一个插槽相接口的上述连线的上述总线；以及
至少一个插入式测试卡，该卡与至少一个插槽接合，用以在上述插入式测试卡上的JTAG测试电路和上述总线连线之间建立电的连接，该插入卡具有与上述主板上的上述JTAG电路进行互连的辅助连接。
10.根据权利要求9的系统，其特征在于上述插入式测试卡上的上述JTAG测试电路包括边界扫描寄存器、TAP控制器和指令寄存器。
11.根据权利要求9的系统，其特征在于上述辅助连接分布在与上述总线连线相分离的上述插入式测试卡的边缘，并且上述主板上的上述JTAG电路是通过连接在上述主板与上述辅助连接之间的JTAG测试电缆而与上述辅助连接相连接的。
12.一种JTAG插入式测试卡，用于测试主板上与插入式外设槽或扩展槽相接口的总线连线，该测试卡包括：
连接器部分，它用来与外设槽或扩展槽连接；
缓冲电路，它包括边界扫描控制寄存器、TAP控制器和指令寄存器；
输入总线，该总线为来自连接器并输入到边界扫描寄存器的信号提供输入通路；
输出总线，通过该总线，来自边界扫描寄存器的输出信号被输送到连接器，其中所述的缓冲电路仅用作为JTAG测试装置，而不是缓冲器。
13.根据权利要求12的JTAG插入式测试卡，其特征在于上述缓冲电路包括一个74ACT8245八缓冲器。
14.一种JTAG插入式测试卡，用于测试主板上与插入总线槽相接口的总线连线，该测试卡包括：
第一连接器部分，该部分与上述插入式总线槽连接；
第二连接器部分，该部分提供了与JTAG数据输入、输出线和JTAG控制线的接口；
集成电路，该电路有多个与上述第一连接器部分有电联系的总线收发器，用于和上述总线槽之间相互发送及接收数据，该集成电路还包括一个JTAG接口，用以接收来自上述第二连接器部分的串行数据和控制信号，并在上述JTAG数据线和上述总线收发器间传递数据，从而使得该集成电路的作用相当于一个测试总线槽的JTAG测试电路，该集成电路的作用与该集成电路的原来功能不同，而相当于一个JTAG测试装置。
CN96192903A 1995-12-08 1996-11-13 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试 Expired - Fee Related CN1089440C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/569,751 US5852617A (en) 1995-12-08 1995-12-08 Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US08/569,751 1995-12-08

Publications (2)

Publication Number Publication Date
CN1180412A true CN1180412A (zh) 1998-04-29
CN1089440C CN1089440C (zh) 2002-08-21

Family

ID=24276706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96192903A Expired - Fee Related CN1089440C (zh) 1995-12-08 1996-11-13 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试

Country Status (11)

Country Link
US (1) US5852617A (zh)
EP (1) EP0808461B1 (zh)
JP (1) JP3699127B2 (zh)
KR (1) KR100232116B1 (zh)
CN (1) CN1089440C (zh)
AU (1) AU7731596A (zh)
DE (1) DE69628143T2 (zh)
IL (1) IL121362A (zh)
RU (1) RU2182711C2 (zh)
TW (1) TW311176B (zh)
WO (1) WO1997022013A1 (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100346331C (zh) * 2004-11-30 2007-10-31 英业达股份有限公司 多芯片插座型电路板的芯片跨接装置
CN100378701C (zh) * 2001-10-17 2008-04-02 Nxp股份有限公司 利用可附着子模块的电子设备的快速配置
CN100416284C (zh) * 2002-08-16 2008-09-03 中兴通讯股份有限公司 一种电缆测试装置及方法
CN100427964C (zh) * 2003-08-04 2008-10-22 华为技术有限公司 一种电路板的边界扫描测试方法
CN100442242C (zh) * 2006-02-28 2008-12-10 环达电脑(上海)有限公司 用于测试主板插槽的设备、系统及方法
CN1578534B (zh) * 2003-07-24 2010-12-08 安华高科技杰纳勒尔Ip（新加坡）私人有限公司 高速信道选择器开关
CN103000229A (zh) * 2011-09-09 2013-03-27 鸿富锦精密工业（深圳）有限公司 测试卡
CN104237723A (zh) * 2014-08-28 2014-12-24 上海微小卫星工程中心 一种基于边界扫描的低频电缆网测试系统及测试方法
CN104272264A (zh) * 2012-07-30 2015-01-07 惠普发展公司，有限责任合伙企业 检测处理器插槽中的缺陷
CN104899123A (zh) * 2015-04-24 2015-09-09 英业达科技有限公司 一种主板上dimm插槽的地址设置信号的连接测试装置与方法
CN105067991A (zh) * 2015-08-10 2015-11-18 宁波华远电子科技有限公司 一种电路板的检测装置及其检测方法
CN106918725A (zh) * 2015-12-25 2017-07-04 英业达科技有限公司 具联合测试工作群组信号串接电路设计的测试电路板
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
CN106918726A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于串行ata连接器的测试电路板
CN106918750A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于内存插槽的测试电路板
CN106918771A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于通用串行总线连接器的测试电路板
CN108226740A (zh) * 2016-12-09 2018-06-29 英业达科技有限公司 提供扩充联合测试工作组接口的扩充电路板
CN109901045A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 电路板的连接器插槽引脚导通检测系统及其方法
CN110297282A (zh) * 2019-08-06 2019-10-01 深圳面元智能科技有限公司 地震勘探设备测试仪
CN110824386A (zh) * 2019-10-21 2020-02-21 中车太原机车车辆有限公司 一种用于电力机车电子插件箱的绕接线测试装置
CN111487479A (zh) * 2020-04-28 2020-08-04 中科龙人高新技术有限公司 一种工业机器人驱动板检测卡
CN112462246A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描测试系统及其方法

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512162B1 (ko) * 1998-03-31 2005-11-11 삼성전자주식회사 마이크로프로세서의에뮬레이션모드를위한바운더리스캔스탠다드인터페이스회로
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US6415397B1 (en) 1998-04-08 2002-07-02 Kingston Technology Company Automated multi-PC-motherboard memory-module test system with robotic handler and in-transit visual inspection
US6357023B1 (en) * 1998-04-08 2002-03-12 Kingston Technology Co. Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
US6289480B1 (en) * 1998-04-24 2001-09-11 National Semiconductor Corporation Circuitry for handling high impedance busses in a scan implementation
JPH11328972A (ja) * 1998-05-18 1999-11-30 Mitsubishi Electric Corp 半導体装置、その設計方法およびその検査方法
US6347387B1 (en) * 1998-10-09 2002-02-12 Agere Systems Guardian Corp. Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links
US6324663B1 (en) * 1998-10-22 2001-11-27 Vlsi Technology, Inc. System and method to test internal PCI agents
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6901457B1 (en) 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US6246971B1 (en) * 1999-01-05 2001-06-12 Lucent Technologies Inc. Testing asynchronous circuits
US6266793B1 (en) 1999-02-26 2001-07-24 Intel Corporation JTAG boundary scan cell with enhanced testability feature
FI19991735A (fi) * 1999-08-16 2001-02-17 Nokia Networks Oy Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi
US6598193B1 (en) 2000-01-24 2003-07-22 Dell Products L.P. System and method for testing component IC chips
US6772261B1 (en) 2000-04-27 2004-08-03 International Business Machines Corporation Interface that allows testing and using memory modules in computer systems not designed for the modules
US6634005B1 (en) * 2000-05-01 2003-10-14 Hewlett-Packard Development Company, L.P. System and method for testing an interface between two digital integrated circuits
US6731128B2 (en) 2000-07-13 2004-05-04 International Business Machines Corporation TFI probe I/O wrap test method
US6742144B2 (en) 2000-09-13 2004-05-25 Kingston Technology Co. Local heating of memory modules tested on a multi-motherboard tester
FI110724B (fi) 2000-09-14 2003-03-14 Patria New Technologies Oy JTAG-testausjärjestely
US6865693B1 (en) * 2000-10-19 2005-03-08 Dell Products, L.P. System and method for debugging multiprocessor systems
US6667873B2 (en) * 2001-03-27 2003-12-23 The United States Of America As Represented By The Secretary Of The Air Force Adaptive manifold
US7069477B2 (en) * 2002-10-30 2006-06-27 International Business Machines Corporation Methods and arrangements to enhance a bus
US7219282B2 (en) 2002-11-14 2007-05-15 Logicvision, Inc. Boundary scan with strobed pad driver enable
CN1308830C (zh) * 2002-12-27 2007-04-04 联想(北京)有限公司 计算机控制的易扩展的智能主板环境测试系统
EP1473633B1 (en) * 2003-05-02 2013-02-20 Infineon Technologies AG Programmable unit with debug resources
KR100564033B1 (ko) * 2003-12-05 2006-03-23 삼성전자주식회사 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
US7219258B2 (en) * 2003-12-10 2007-05-15 International Business Machines Corporation Method, system, and product for utilizing a power subsystem to diagnose and recover from errors
CN100349130C (zh) * 2004-02-25 2007-11-14 华为技术有限公司 一种并行加载数据回读校验方法
US7321997B2 (en) * 2004-03-30 2008-01-22 Intel Corporation Memory channel self test
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US7539800B2 (en) 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7389375B2 (en) 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
CN100365423C (zh) * 2004-10-20 2008-01-30 华为技术有限公司 一种jtag链自动连接系统及其实现方法
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7395476B2 (en) 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7277988B2 (en) 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7441060B2 (en) 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7305574B2 (en) 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US20060156098A1 (en) * 2004-11-30 2006-07-13 Bawany Mahuammad A Method and apparatus for testing an electronic device
US7386772B1 (en) * 2004-12-20 2008-06-10 Emc Corporation Test module for testing of electronic systems
US7406642B1 (en) * 2005-10-03 2008-07-29 Altera Corporation Techniques for capturing signals at output pins in a programmable logic integrated circuit
US20070094554A1 (en) * 2005-10-20 2007-04-26 Martin Versen Chip specific test mode execution on a memory module
US7478259B2 (en) * 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7511525B2 (en) * 2006-01-26 2009-03-31 Honeywell International Inc. Boundary-scan system architecture for remote environmental testing
US7636813B2 (en) * 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7640386B2 (en) 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7594055B2 (en) 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7584336B2 (en) 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7493439B2 (en) 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7490217B2 (en) 2006-08-15 2009-02-10 International Business Machines Corporation Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables
US7539842B2 (en) 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7477522B2 (en) 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7606988B2 (en) 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
US7603526B2 (en) 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7970971B2 (en) * 2007-01-30 2011-06-28 Finisar Corporation Tapping systems and methods
DE102007007776B3 (de) * 2007-02-12 2008-09-04 Göpel electronic GmbH Testsystem und Verfahren zum Prüfen einer Baugruppe
CN101193326B (zh) * 2007-04-24 2010-12-08 中兴通讯股份有限公司 用于多jtag链的自动测试装置及方法
US8037355B2 (en) 2007-06-07 2011-10-11 Texas Instruments Incorporated Powering up adapter and scan test logic TAP controllers
US7725783B2 (en) * 2007-07-20 2010-05-25 International Business Machines Corporation Method and apparatus for repeatable drive strength assessments of high speed memory DIMMs
JP2009296119A (ja) * 2008-06-03 2009-12-17 Toshiba Corp 双方向バッファ回路及び信号レベル変換回路
US8395393B2 (en) 2010-02-02 2013-03-12 Raytheon Company Cable test method
CN101840368B (zh) * 2010-03-26 2013-01-16 中国科学院计算技术研究所 多核处理器的jtag实时片上调试方法及其系统
TWI561838B (en) * 2015-09-08 2016-12-11 Inventec Corp Testing device of address configuration signal of dimm slot and testing method thereof
US10010007B2 (en) 2015-12-09 2018-06-26 Mellanox Technologies, Ltd. Multi-slot plug-in card
TWI550294B (zh) * 2015-12-28 2016-09-21 英業達股份有限公司 適用於記憶體插槽的測試電路板
TWI563274B (en) * 2015-12-28 2016-12-21 Inventec Corp Test circuit board for sata connector testing
TWI563272B (en) * 2015-12-28 2016-12-21 Inventec Corp Test circuit board design with jtag signal series circuit
TWI564580B (zh) * 2015-12-28 2017-01-01 英業達股份有限公司 適用於通用序列匯流排連接器的測試電路板
TWI550295B (zh) * 2015-12-28 2016-09-21 英業達股份有限公司 適用於快捷外設互聯標準插槽的測試電路板
US9772376B1 (en) * 2016-04-29 2017-09-26 Texas Instruments Incorporated Increase data transfer throughput by enabling dynamic JTAG test mode entry and sharing of all JTAG pins
EP3580575A4 (en) 2017-02-10 2020-08-19 Checksum LLC FUNCTIONAL TEST DEVICE FOR CIRCUIT BOARDS AND ASSOCIATED SYSTEMS AND PROCEDURES
TWI736721B (zh) * 2017-12-13 2021-08-21 英業達股份有限公司 連接器的腳位連接測試系統及其方法
CN111370054B (zh) * 2018-12-26 2024-07-05 华为技术有限公司 一种存储卡的测试系统
RU2703493C1 (ru) * 2018-12-28 2019-10-17 федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королёва" Способ локализации дефектов короткого замыкания выводов микросхем JTAG интерфейсом и устройство для его осуществления
RU189608U1 (ru) * 2019-04-09 2019-05-29 Акционерное общество "МЦСТ" Адаптер тестирования канала оперативной памяти третьего поколения
RU194790U1 (ru) * 2019-10-17 2019-12-23 Акционерное общество "МЦСТ" Адаптер тестирования канала оперативной памяти четвертого поколения
JP7204697B2 (ja) * 2020-03-10 2023-01-16 株式会社東芝 半導体集積回路
CN117686892A (zh) * 2022-09-05 2024-03-12 英业达科技有限公司 以待测接脚的测试点进行边界扫描测试的系统及方法
TWI828439B (zh) * 2022-11-24 2024-01-01 英業達股份有限公司 無jtag串接測試電路板的dimm插槽測試系統及其方法
TWI822502B (zh) * 2022-12-01 2023-11-11 英業達股份有限公司 Jtag集線器的jtag連接介面致能與禁能控制系統及其方法
US11927632B1 (en) * 2022-12-09 2024-03-12 Inventec (Pudong) Technology Corporation DIMM slot test system without series connection of test board through JTAG and method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198759A (en) * 1990-11-27 1993-03-30 Alcatel N.V. Test apparatus and method for testing digital system
JP3372052B2 (ja) * 1991-06-06 2003-01-27 テキサス インスツルメンツ インコーポレイテツド 境界走査集積回路
US5428800A (en) * 1991-10-30 1995-06-27 I-Cube, Inc. Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch
TW253097B (zh) * 1992-03-02 1995-08-01 At & T Corp
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
DE69333479T2 (de) * 1992-06-17 2005-03-24 Texas Instruments Inc., Dallas Hierarchisches Verbindungsverfahren und -gerät
US5544309A (en) * 1993-04-22 1996-08-06 International Business Machines Corporation Data processing system with modified planar for boundary scan diagnostics
US5526365A (en) * 1993-07-30 1996-06-11 Texas Instruments Incorporated Method and apparatus for streamlined testing of electrical circuits
US5497378A (en) * 1993-11-02 1996-03-05 International Business Machines Corporation System and method for testing a circuit network having elements testable by different boundary scan standards

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378701C (zh) * 2001-10-17 2008-04-02 Nxp股份有限公司 利用可附着子模块的电子设备的快速配置
CN100416284C (zh) * 2002-08-16 2008-09-03 中兴通讯股份有限公司 一种电缆测试装置及方法
CN1578534B (zh) * 2003-07-24 2010-12-08 安华高科技杰纳勒尔Ip（新加坡）私人有限公司 高速信道选择器开关
CN100427964C (zh) * 2003-08-04 2008-10-22 华为技术有限公司 一种电路板的边界扫描测试方法
CN100346331C (zh) * 2004-11-30 2007-10-31 英业达股份有限公司 多芯片插座型电路板的芯片跨接装置
CN100442242C (zh) * 2006-02-28 2008-12-10 环达电脑(上海)有限公司 用于测试主板插槽的设备、系统及方法
CN103000229A (zh) * 2011-09-09 2013-03-27 鸿富锦精密工业（深圳）有限公司 测试卡
CN104272264A (zh) * 2012-07-30 2015-01-07 惠普发展公司，有限责任合伙企业 检测处理器插槽中的缺陷
CN104237723A (zh) * 2014-08-28 2014-12-24 上海微小卫星工程中心 一种基于边界扫描的低频电缆网测试系统及测试方法
CN104899123A (zh) * 2015-04-24 2015-09-09 英业达科技有限公司 一种主板上dimm插槽的地址设置信号的连接测试装置与方法
CN105067991A (zh) * 2015-08-10 2015-11-18 宁波华远电子科技有限公司 一种电路板的检测装置及其检测方法
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
CN106918726A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于串行ata连接器的测试电路板
CN106918750A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于内存插槽的测试电路板
CN106918771A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于通用串行总线连接器的测试电路板
CN106918725A (zh) * 2015-12-25 2017-07-04 英业达科技有限公司 具联合测试工作群组信号串接电路设计的测试电路板
CN108226740A (zh) * 2016-12-09 2018-06-29 英业达科技有限公司 提供扩充联合测试工作组接口的扩充电路板
CN108226740B (zh) * 2016-12-09 2020-06-02 英业达科技有限公司 提供扩充联合测试工作组接口的扩充电路板
CN109901045A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 电路板的连接器插槽引脚导通检测系统及其方法
CN110297282A (zh) * 2019-08-06 2019-10-01 深圳面元智能科技有限公司 地震勘探设备测试仪
CN112462246A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描测试系统及其方法
CN110824386A (zh) * 2019-10-21 2020-02-21 中车太原机车车辆有限公司 一种用于电力机车电子插件箱的绕接线测试装置
CN111487479A (zh) * 2020-04-28 2020-08-04 中科龙人高新技术有限公司 一种工业机器人驱动板检测卡

Also Published As

Publication number Publication date
EP0808461A1 (en) 1997-11-26
JPH11500831A (ja) 1999-01-19
IL121362A0 (en) 1998-01-04
CN1089440C (zh) 2002-08-21
US5852617A (en) 1998-12-22
TW311176B (zh) 1997-07-21
AU7731596A (en) 1997-07-03
EP0808461B1 (en) 2003-05-14
KR19980702054A (ko) 1998-07-15
JP3699127B2 (ja) 2005-09-28
KR100232116B1 (ko) 1999-12-01
RU2182711C2 (ru) 2002-05-20
DE69628143T2 (de) 2004-04-01
IL121362A (en) 2000-07-26
EP0808461A4 (en) 1999-04-07
WO1997022013A1 (en) 1997-06-19
DE69628143D1 (de) 2003-06-18

Similar Documents

Publication Publication Date Title
CN1089440C (zh) 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试
KR100599348B1 (ko) 단일 테스터 채널을 이용하여 다수의 디바이스의 테스트를 병렬 테스트하기 위한 분산형 인터페이스
US4601034A (en) Method and apparatus for testing very large scale integrated memory circuits
JP3372052B2 (ja) 境界走査集積回路
CN100367045C (zh) 基于二分法的电路连线导通测试方法
KR20010104362A (ko) 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트
US6766486B2 (en) Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
CN1339128A (zh) 芯片内调试系统
KR20010051448A (ko) 모듈에 기초한 플렉시블 반도체 테스트 시스템
US8185788B2 (en) Semiconductor device test system with test interface means
US7523007B2 (en) Calibration device
WO2008022504A1 (fr) Procédé de balayage du front, et système et dispositif correspondants
CN1763556A (zh) 一种jtag链自动连接系统及其实现方法
US6901541B2 (en) Memory testing method and apparatus
CN1580801A (zh) 一种电路板的边界扫描测试方法
CN1486431A (zh) 输入/输出连续性测试模式电路
CA2057363C (en) Arrangement for testing digital circuit devices having bidirectional outputs
CN100340990C (zh) 一种flash加载的方法
US7107203B1 (en) High speed software driven emulator comprised of a plurality of emulation processors with improved board-to-board interconnection cable length identification system
JP3640671B2 (ja) 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法
CN1712980A (zh) 一种插卡测试装置
JP2809969B2 (ja) 論理信号間遅延マージン検出用連結基板
Bäckström Boundary-Scan in the ATCA standard
Filliter Comparison of system test alternatives using industry boundary scan standards
JPH0450781A (ja) プリント板テスト方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020821

Termination date: 20121113