CN106918750A - 适用于内存插槽的测试电路板 - Google Patents

适用于内存插槽的测试电路板 Download PDF

Info

Publication number
CN106918750A
CN106918750A CN201510991292.4A CN201510991292A CN106918750A CN 106918750 A CN106918750 A CN 106918750A CN 201510991292 A CN201510991292 A CN 201510991292A CN 106918750 A CN106918750 A CN 106918750A
Authority
CN
China
Prior art keywords
test
circuit plate
work group
memory bank
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510991292.4A
Other languages
English (en)
Inventor
宋平
穆常青
李骁谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201510991292.4A priority Critical patent/CN106918750A/zh
Priority to US15/073,559 priority patent/US9857425B2/en
Publication of CN106918750A publication Critical patent/CN106918750A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种适用于内存插槽的测试电路板，通过测试电路板所具有的第一联合测试工作群组连接接口以及第二联合测试工作群组连接接口使得测试电路板彼此之间可以行成串接，藉以减少测试访问端口控制器中测试访问端口数量的要求，藉此可以达成减少测试访问端口控制器中测试访问端口数量的要求与提供对所有测试信号的测试信号覆盖性的技术功效。

Description

适用于内存插槽的测试电路板
技术领域
本发明涉一种电路板，尤其是指一种具有第一联合测试工作群组连接接口以及第二联合测试工作群组连接接口使测试电路板彼此之间形成串接的适用于内存插槽的测试电路板。
背景技术
现有进行待测试机板中内存插槽的测试多半是采用单一测试电路板进行，然而采用单一测试电路板进行待测试机板中内存插槽的测试仅能测试单一内存插槽，往往会产生测试信号覆盖欠缺的问题，而不利于生产测试使用。
综上所述，可知现有技术中长期以来一直存在现有对于待测试机板中内存插槽的测试信号覆盖欠缺的问题，因此有必要提出改进的技术手段，来解决此一问题。
发明内容
有鉴于现有技术存在现有对于待测试机板中内存插槽的测试信号覆盖欠缺的问题，本发明遂揭露一种适用于内存插槽的测试电路板，其中：
本发明所揭露的适用于内存插槽的测试电路板，其包含：测试电路板，测试电路板更包含：内存连接接口、第一联合测试工作群组(Joint Test ActionGroup，JTAG)连接接口、第二联合测试工作群组连接接口、联合测试工作群组信号处理芯片、至少一联合测试工作群组控制芯片、至少一模拟数字转换(Analog-to-Digital Converter，ADC)芯片、开关(Switch)芯片以及电压转换芯片。
内存连接接口是用以插接于内存插槽以形成电性连接；第一联合测试工作群组连接接口是用以与测试访问端口(Test Access Port，TAP)控制器电性连接，或是用以与其他测试电路板的第二联合测试工作群组连接接口电性连接，以与其他测试电路板形成串接；第二联合测试工作群组连接接口是用以与其他测试电路板的第一联合测试工作群组连接接口电性连接；联合测试工作群组信号处理芯片分别与第一联合测试工作群组以及第二联合测试工作群组电性连接，用以提高第一联合测试工作群组以及第二联合测试工作群组所传递联合测试工作群组信号的稳定性；至少一联合测试工作群组控制芯片，联合测试工作群组控制芯片与联合测试工作群组信号处理芯片电性连接，用以进行内存插槽脚位的检测、状态控制以及集成电路总线(Inter-Integrated Circuit，IIC)的模拟；至少一模拟数字转换芯片是模拟数字转换芯片与联合测试工作群组控制芯片电性连接，用以进行内存插槽脚位的电压检测；开关芯片是分别与联合测试工作群组控制芯片以及模拟数字转换芯片电性连接，用以进行内存插槽脚位的特别信号的检测，以使特别信号能通过联合测试工作群组控制芯片或是通过模拟数字转换芯片进行检测；及电压转换芯片是用以通过内存插槽取得电源供应并对电源进行转换以提供联合测试工作群组信号处理芯片、联合测试工作群组控制芯片、模拟数字转换芯片开关芯片所需要的工作电压。
本发明所揭露的电路板如上，与现有技术之间的差异在于通过测试电路板所具有的第一联合测试工作群组连接接口以及第二联合测试工作群组连接接口使得测试电路板彼此之间可以行成串接，藉以减少测试访问端口控制器中测试访问端口数量的要求，并且本发明所提出的测试电路板提供对所有测试信号的测试信号覆盖性，便于生产线的使用，进而降低测试电路板的成本。
通过上述的技术手段，本发明可以达成减少测试访问端口控制器中测试访问端口数量的要求与提供对所有测试信号的测试信号覆盖性的技术功效。
附图说明
图1绘示为本发明适用于内存插槽测试电路板的架构示意图。
图2绘示为本发明适用于内存插槽测试电路板测试时的架构示意图。
【符号说明】
10 测试电路板
101 第一测试电路板
102 第二测试电路板
11 内存连接接口
12 第一联合测试工作群组连接接口
13 第二联合测试工作群组连接接口
14 联合测试工作群组信号处理芯片
15 联合测试工作群组控制芯片
16 模拟数字转换芯片
17 开关芯片
18 电压转换芯片
20 待测试机板
21 中央处理器
22 内存插槽
221 第一内存插槽
222 第二内存插槽
23 复杂可编程逻辑元件
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下首先要说明本发明所揭露的适用于内存插槽的测试电路板，并请参考「图1」以及「图2」所示，「图1」绘示为本发明适用于内存插槽测试电路板的架构示意图；「图2」绘示为本发明适用于内存插槽测试电路板测试时的架构示意图。
本发明所揭露的测试电路板10更包含：内存连接接口11、第一联合测试工作群组(Joint Test Action Group，JTAG)连接接口12、第二联合测试工作群组连接接口13、联合测试工作群组信号处理芯片14、至少一联合测试工作群组控制芯片15、至少一模拟数字转换(Analog-to-Digital Converter，ADC)芯片16、开关(Switch)芯片17以及电压转换芯片18。
待测试机板20更包含：中央处理器(Central Processing Unit，CPU)21、多个内存插槽22以及复杂可编程逻辑元件(Complex Programmable LogicDevice，CPLD)23。
测试电路板10的内存连接接口11是用以提供测试电路板10插接于待测试机板20的内存插槽22上以使测试电路板10与待测试机板20形成电性连接，待测试机板20的每一个内存插槽22可以插接一个测试电路板10。
测试电路板10的第一联合测试工作群组连接接口12是用以与测试访问端口控制器30电性连接，或是测试电路板10的第一联合测试工作群组连接接口12是用以与其他测试电路板10的第二联合测试工作群组连接接口13电性连接，以使测试电路板10与其他测试电路板10形成串接。
具体而言，待测试机板20具有第一内存插槽221以及第二内存插槽222，第一测试电路板101插接于待测试机板20的第一内存插槽221，第二测试电路板102插接于待测试机板20的第二内存插槽222，第一测试电路板101的第一联合测试工作群组连接接口12与测试访问端口控制器30电性连接，第一测试电路板101的第二联合测试工作群组连接接口13与第二测试电路板102的第一联合测试工作群组连接接口12电性连接，藉以使得第一测试电路板101以及第二测试电路板102形成串接，在此仅为举例说明之，并不以此局限本发明的应用范畴。
测试电路板10的联合测试工作群组信号处理芯片14分别与测试电路板10的第一联合测试工作群组12以及测试电路板10的第二联合测试工作群组13电性连接，测试电路板10的联合测试工作群组信号处理芯片14是用以提高测试电路板10的第一联合测试工作群组12以及测试电路板10的第二联合测试工作群组13所传递联合测试工作群组信号的稳定性。
待测试机板20的中央处理器21是用以提供边界扫描(Boundary Scan)模式以供测试电路板10进行检测，待测试机板20的复杂可编程逻辑元件23是用以控制待测试机板20的电源状态。
测试访问端口控制器30亦与待测试机板20的中央处理器21以及待测试机板20的复杂可编程逻辑元件23电性连接，并且测试访问端口控制器30控制待测试机板20的复杂可编程逻辑元件23以控制待测试机板20的电源供电状态，测试访问端口控制器30亦控制待测试机板20的中央处理器21以及待测试机板20的复杂可编程逻辑元件23至边界扫描工作模式，以及测试访问端口控制器30通过测试电路板10的第一联合测试工作群组连接接口12控制测试电路板10至边界扫描工作模式。
测试电路板10的联合测试工作群组控制芯片15与测试电路板10的联合测试工作群组信号处理芯片14电性连接，测试电路板10的联合测试工作群组控制芯片15是用以进行待测试机板20的内存插槽22脚位的检测、测试电路板10的状态控制以及测试电路板10的中集成电路总线的模拟。
测试电路板10的模拟数字转换芯片16与测试电路板10的联合测试工作群组控制芯片15电性连接，测试电路板10的模拟数字转换芯片16是用以进行待测试机板20的内存插槽脚位22的电压检测。
测试电路板10的开关芯片17是分别与测试电路板10的联合测试工作群组控制芯片15以及测试电路板10的模拟数字转换芯片16电性连接，测试电路板10的开关芯片17是用以进行待测试机板20的内存插槽22脚位的特别信号的检测，以使特别信号能通过联合测试工作群组控制芯片15或是通过模拟数字转换芯片16进行检测。
测试电路板10的电压转换芯片18是用以通过测试电路板10的内存插槽22取得电源供应并对电源进行转换以提供测试电路板10的联合测试工作群组信号处理芯片14、测试电路板10的联合测试工作群组控制芯片15、测试电路板10的模拟数字转换芯片开关芯片16以及测试电路板10的开关芯片17所需要的工作电压。
测试访问端口控制器30于待测试机板20复杂可编程逻辑元件23、待测试机板20的中央处理器21以及测试电路板10的边界扫描工作模式下通过测试电路板10的联合测试工作群组控制芯片14、测试电路板10的模拟数字转换芯片15以及测试电路板10的开关芯片16以进行待测试机板20的内存插槽22脚位的检测、状态控制以及集成电路总线的模拟、待测试机板20的内存插槽22脚位的电压检测以及待测试机板20的内存插槽22脚位的特别信号的检测。
综上所述，可知本发明与现有技术之间的差异在于通过测试电路板所具有的第一联合测试工作群组连接接口以及第二联合测试工作群组连接接口使得测试电路板彼此之间可以行成串接，藉以减少测试访问端口控制器中测试访问端口数量的要求，并且本发明所提出的测试电路板提供对所有测试信号的测试信号覆盖性，便于生产线的使用，进而降低测试电路板的成本。
藉由此一技术手段可以来解决现有技术所存在现有对于待测试机板中内存插槽的测试信号覆盖欠缺的问题，进而达成减少测试访问端口控制器中测试访问端口数量的要求与提供对所有测试信号的测试信号覆盖性的技术功效。
虽然本发明所揭露的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定者为准。

Claims (7)

1.一种适用于内存插槽的测试电路板，其特征在于，包含：
一测试电路板，所述测试电路板更包含：
一内存连接接口，用以插接于内存插槽以形成电性连接；
一第一联合测试工作群组连接接口，用以与一测试访问端口控制器电性连接，或是用以与其他所述测试电路板的所述第二联合测试工作群组连接接口电性连接，以与其他所述测试电路板形成串接；
一第二联合测试工作群组连接接口，用以与其他测试电路板的所述第一联合测试工作群组连接接口电性连接；
一联合测试工作群组信号处理芯片，所述联合测试工作群组信号处理芯片分别与所述第一联合测试工作群组以及所述第二联合测试工作群组电性连接，用以提高所述第一联合测试工作群组以及所述第二联合测试工作群组所传递联合测试工作群组信号的稳定性；
至少一联合测试工作群组控制芯片，所述联合测试工作群组控制芯片与所述联合测试工作群组信号处理芯片电性连接，用以进行内存插槽脚位的检测、状态控制以及集成电路总线的模拟；
至少一模拟数字转换芯片，所述模拟数字转换芯片与所述联合测试工作群组控制芯片电性连接，用以进行内存插槽脚位的电压检测；
一开关芯片，所述开关芯片分别与所述联合测试工作群组控制芯片以及所述模拟数字转换芯片电性连接，用以进行内存插槽脚位的特别信号的检测，以使所述特别信号能通过所述联合测试工作群组控制芯片或是通过所述模拟数字转换芯片进行检测；及
一电压转换芯片，用以通过内存插槽取得电源供应并对电源进行转换以提供所述联合测试工作群组信号处理芯片、所述联合测试工作群组控制芯片、所述模拟数字转换芯片开关芯片所需要的工作电压。
2.如权利要求1所述的适用于内存插槽的测试电路板，其特征在于，更包含一待测试机板，所述待测试机板更包含：
一中央处理器，用以提供边界扫描模式以供所述测试电路板进行检测；
多个内存插槽，用以提供所述测试电路板插接；及
一复杂可编程逻辑元件，用以控制所述待测试机板的电源状态。
3.如权利要求2所述的适用于内存插槽的测试电路板，其特征在于，所述测试访问端口控制器分别与所述中央处理器、所述复杂可编程逻辑元件以及所述第一联合测试工作群组连接接口电性连接。
4.如权利要求3所述的适用于内存插槽的测试电路板，其特征在于，所述测试访问端口控制器控制所述复杂可编程逻辑元件以控制所述待测试机板的电源供电状态。
5.如权利要求3所述的适用于内存插槽的测试电路板，其特征在于，所述测试访问端口控制器控制所述复杂可编程逻辑元件以及所述中央处理器至边界扫描工作模式。
6.如权利要求1所述的适用于内存插槽的测试电路板，其特征在于，所述测试访问端口控制器控制所述测试电路板至边界扫描工作模式。
7.如权利要求3所述的适用于内存插槽的测试电路板，其特征在于，所述测试访问端口控制器于所述复杂可编程逻辑元件、所述中央处理器以及所述测试电路板的边界扫描工作模式下进行内存插槽脚位的检测、状态控制以及集成电路总线的模拟、内存插槽脚位的电压检测以及内存插槽脚位的特别信号的检测。
CN201510991292.4A 2015-12-24 2015-12-24 适用于内存插槽的测试电路板 Pending CN106918750A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510991292.4A CN106918750A (zh) 2015-12-24 2015-12-24 适用于内存插槽的测试电路板
US15/073,559 US9857425B2 (en) 2015-12-24 2016-03-17 Test circuit board adapted to be used on memory slot

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510991292.4A CN106918750A (zh) 2015-12-24 2015-12-24 适用于内存插槽的测试电路板

Publications (1)

Publication Number Publication Date
CN106918750A true CN106918750A (zh) 2017-07-04

Family

ID=59087760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510991292.4A Pending CN106918750A (zh) 2015-12-24 2015-12-24 适用于内存插槽的测试电路板

Country Status (2)

Country Link
US (1) US9857425B2 (zh)
CN (1) CN106918750A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759380B (zh) * 2017-12-13 2022-04-01 英業達股份有限公司 電路板的連接器插槽腳位導通檢測系統及其方法
JP7427000B2 (ja) * 2018-08-08 2024-02-02 ヌマスカル エイエス デジタル回路試験及び分析モジュール、システム及びそれの方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试
US6757844B1 (en) * 2000-10-25 2004-06-29 Cypress Semiconductor Corp. Architecture and logic to control a device without a JTAG port through a device with a JTAG port
CN1910464A (zh) * 2004-01-13 2007-02-07 皇家飞利浦电子股份有限公司 用于多芯片封装的jtag测试体系结构
CN101329621A (zh) * 2007-06-22 2008-12-24 株式会社东芝 控制装置
CN101581759A (zh) * 2009-06-16 2009-11-18 华为技术有限公司 Jtag转接接口、单板、jtag接口转换板及单板测试系统
CN101776728A (zh) * 2010-01-27 2010-07-14 华为技术有限公司 单板内器件的边界扫描方法及装置
TW201221981A (en) * 2010-11-24 2012-06-01 Inventec Corp Multi-chip testing system and testing method thereof
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的系统及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305595B2 (en) * 2003-09-11 2007-12-04 International Business Machines Corporation Method, system, and product for isolating memory system defects to a particular memory system component
US20070226795A1 (en) * 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
US7661048B2 (en) * 2007-06-29 2010-02-09 Alcatel-Lucent Usa Inc. Apparatus and method for embedded boundary scan testing
US7730369B2 (en) * 2007-08-17 2010-06-01 International Business Machines Corporation Method for performing memory diagnostics using a programmable diagnostic memory module
US7814386B2 (en) * 2007-10-31 2010-10-12 Texas Instruments Incorporated Built in self test for input/output characterization
US9244791B2 (en) * 2013-08-27 2016-01-26 The United States Of America As Represented By The Secretary Of The Navy Fusion of multiple modalities for determining a unique microelectronic device signature
US20160077151A1 (en) * 2014-09-12 2016-03-17 Qualcomm Incorporated Method and apparatus to test secure blocks using a non-standard interface

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的插入卡对总线进行联合测试执行组测试
US6757844B1 (en) * 2000-10-25 2004-06-29 Cypress Semiconductor Corp. Architecture and logic to control a device without a JTAG port through a device with a JTAG port
CN1910464A (zh) * 2004-01-13 2007-02-07 皇家飞利浦电子股份有限公司 用于多芯片封装的jtag测试体系结构
CN101329621A (zh) * 2007-06-22 2008-12-24 株式会社东芝 控制装置
CN101581759A (zh) * 2009-06-16 2009-11-18 华为技术有限公司 Jtag转接接口、单板、jtag接口转换板及单板测试系统
CN101776728A (zh) * 2010-01-27 2010-07-14 华为技术有限公司 单板内器件的边界扫描方法及装置
TW201221981A (en) * 2010-11-24 2012-06-01 Inventec Corp Multi-chip testing system and testing method thereof
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的系统及其方法

Also Published As

Publication number Publication date
US9857425B2 (en) 2018-01-02
US20170184668A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
CN106918771A (zh) 适用于通用串行总线连接器的测试电路板
CN106918724A (zh) 适用于快捷外设互联标准插槽的测试电路板
WO2017185247A1 (zh) 芯片测试方法及装置
CN104459400B (zh) 用于自容式触摸屏的检测电路和检测方法
CN103698654B (zh) 芯片管脚的开路短路测试装置及测试方法
CN106918726A (zh) 适用于串行ata连接器的测试电路板
CN109901002A (zh) 连接器的引脚连接测试系统及其方法
CN103267940B (zh) 多模块平行测试系统
CN204892396U (zh) 集成电路ic测试与视觉检测一体机
CN109901045A (zh) 电路板的连接器插槽引脚导通检测系统及其方法
CN205049678U (zh) 摄像头模组开短路测试装置
CN106918750A (zh) 适用于内存插槽的测试电路板
CN201207071Y (zh) 总线故障检测装置
TW201928381A (zh) 連接器的腳位連接測試系統及其方法
CN106918725A (zh) 具联合测试工作群组信号串接电路设计的测试电路板
CN104237619B (zh) 智能万用安伏表
CN105223489A (zh) 一种互锁电路测试设备及测试方法
CN105425096B (zh) 显示装置及测试方法
CN209048139U (zh) 一种单芯片人体阻抗传感器
CN207541221U (zh) 使用usb且具电压可调功能的jtag控制装置
CN208953913U (zh) Dsp芯片选择电路、装置、控制系统及电器设备
CN207832882U (zh) 一种高精度计量用电和漏电值的集成电路
TWI550295B (zh) 適用於快捷外設互聯標準插槽的測試電路板
CN206388172U (zh) PXIe接口与PCIe接口之间的转接卡
TWI564580B (zh) 適用於通用序列匯流排連接器的測試電路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170704