CN100427964C

CN100427964C - 一种电路板的边界扫描测试方法

Info

Publication number: CN100427964C
Application number: CNB031497020A
Authority: CN
Inventors: 袁标; 王�华; 李颖悟
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2003-08-04
Filing date: 2003-08-04
Publication date: 2008-10-22
Anticipated expiration: 2023-08-04
Also published as: CN1580801A

Abstract

一种电路板的边界扫描测试方法，用于对多个待测电路板进行测试，包括：在具有CPU的主控板上设置边界扫描测试总线，将多个待测电路板内部的边界扫描器件的测试端口信号线通过可寻址扫描端口与所述测试总线相连接，通过该测试总线发出测试指令，一个待测电路板中的可寻址扫描端口导通，并接收所述测试指令；所述测试总线接收被导通的待测电路板返回的测试数据。使用本发明的方法，无论待测试电路板是否具有CPU，都能对待测板进行测试，并且能够对待测板上的CPU进行测试，而无论其是否正在运行。

Description

一种电路板的边界扫描测试方法

技术领域

本发明有关于一种电路板的测试方法，尤指对一种支持边界扫描技术的电路板进行测试的方法。

背景技术

随着集成电路的密度越来越大，利用传统方法对电路板进行测试的难度也越来越大。1985年，由IBM、AT&T、Texas Instruments、Philips ElectronicsNV、Siemens、Alcatel和Ericsson等公司成立的JETAG(Joint European TestAction Group)提出了边界扫描技术，该技术通过器件输入输出管脚与内核电路之间的BSC(Boundary-Scan Cell，边界扫描单元)对器件及其外围电路进行测试，从而提高了器件的可测试性(DFT，Design For Test)。1986年，由于其它地区的一些公司的加入，JETAG改名为JTAG(Joint Test Action Group)。1990年，IEEE正式承认了JTAG标准，经过补充和修订以后，命名为IEEE1149.1-90。

由于边界扫描测试技术可以有效地解决高密度电路板的测试问题，因此，自产生以来，该技术得到了广泛的应用。现在大规模的集成电路基本上都支持边界扫描测试功能。在电路板上利用边界扫描功能实现互连测试、器件功能测试以及在板编程等应用已经非常普遍。

每一个边界扫描器件的测试端口都有四个必须具备的信号线：测试时钟(Test Clock)、测试模式选择(Test Mode Select)、测试数据输入(Test DataInput)、测试数据输出(Test Data Output)以及一个可选的测试复位信号(TestRESET)。在电路板内将各个边界扫描器件的测试数据输出信号与测试数据输入信号相级联后组成菊花链就可以实现对电路板的测试。电路板内部边界扫描测试菊花链的典型连接如图1所示。

如果一个系统内有多个电路板并且每个电路板内部都有边界扫描菊花链，将这些电路板内部的菊花链信号，连接成测试总线并进行统一的控制，就可以实现对各个电路板内部边界扫描器件的控制，从而实现系统内各电路板的边界扫描测试。

现有技术对系统中各个电路板的测试，一个常用的方法是利用系统中的通讯总线，该总线实现系统管理和维护功能。当启动测试时，由主控板通过通讯总线向其它电路板发出测试指令，由各个电路板执行指令并返回测试结果，或者直接向主控板返回测试数据。

此种方案的信号控制示意图如图2所示。图中，每一个电路板上均有一个CPU，主控板通过通讯总线向其它从电路板发送测试命令和测试数据，并接收它们的响应。主控板与从电路板之间的通讯总线可以是Ethernet(以太网)、CAN(Controlling Area Network，现场控制总线)，等等。

在各个电路板的CPU正常工作的情况下，主控板的CPU通过通讯总线向从电路板的CPU发送命令，从电路板的CPU启动对本板的测试操作，判断测试结果并将操作结果通过通讯总线返回给主控板，或者直接将测试数据直接发送给主控板而不加以判断，由主控板的CPU根据接收到的响应得出测试结果。

现有技术的缺点：

1、只有当各电路板的CPU在正常运行的时候才能实现测试操作，当待测板上不存在CPU，或者当CPU硬件故障或软件故障时将不能进行测试；

2、测试数据的传输通道与系统正常工作时的数据传输通道都使用了同一个通讯总线，因此，当通讯总线发生硬件故障(如接口器件失效)或通讯软件发生故障时将不进行测试；

3、不能对CPU进行测试，尤其是不能测试CPU与其它器件之间的连接信号。

发明内容

鉴于现有技术的缺点，本发明提供一种电路板的边界扫描测试方法，不受待测电路板上是否具有CPU，以及CPU是否运行正常等的限制，均能对电路板进行有效的测试。

本发明的一种电路板的边界扫描测试方法，用于对多个待测电路板进行测试，包括：在具有CPU的主控板上设置边界扫描测试总线；将所述多个待测电路板内部的边界扫描器件的测试端口信号线通过可寻址扫描端口与所述测试总线相连接；通过所述测试总线发出测试指令；一个待测电路板中的可寻址扫描端口导通，并接收所述测试指令；所述测试总线接收被导通的待测电路板返回的测试数据。

上述方法中，所述主控板上设置有嵌入式测试总线控制器，该控制器接收测试指令并转换成测试总线的信号输出，同时接收从待测电路板返回的测试数据并保存下来供CPU读取。

所述控制器接收的测试指令是由主控板上的CPU发出的。

所述控制器接收的测试指令也可以是主控板从外部的测试终端接收的测试命令和数据。

所述控制器接收的测试指令是来自于主控板内部的测试命令和数据；所述测试命令与数据是由本板的CPU产生或是已保存于主控板内部存储器中的测试命令与数据。

每个待测电路板上都设置有一个可寻址扫描端口，通过给该可寻址扫描端口设置不同的硬件地址来区分不同的待测电路板。

所述可寻址扫描端口含有地址选通逻辑，使用该控制器通过一组特定的数据选通某一地址的可寻址扫描端口。

所述待测电路板内部的边界扫描器件的测试端口信号线通过所述可寻址扫描端口与测试总线相连接。

所述测试总线包括复位总线、时钟总线、模式输入总线、数据输出总线和数据输入总线。

所述待测电路板内部的边界扫描器件组成一个或多个菊花链。

本发明技术方案带来的有益效果是：

1、可以对不具备CPU的电路板进行测试；

2、测试操作不依赖待测板的CPU，当软件未加载、CPU故障时均可以启动对待测板的测试；

3、测试操作不依赖系统内部的通讯总线，即使当通讯总线发生故障时也能启动测试；

4、可以对待测板上的CPU进行测试，包括对CPU与其它器件连接信号的测试；

5、由于测试操作不占用待测板的CPU资源，因此，如果测试操作不影响待测板运行，可以在电路板运行过程中同时启动测试操作。

附图说明

图1为电路板内部边界扫描测试菊花链连接示意图；

图2为现有技术中测试信号控制示意图；

图3为本发明方法测试信号控制示意图；

图4为本发明主控板内部结构示意图；

图5为本发明方法中待测电路板结构示意图。

具体实施方式

如图3所示，本发明通过在系统内部布置边界扫描测试总线，并将所有电路板均连接到测试总线之上，实现对各个电路板的测试。

图中，PTRST、PTCK、PTMS、PTDO和PTDI是边界扫描测试总线的五个信号线。其中PTRST(Primary Test Reset)，代表初级测试复位；PTCK(Primary Test Clock input)，代表初级测试时钟输入；PTMS(Primary TestMode Select input)，代表初级测试模式输入；PTDO(Primary Test DataOutput)，代表初级测试数据输出；PTDI(Primary Test Data Input)，代表初级测试数据输入。各电路板内部的边界扫描器件组成一个或多个菊花链。

在主控板上设计有一个嵌入式测试总线控制器(eTBC，Embedded Test BusController)，该控制器根据主控板上的CPU的命令向其它电路板发送测试数据。在每个待测板上都设计有一个可寻址扫描端口(ASP，Addressable ScanPort)，它通过设置不同的硬件地址来区别不同的待测板。主控板通过eTBC向待测板发送测试数据，引起各电路板上的边界扫描器件的测试存取端口(TAP，Test Access Port)的状态发生改变，从而实现边界扫描测试。

eTBC在主控板的CPU控制下实现对测试总线的控制。当不启动测试操作时，eTBC和ASP不影响系统的工作。在测试过程中，主控板既可以在本板上产生数据并通过eTBC发送到测试总线上，也可以从外部的测试终端接收测试命令与数据再通过eTBC发送到测试总线上。包含eTBC的主控板的结构示意图如图4所示。

当测试命令与测试数据由测试终端提供时，主控板的CPU根据测试终端发出的命令和数据，向eTBC发出测试数据，这些数据被eTBC转换成测试总线的信号输出(PTRST、PTCK、PTMS和PTDO)。eTBC在输出测试信号的同时也接收测试总线上的信号输入(PTDI)，并将该信号的值保存起来供CPU读取，测试终端根据主控板返回的数据得出最终的测试结果。

如果测试命令和数据在主控板上产生，或者它们已被预先保存于主控板上，那么，主控板的CPU可以直接在板内读取测试命令和数据并通过eTBC将它们发送到测试总线上。主控板的CPU根据从eTBC读取的返回数据得出最终的测试结果。

从eTBC发出的数据会被所有待测板接收到，在ASP的控制下，eTBC可以实现只对其中一个电路板进行测试。在测试开始时，eTBC通过一组特定的数据选通某一个地址的ASP，该ASP相当于一个开关，当它被选通后，待测板的扫描链就可以被eTBC直接控制，从而实现测试操作。

一个具有ASP的待测板的硬件结构示意图如图5所示：

测试总线一侧的数据通道被称为初级扫描通道(PSP，Primary ScanPaths)，该通道上的信号为初级测试信号。待测板ASP的初级扫描通道与主控板的eTBC相连，次级扫描通道的五个信号STRST(Secondary Test Reset，次级测试复位)、STCK(Secondary Test Clock input，次级测试时钟输入)、STMS(Secondary Test Mode Select input，次级测试模式输入)、STDO(SecondaryTest Data Output，次级测试数据输出)和STDI(Secondary Test Data Input，次级测试数据输入)与待测板内的边界扫描菊花链相连。在ASP内部包含有一个地址选通逻辑，当主控板通过eTBC访问待测板时先在测试总线上传送特定的数据来选通待测板的ASP，使eTBC能够直接操作待测板内部的边界扫描菊花链。

Claims

1、一种电路板的边界扫描测试方法，用于对多个待测电路板进行测试，其特征在于，包括以下步骤：

在具有CPU的主控板上设置边界扫描测试总线；

将所述多个待测电路板内部的边界扫描器件的测试端口信号线通过可寻址扫描端口与所述测试总线相连接；

通过所述测试总线发出测试指令；

一个待测电路板中的可寻址扫描端口导通，并接收所述测试指令；

所述测试总线接收被导通的待测电路板返回的测试数据。

2、如权利要求1所述的一种电路板的边界扫描测试方法，其特征在于：所述主控板上设置有嵌入式测试总线控制器，该控制器接收测试指令并转换成测试总线的信号输出，同时接收从待测电路板返回的测试数据并保存下来供CPU读取。

3、如权利要求2所述的一种电路板的边界扫描测试方法，其特征在于：所述控制器接收的测试指令是由主控板上的CPU发出的。

4、如权利要求2所述的一种电路板的边界扫描测试方法，其特征在于：所述控制器接收的测试指令是主控板从外部的测试终端接收的测试命令和数据。

5、如权利要求2所述的一种电路板的边界扫描测试方法，其特征在于：所述控制器接收的测试指令是来自于主控板内部的测试命令和数据；所述测试命令与数据是由本板的CPU产生或是已保存于主控板内部存储器中的测试命令与数据。

6、如权利要求2、3、4或5所述的一种电路板的边界扫描测试方法，其特征在于：每个待测电路板上都设置有一个可寻址扫描端口，通过给该可寻址扫描端口设置不同的硬件地址来区分不同的待测电路板。

7、如权利要求6所述的一种电路板的边界扫描测试方法，其特征在于：所述可寻址扫描端口含有地址选通逻辑，使用该控制器通过一组特定的数据选通某一地址的可寻址扫描端口。

8、如权利要求6所述的一种电路板的边界扫描测试方法，其特征在于：所述待测电路板内部的边界扫描器件的测试端口信号线通过所述可寻址扫描端口与测试总线相连接。

9、如权利要求1、2、3、4、5、7或8所述的一种电路板的边界扫描测试方法，其特征在于：所述测试总线包括复位总线、时钟总线、模式输入总线、数据输出总线和数据输入总线。

10、如权利要求9所述的一种电路板的边界扫描测试方法，其特征在于：所述待测电路板内部的边界扫描器件组成一个或多个菊花链。