CN102479553A - 有多个需要校准的模拟电路的专用集成电路 - Google Patents

有多个需要校准的模拟电路的专用集成电路 Download PDF

Info

Publication number
CN102479553A
CN102479553A CN2010105589531A CN201010558953A CN102479553A CN 102479553 A CN102479553 A CN 102479553A CN 2010105589531 A CN2010105589531 A CN 2010105589531A CN 201010558953 A CN201010558953 A CN 201010558953A CN 102479553 A CN102479553 A CN 102479553A
Authority
CN
China
Prior art keywords
calibration
memory module
bus
nonvolatile memory
mimic channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105589531A
Other languages
English (en)
Inventor
赵锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010105589531A priority Critical patent/CN102479553A/zh
Publication of CN102479553A publication Critical patent/CN102479553A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种有多个需要校准的模拟电路的专用集成电路，包括多个需要校准的模拟电路，一非挥发存储器模块，一用户逻辑模块，非挥发存储器模块同用户逻辑模块相连，非挥发存储器模块通过校准总线与多个需要校准的模拟电路连接。多个需要校准的模拟电路分别具有不同的地址，非挥发存储器模块模块存储各需要校准的模拟电路的校准数据，非挥发存储器模块根据不同地址通过校准总线将校准数据分别发送给相应的需要校准的模拟电路。本发明的有多个需要校准的模拟电路的专用集成电路，连线关系简单，能灵活扩展需要校准的模拟电路，而且不需要用户逻辑模块参与模拟电路的校准，减低了系统的错误概率和客户的设计风险。

Description

有多个需要校准的模拟电路的专用集成电路
技术领域
本发明涉及专用集成电路(Application Specific IntergratedCircuits，ASIC)，特别涉及一种有多个需要校准的模拟电路的专用集成电路。
背景技术
目前有多个需要校准(trimming)的模拟电路的ASIC芯片的实现结构一般有2种，
一种如图1所示，ASIC芯片包括多个需要校准(trimming)的模拟电路A，B，C，…，一非挥发存储器(NVM)模块，一用户逻辑(User logic)模块，非挥发存储器模块同用户逻辑模块相连，非挥发存储器模块通过多个独立接口同所述多个需要校准的模拟电路A，B，C…分别相连，ASIC芯片通过非挥发存储器模块(NVM)直接输出校准数据给各模拟电路，各个独立接口的位宽分别为n1bit，n2bit，n3bit，…，非挥发存储器模块到多个需要校准的模拟电路所有的连接为n1+n2+n3。
另一种如图2所示，ASIC芯片包括多个需要校准(trimming)的模拟电路A，B，C，…，一非挥发存储器(NVM)模块，一用户逻辑(User logic)模块，非挥发存储器模块同用户逻辑模块相连，用户逻辑模块过多个独立接口同所述多个需要校准的模拟电路A，B，C…分别相连，ASIC芯片通过用户逻辑模块读取非挥发存储器模块中特定区域的数据作为校准数据提供给各模拟电路，各个独立接口的位宽分别为n1bit，n2bit，n3bit，…，非挥发存储器模块到多个需要校准的模拟电路所有的连接为n1+n2+n3。
上述两种常见的有多个需要校准的模拟电路，具有以下缺陷：
一.连线关系复杂，随着需要校准精度的提高和需要校准的模拟电路的增多，连线关系更加繁琐；
二.系统扩展不灵活，任何一个模拟电路的校准要求的变化，都会引起整个ASIC芯片系统设计的变化；
三.为了模拟电路的个数扩展，图1所示有多个需要校准的模拟电路的专用集成电路，需要预留足够的独立接口以满足不同系统的要求，造成资源浪费；图2所示有多个需要校准的模拟电路的专用集成电路，需要模拟电路应用者(客户)维护校准数据，这会增加用户逻辑模块的设计复杂度，增加了系统的错误概率和客户的设计风险。
发明内容
本发明要解决的技术问题是提供一种有多个需要校准的模拟电路的专用集成电路，连线关系简单，能灵活扩展需要校准的模拟电路，而且不需要用户逻辑模块参与模拟电路的校准，减低了系统的错误概率和客户的设计风险。
为解决上述技术问题，本发明的有多个需要校准的模拟电路的专用集成电路，包括多个需要校准的模拟电路，一非挥发存储器模块，一用户逻辑模块，非挥发存储器模块同用户逻辑模块相连；
非挥发存储器模块通过校准总线与多个需要校准的模拟电路连接；
所述多个需要校准的模拟电路分别具有不同的地址；
非挥发存储器模块模块存储各需要校准的模拟电路的校准数据，非挥发存储器模块根据不同地址通过校准总线将校准数据分别发送给相应的需要校准的模拟电路。
所述校准总线可以包括复位信号线、校准数据线、反馈数据线和总线时钟线；
复位信号线，用于提供校准总线的复位信号，初始化校准总线的校准工作状态；
校准数据线，用于传送非挥发存储器模块到各不同地址的需要校准的模拟电路的校准数据；
反馈数据线，用于传送各不同地址的需要校准的模拟电路到非挥发存储器模块的校准反馈数据；
总线时钟线，用于提供校准总线的时钟。
非挥发存储器模块可以包括一校准控制电路，校准控制电路控制读取校准数据并根据不同地址通过校准总线将校准数据分别发送给相应的需要校准的模拟电路。
本发明的有多个需要校准的模拟电路的专用集成电路，通过校准总线连接非挥发存储器模块和各个需要校准的模拟电路，连线结构简化；由于属总线结构，能灵活扩展需要校准的模拟电路，而且不需要用户逻辑模块参与模拟电路的校准，降低了系统的错误概率和客户的设计风险。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是一种常见的有多个需要校准的模拟电路的专用集成电路示意图；
图2是另一种常见的有多个需要校准的模拟电路的专用集成电路示意图；
图3是本发明的有多个需要校准的模拟电路的专用集成电路一实施方式示意图。
具体实施方式
本发明的有多个需要校准的模拟电路的专用集成电路一实施方式如图3所示，包括多个需要校准(trimming)的模拟电路A，B，C，…，一非挥发存储器(NVM)模块，一用户逻辑(User logic)模块；
非挥发存储器模块同用户逻辑模块相连，非挥发存储器模块通过校准总线(trimming bus)与多个需要校准的模拟电路A，B，C，…连接；
所述多个需要校准的模拟电路分别具有不同的地址；
非挥发存储器模块包括一校准控制电路，非挥发存储器模块模块存储各需要校准的模拟电路的校准数据，校准控制电路控制读取校准数据并根据不同地址通过校准总线将校准数据分别发送给相应的需要校准的模拟电路。
所述校准总线包括复位信号线srst、校准数据线sdo、反馈数据线sdi和总线时钟线sclk；
复位信号线srst用于提供校准总线的复位信号，初始化校准总线的校准工作状态；
校准数据线sdo用于传送非挥发存储器模块到各不同地址的需要校准的模拟电路的校准数据；
反馈数据线sdi用于传送各不同地址的需要校准的模拟电路到非挥发存储器模块的校准反馈数据；
总线时钟线sclk用于提供校准总线的时钟。
本发明的有多个需要校准的模拟电路的专用集成电路，非挥发存储器模块通过校准总线与不同地址的需要校准的模拟电路连接，需要校准的模拟电路根据需要进行必要的增减，各个模拟电路的校准数据在专用集成电路的测试阶段存储到非挥发存储器模块内，在芯片的使用时，上电初始化阶段，内置于非挥发存储器模块内的校准控制电路控制读取校准数据并根据不同地址通过校准总线将校准数据分别发送给相应的需要校准的模拟电路，实现不同地址的各模拟电路的校准，使得各个模拟电路工作在目标值误差范围内。
本发明的有多个需要校准的模拟电路的专用集成电路，通过校准总线连接非挥发存储器模块和各个需要校准的模拟电路，连线结构简化；由于属总线结构，能灵活扩展需要校准的模拟电路，而且不需要用户逻辑模块参与模拟电路的校准，降低了系统的错误概率和客户的设计风险。

Claims (3)

1.一种有多个需要校准的模拟电路的专用集成电路，包括多个需要校准的模拟电路，一非挥发存储器模块，一用户逻辑模块，非挥发存储器模块同用户逻辑模块相连，其特征在于，
非挥发存储器模块通过校准总线与多个需要校准的模拟电路连接；
所述多个需要校准的模拟电路分别具有不同的地址；
非挥发存储器模块模块存储各需要校准的模拟电路的校准数据，非挥发存储器模块根据不同地址通过校准总线将校准数据分别发送给相应的需要校准的模拟电路。
2.根据权利要求1所述的有多个需要校准的模拟电路的专用集成电路，其特征在于，所述校准总线包括复位信号线、校准数据线、反馈数据线和总线时钟线；
复位信号线，用于提供校准总线的复位信号，初始化校准总线的校准工作状态；
校准数据线，用于传送非挥发存储器模块到各不同地址的需要校准的模拟电路的校准数据；
反馈数据线，用于传送各不同地址的需要校准的模拟电路到非挥发存储器模块的校准反馈数据；
总线时钟线，用于提供校准总线的时钟。
3.根据权利要求1或2所述的有多个需要校准的模拟电路的专用集成电路，其特征在于，非挥发存储器模块包括一校准控制电路，校准控制电路控制读取校准数据并根据不同地址通过校准总线将校准数据分别发送给相应的需要校准的模拟电路。
CN2010105589531A 2010-11-25 2010-11-25 有多个需要校准的模拟电路的专用集成电路 Pending CN102479553A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105589531A CN102479553A (zh) 2010-11-25 2010-11-25 有多个需要校准的模拟电路的专用集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105589531A CN102479553A (zh) 2010-11-25 2010-11-25 有多个需要校准的模拟电路的专用集成电路

Publications (1)

Publication Number Publication Date
CN102479553A true CN102479553A (zh) 2012-05-30

Family

ID=46092152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105589531A Pending CN102479553A (zh) 2010-11-25 2010-11-25 有多个需要校准的模拟电路的专用集成电路

Country Status (1)

Country Link
CN (1) CN102479553A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103870616A (zh) * 2012-12-10 2014-06-18 上海华虹宏力半导体制造有限公司 模拟模块的参数调整系统
CN115865089A (zh) * 2023-02-08 2023-03-28 南京德克威尔自动化有限公司 一种模拟量输入的自动校准方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311765A (ja) * 2000-04-12 2001-11-09 Advantest Corp 半導体テストシステム
CN1580801A (zh) * 2003-08-04 2005-02-16 华为技术有限公司 一种电路板的边界扫描测试方法
CN101114527A (zh) * 2006-07-28 2008-01-30 日立超大规模集成电路系统株式会社 半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311765A (ja) * 2000-04-12 2001-11-09 Advantest Corp 半導体テストシステム
CN1580801A (zh) * 2003-08-04 2005-02-16 华为技术有限公司 一种电路板的边界扫描测试方法
CN101114527A (zh) * 2006-07-28 2008-01-30 日立超大规模集成电路系统株式会社 半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103870616A (zh) * 2012-12-10 2014-06-18 上海华虹宏力半导体制造有限公司 模拟模块的参数调整系统
CN103870616B (zh) * 2012-12-10 2017-06-06 上海华虹宏力半导体制造有限公司 模拟模块的参数调整系统
CN115865089A (zh) * 2023-02-08 2023-03-28 南京德克威尔自动化有限公司 一种模拟量输入的自动校准方法及系统

Similar Documents

Publication Publication Date Title
US8269524B2 (en) General purpose input/output pin mapping
EP2132877B1 (en) Read and write interface communications protocol for digital-to-analog signal converter with non-volatile memory
JP4422617B2 (ja) 集積回路チップのデバイスピンを再設定するためのテストモード制御回路
US20060279327A1 (en) Non-volatile memory configuration scheme for volatile-memory-based programmable circuits in an fpga
US8643519B1 (en) On-chip calibration method
US9105317B2 (en) Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device
CA2791931A1 (en) Composite semiconductor memory device with error correction
JP2018045743A (ja) 半導体装置及びメモリシステム
CN112068469A (zh) 基于dsp28379的通用型嵌入式主控板
US8159261B2 (en) Semiconductor circuit
CN113704157A (zh) 一种基于总线控制多路不同电平复位信号的系统
CN102479553A (zh) 有多个需要校准的模拟电路的专用集成电路
TWI787520B (zh) 半導體記憶裝置及記憶系統
US9236867B2 (en) Apparatus for mixed signal interface circuitry and associated methods
KR20070088845A (ko) 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
EP3358438B1 (en) Configurable clock interface device
KR20050026848A (ko) Ｖｄｃ 출력을 디지털량으로서 관측할 수 있고, ｖｄｃ출력 전압을 조정할 수 있는 반도체 집적 회로
CN105988078B (zh) 一种实现单线可编程电路的方法和系统
US7954017B2 (en) Multiple embedded memories and testing components for the same
US20140002133A1 (en) Apparatus for mixed signal interface acquisition circuitry and associated methods
US6385073B1 (en) Integrated circuit device with expandable nonvolatile memory
US20070189100A1 (en) Semiconductor memory
US20080198675A1 (en) Semiconductor device including a plurality of memory units and method of testing the same
CN220087273U (zh) 一种内置adc参考自动校准的ic芯片
CN115458022B (zh) 一种NANDFlash ZQ校准方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

RJ01 Rejection of invention patent application after publication

Application publication date: 20120530