CN104133171A - 一种基于单片机的简易边界扫描测试系统及测试方法 - Google Patents

Abstract

本发明公开了一种基于单片机的简易边界扫描测试系统，包括：控制平台，用于向被测试芯片传输TMS信号和TCK信号，控制被测试芯片进入相应的工作状态；并接收被测试芯片输出的TDO信号；USB转串口电路，接收控制平台输出的USB总线信号，将其转换成串行数据格式的TMS和TCK信号，输出到所述JTAG控制电路；并接收所述JTAG控制电路输出的串行数据格式的TDO信号，将其转化成USB总线信号，输出到所述控制平台；JTAG控制电路，用于接收被测试芯片输出的TDO信号，将其输出到USB转串口电路。本发明边界扫描测试系统结构简单，价格低廉；该系统控制平台单独开发，安全性好，功能扩展方便；该系统通用性好。

Description

一种基于单片机的简易边界扫描测试系统及测试方法

技术领域

本发明属于电路故障检测技术领域，更具体地，涉及一种基于单片机的简易边界扫描测试系统及测试方法，用于对现代装备和设备中的高集成度电路进行故障检测。

背景技术

边界扫描技术是面向大规模集成电路可测性设计而提出的一种新型测试技术，能获取超大规模集成电路等电子器件的测试信息，并解决其测试问题。它不仅可以用于测试单个芯片硬件故障，还可以对电路板进行互连测试。尽管我国测试界的专家和一些电子设备生产厂家认识到了边界扫描技术的重要性，但我国对边界扫描技术的应用起步晚，在扫描工具及相应技术的开发研制方面还落后于发达国家。因此，加快对边界扫描技术的研究意义重大，运用该技术设计并制作一种通用性强、实用性好的边界扫描控制器具有广泛的应用前景和实用价值。

现有技术运用VHDL语言、结合SOPC技术设计了基于IEEE1149.1标准的边界扫描控制器；或者采用FPGA设计了以NIOSⅡ处理器为核心的边界扫描控制器；Alter公司生产了一款面向边界扫描测试的USB Blaster(FPGA/CPLD程序下载电缆)。它们能完成对边界扫描状态的控制，但都需要专用软件支撑且成本较高，用户进行二次开发和其它自动测试系统实现链接的难度较大。

发明内容

扫描扫描系统的主要功能是对测试指令或数据进行JTAG协议的转换，产生符合IEEE1149.1标准的JTAG(Joint Test Action Group：联合测试工作组)总线信号，从而实现计算机与测试系统之间的通信。根据IEEE1149.1国际标准的规定，边界扫描测试总线信号主要由TCK(Test Clock：测试时钟输入)、TMS(Test Mode Select：测试模式选择)、TDI(Test DataInput：测试数据输入)、TDO(Test Data Output：测试数据输出)和一个可选的信号TRST(Test Reset：测试逻辑复位信号)构成，通过向被测试芯片或系统输入测试矢量并采集输出响应，实现对其边界扫描状态的控制。TAP(Test Access Port：测试访问端口)控制器译码、执行测试总线的逻辑信号，控制着边界扫描测试机制的操作。

为了解决装备中高集成度电路检测的高成本投入和安全性问题，本发明的目的在于提供一种通用性好、价格低廉、结构简单的边界扫描测试系统，能够对测试芯片边界扫描状态的控制，进而对电路板实现故障检测。

按照本发明的一个方面，提供了一种基于单片机的简易边界扫描测试系统，所述系统包括控制平台、USB转串口电路和JTAG控制电路，其中：

所述控制平台，用于通过USB转串口电路和JTAG控制电路向被测试芯片的测试访问端口TAP控制器传输测试模式选择TMS信号和测试时钟输入TCK信号，经TAP控制器译码产生所需的操作控制序列，控制被测试芯片进入相应的工作状态；并通过JTAG控制电路和USB转串口电路接收被测试芯片输出的测试数据输出TDO信号；

所述USB转串口电路，由USB转串口芯片以及外围电路组成，接收控制平台输出的USB总线信号，将其转换成串行数据格式的TMS和TCK信号，输出到所述JTAG控制电路；并接收所述JTAG控制电路输出的串行数据格式的TDO信号，将其转化成USB总线信号，输出到所述控制平台；

所述JTAG控制电路由单片机、JTAG标准接口及外接电路构成，所述单片机用于将所述USB转串口电路输出的串行数据格式的TMS和TCK信号转化为IEEE1149.1标准的JTAG总线信号，并通过JTAG标准接口将IEEE1149.1标准的JTAG总线信号输出到所述被测试芯片的TAP控制器的TMS和TCK信号接口，实现对被测试芯片边界扫描状态的控制和管脚信息的扫描；并接收被测试芯片输出的TDO信号，将其输出到USB转串口电路。

本发明的一个实施例中，所述USB转串口芯片为USB转串口芯片CH340G。

本发明的一个实施例中，所述JTAG控制电路具体用于：将上位机计算机传来的8位2进制数据暂存于串行数据缓冲器SBUF中，并根据对应的端口分配关系给TCK、TMS和TDI三路信号对应端口的寄存器赋值，经单片机处理形成JTAG格式信号，并通过JTAG接口发送给被测试芯片，被测试芯片工作时产生的TDO经JTAG接口暂存于SBUF，再由单片机回传给上位机计算机，完成数据通信。

本发明的一个实施例中，所述单片机为STC89C52单片机。

按照本发明的另一方面，提供了一种基于上述边界扫描测试系统的完备性测试方法，通过软件控制界面控制所述边界扫描测试系统进行测试，所述软件界面至少包括“测试逻辑复位”按钮、“移位指令寄存器”按钮和“移位数据寄存器”按钮，所述方法包括：

步骤一：点击所述“测试逻辑复位”按钮进入逻辑复位状态；

步骤二：点击所述“移位指令寄存器”按钮进入移位指令寄存器状态并输入旁路测试指令；

步骤三：点击所述“移位数据寄存器”按钮进入移位数据寄存器状态并输入移位测试数据；

步骤四：用四通道示波器采集TCK、TMS、TDI、TDO四路时序信号波形；

步骤五：将采集的时序信号波形图与完备测试时序标准图比较，如果一致，则表明本次完备性测试通过；否则，表明电路连接或被测芯片有故障。

本发明的一个实施例中，在所述步骤二中，输入时钟长度为10的“0xFFF”旁路测试指令，在所述步骤三中，可输入时钟长度为16的“0xF0F0”数据。

按照本发明的另一方面，还提供了一种基于上述边界扫描测试系统的芯片互联测试方法，通过软件控制界面控制所述边界扫描测试系统进行测试，所述软件界面至少包括“测试逻辑复位”按钮、“移位指令寄存器”按钮和“移位数据寄存器”按钮，所述方法包括：

步骤一：按电路需求连接电路；

步骤二：点击“测试逻辑复位”按钮控制所有芯片进入逻辑复位状态；

步骤三：点击“移位指令寄存器”按钮控制所有芯片进入移位指令寄存器状态，向各芯片输入对应的外部测试指令；

步骤四：点击“移位数据寄存器”按钮控制所有芯片进入移位数据寄存器状态，控制管脚工作状态，生成测试向量；

步骤五：输入管脚捕获对应测试点的电平信息，经数据移位生成响应向量；

步骤六：对比生成的测试向量和响应向量，如果一致，则表明电路所连接的测试点无故障，否则表明有故障。

本发明的一个实施例中，在所述步骤三中，输入时钟长度为10*n的“0x000”外部测试指令，其中n为测试芯片的个数。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：该边界扫描测试系统结构简单，价格低廉；该系统控制平台单独开发，安全性好，功能扩展方便；该系统通用性好。

附图说明

图1是本发明一实施例中边界扫描测试系统结构；

图2是本发明一实施例中状态控制软件界面；

图3是本发明一实施例中USB转串口电路图；

图4是本发明一实施例中JTAG控制电路图；

图5是本发明一实施例中端口分配图；

图6是本发明一实施例中时序对应图；

图7是本发明一实施例中完备性测试流程图；

图8是本发明一实施例中完备性测试的实测波形时序图；

图9是本发明一实施例中完备测试时序标准图；

图10是本发明一实施例中双芯片级联示意图；

图11是本发明一实施例中芯片互联测试流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明提供了一种基于51系列单片机的简易边界扫描测试系统，用于对现代装备和设备中的高集成度电路进行故障检测，如图1所示，所述系统包括控制平台、USB转串口电路和JTAG控制电路，其中：

所述控制平台，用于通过USB转串口电路和JTAG控制电路向被测试芯片的测试访问端口TAP控制器传输测试模式选择TMS信号和测试时钟输入TCK信号，经TAP控制器译码产生所需的操作控制序列，控制被测试芯片进入相应的工作状态；并通过JTAG控制电路和USB转串口电路接收被测试芯片输出的测试数据输出TDO信号；

所述USB转串口电路，由USB转串口芯片以及外围电路组成，接收控制平台输出的USB总线信号，将其转换成串行数据格式的TMS和TCK信号，输出到所述JTAG控制电路；并接收所述JTAG控制电路输出的串行数据格式的TDO信号，将其转化成USB总线信号，输出到所述控制平台；

所述JTAG控制电路由单片机、JTAG标准接口及外接电路构成，所述单片机用于将所述USB转串口电路输出的串行数据格式的TMS和TCK信号转化为IEEE1149.1标准的JTAG总线信号，并通过JTAG标准接口将IEEE1149.1标准的JTAG总线信号输出到所述被测试芯片的TAP控制器的TMS和TCK信号接口，实现对被测试芯片边界扫描状态的控制和管脚信息的扫描；并接收被测试芯片输出的TDO信号，将其输出到USB转串口电路。

如图2所示，根据TAP控制器状态图，状态控制软件主要包括状态按钮、输入输出显示框、保存按钮和运行按钮，其中箭头指向对应的“0”、“1”代表TMS的信号值。该界面方便用户观测和操作整个边界扫描测试流程。

用户在操作控制界面过程中，状态控制软件执行控制界面中对应按钮的编辑指令，向TAP控制器传输TMS和TCK信号，经TAP控制器译码产生所需要的操作控制序列，控制电路进入相应的工作状态。

状态控制软件根据状态之间的转换关系对TDI和Clocks(发送时钟个数)进行赋值，运行该程序时就会向TAP控制器传输相应的TMS和TCK信号，经TAP控制器译码产生对应的操作控制序列，从而实现对边界扫描状态之间的相互转换。譬如，为实现从“逻辑复位状态”到“移位指令状态”的转变，就分别对TDI和Clocks两个参数赋予“0x06”和“5”的值，表示TCK在5个时钟上升沿采样TMS“01100b”的值。

数据传送软件提供了串行端口的通信功能，它把状态控制软件生成的USB总线信号通过USB转串口电路后进行串行数据传输，并接收来自JTAG控制电路的数据。

如图3所示，所述USB转串口电路由USB转串口芯片CH340G以及外围电路组成，计算机通过该USB转串口电路形成串行数据输出(TXD)和串行数据输入(RXD)信号，从而实现计算机与控制器的串口通信。

如图4所示，所述JTAG控制电路由STC89C52单片机及其程序、JTAG标准接口及外接电路构成，它将USB转串口电路传来的串行数据经一定的处理转化为IEEE1149.1标准的JTAG总线信号以及数据，实现对测试芯片边界扫描状态的控制和管脚信息的扫描。

JTAG控制电路的基本工作思路是：将上位机计算机传来的8位2进制数据暂存于串行数据缓冲器(SBUF)中，根据图5对应的端口分配关系给TCK、TMS和TDI三路信号对应端口的寄存器赋值，经单片机及其程序处理形成JTAG格式信号，并通过JTAG接口发送给被测试芯片，被测试芯片工作时产生的TDO经JTAG接口暂存于SBUF，再由单片机回传给上位机计算机，完成数据通信。

如图6所示，TAP控制器在TCK的上升沿采样TMS传输的数据值，控制被测试芯片进入相应的测试模式；在TCK的上升沿将TDI的数据值以串行方式移入寄存器，更新寄存器时会执行相应的功能。

本发明提出的简易边界扫描测试系统，能够实现对被测试芯片边界扫描状态的控制，从而能够对芯片及其电路板的故障进行检测。下面主要说明完备性测试方法和芯片互联测试方法。

完备性测试是进行边界扫描测试的基础，其流程如图7所示，其中标准测试图中TDO的波形与滞后半个时钟周期的TDI波形一致，且于TCK下降沿生效。TCK在上升沿将TDI的信号值以串行方式移入被测试芯片的数据寄存器，并于下降沿将TDO从被测试芯片的数据寄存器读出。所述方法通过软件控制界面控制所述边界扫描测试系统进行测试，所述软件界面至少包括“测试逻辑复位”按钮、“移位指令寄存器”按钮和“移位数据寄存器”按钮，方法包括：

步骤一：点击“测试逻辑复位”按钮进入逻辑复位状态；

步骤二：点击“移位指令寄存器”按钮进入移位指令寄存器状态，并输入旁路测试指令(譬如，输入时钟长度为10的“0xFFF”数据)；

步骤三：点击所述“移位数据寄存器”按钮进入移位数据寄存器状态并输入移位测试数据(譬如，输入时钟长度为16的“0xF0F0”数据)；

步骤四：用四通道示波器采集TCK、TMS、TDI和TDO四路时序信号波形。图8是通过该边界扫描测试系统采集的一种信号波形，被测试芯片无故障。

步骤五：将采集的时序信号图8与图9所示的完备测试时序标准图比较。如果一致，则表明本次完备性测试通过；否则，表明电路连接或被测芯片有故障。

芯片互联测试是边界扫描测试的一个重要测试内容，它主要用来检测器件管脚之间的互联是否存在如开路、短路等故障。被测试芯片有时不会在电路板中单独存在，特别是在多输入多输出的情况下常采用芯片互联的连接方式。

如图10所示，以串行连接的两个EPM7128ST芯片为测试对象进行芯片互联测试，其中芯片IC1的TDO与芯片IC2的TDI相连。多芯片级联测试与双芯片级联测试类似。

芯片互联测试流程如图11所示，利用该方法能实现对双、多芯片级联电路板的故障检测。互联测试方法包括：

步骤一：按电路需求连接电路；

步骤二：点击“测试逻辑复位”按钮控制所有芯片进入逻辑复位状态；

步骤三：点击“移位指令寄存器”按钮控制所有芯片进入移位指令寄存器状态，向各芯片输入对应的外部测试指令(输入时钟长度为10*n的“0x000”数据，其中n为测试芯片的个数)；

步骤四：点击“移位数据寄存器”按钮控制所有芯片进入移位数据寄存器状态，控制管脚工作状态，生成测试向量；

步骤五：输入管脚捕获对应测试点的电平信息，经数据移位生成响应向量。

步骤六：对比生成的测试向量和响应向量。如果一致，则表明电路所连接的测试点无故障，否则表明有故障。以下以2种故障为例进行说明。

(1)开路故障测试。以测试两个点是否存在开路故障为例，假定这两个点分别与IC1的某一管脚(输出管脚)和对应的IC2的某一管脚(输入管脚)相连，若响应向量与测试向量结果不一致，表明该2个点出现开路故障。

(2)短路故障测试。以测试两个点是否存在短路故障为例，假定这两个点分别与IC1的某一输出电平为高和输出电平为低的管脚相连(测试点与IC1的管脚相连时需串联电阻)，同时该两个点分别与对应的IC2管脚相连，若响应向量与测试向量结果不一致，表明该2个点出现短路故障。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于单片机的简易边界扫描测试系统，其特征在于，所述系统包括控制平台、USB转串口电路和JTAG控制电路，其中：

所述控制平台，用于通过USB转串口电路和JTAG控制电路向被测试芯片的测试访问端口TAP控制器传输测试模式选择TMS信号和测试时钟输入TCK信号，经TAP控制器译码产生所需的操作控制序列，控制被测试芯片进入相应的工作状态；并通过JTAG控制电路和USB转串口电路接收被测试芯片输出的测试数据输出TDO信号；

所述USB转串口电路，由USB转串口芯片以及外围电路组成，接收控制平台输出的USB总线信号，将其转换成串行数据格式的TMS和TCK信号，输出到所述JTAG控制电路；并接收所述JTAG控制电路输出的串行数据格式的TDO信号，将其转化成USB总线信号，输出到所述控制平台；

所述JTAG控制电路由单片机、JTAG标准接口及外接电路构成，所述单片机用于将所述USB转串口电路输出的串行数据格式的TMS和TCK信号转化为IEEE1149.1标准的JTAG总线信号，并通过JTAG标准接口将IEEE1149.1标准的JTAG总线信号输出到所述被测试芯片的TAP控制器的TMS和TCK信号接口，实现对被测试芯片边界扫描状态的控制和管脚信息的扫描；并接收被测试芯片输出的TDO信号，将其输出到USB转串口电路。

2.如权利要求1所述的测试系统，其特征在于，所述USB转串口芯片为USB转串口芯片CH340G。

3.如权利要求1所述的测试系统，其特征在于，所述JTAG控制电路具体用于：

将上位机计算机传来的8位2进制数据暂存于串行数据缓冲器SBUF中，并根据对应的端口分配关系给TCK、TMS和TDI三路信号对应端口的寄存器赋值，经单片机处理形成JTAG格式信号，并通过JTAG接口发送给被测试芯片，被测试芯片工作时产生的TDO经JTAG接口暂存于SBUF，再由单片机回传给上位机计算机，完成数据通信。

4.如权利要求1所述的测试系统，其特征在于，所述单片机为STC89C52单片机。

5.一种基于权利要求1至4任一项所述边界扫描测试系统的完备性测试方法，其特征在于，通过软件控制界面控制所述边界扫描测试系统进行测试，所述软件界面至少包括“测试逻辑复位”按钮、“移位指令寄存器”按钮和“移位数据寄存器”按钮，所述方法包括：

步骤一：点击所述“测试逻辑复位”按钮进入逻辑复位状态；

步骤二：点击所述“移位指令寄存器”按钮进入移位指令寄存器状态，并输入旁路测试指令；

步骤三：点击所述“移位数据寄存器”按钮进入移位数据寄存器状态并输入移位测试数据；

步骤四：用四通道示波器采集TCK、TMS、TDI和TDO四路时序信号波形；

步骤五：将采集的时序信号波形图与完备测试时序标准图比较，如果一致，则表明本次完备性测试通过；否则，表明电路连接或被测芯片有故障。

6.如权利要求5所述的方法，其特征在于，在所述步骤二中，输入时钟长度为10的“0xFFF”旁路测试指令，在所述步骤三中，输入时钟长度为16的“0xF0F0”数据。

7.一种基于权利要求1至4任一项所述边界扫描测试系统的芯片互联测试方法，其特征在于，通过软件控制界面控制所述边界扫描测试系统进行测试，所述软件界面至少包括“测试逻辑复位”按钮、“移位指令寄存器”按钮和“移位数据寄存器”按钮，所述方法包括：

步骤一：按电路需求连接电路；

步骤二：点击“测试逻辑复位”按钮控制所有芯片进入逻辑复位状态；

步骤三：点击“移位指令寄存器”按钮控制所有芯片进入移位指令寄存器状态，向各芯片输入对应的外部测试指令；

步骤四：点击“移位数据寄存器”按钮控制所有芯片进入移位数据寄存器状态，控制管脚工作状态，生成测试向量；

步骤五：输入管脚捕获对应测试点的电平信息，经数据移位生成响应向量；

步骤六：对比生成的测试向量和响应向量，如果一致，则表明电路所连接的测试点无故障，否则表明有故障。

8.如权利要求7所述的方法，其特征在于，在所述步骤三中，输入时钟长度为10*n的“0x000”外部测试指令，其中n为测试芯片的个数。