CN103472387A - 一种适用于反熔丝型fpga的通用在线测试系统及测试方法 - Google Patents

一种适用于反熔丝型fpga的通用在线测试系统及测试方法 Download PDF

Info

Publication number
CN103472387A
CN103472387A CN2013103963143A CN201310396314A CN103472387A CN 103472387 A CN103472387 A CN 103472387A CN 2013103963143 A CN2013103963143 A CN 2013103963143A CN 201310396314 A CN201310396314 A CN 201310396314A CN 103472387 A CN103472387 A CN 103472387A
Authority
CN
China
Prior art keywords
register
sensitive signal
module
mode
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013103963143A
Other languages
English (en)
Other versions
CN103472387B (zh
Inventor
施蕾
孙强
叶有时
赵云富
熊军
田宇斌
胡洪凯
刘淑芬
刘波
杨桦
张洪华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Control Engineering
Original Assignee
Beijing Institute of Control Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Control Engineering filed Critical Beijing Institute of Control Engineering
Priority to CN201310396314.3A priority Critical patent/CN103472387B/zh
Publication of CN103472387A publication Critical patent/CN103472387A/zh
Application granted granted Critical
Publication of CN103472387B publication Critical patent/CN103472387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种适用于反熔丝型FPGA的通用在线测试系统及方法,由被测功能模块和在线测试模块两部分组成,二者之间通过可配置位宽的并行总线连接;被测功能模块为需要进行实时检测的功能模块,可以是系统内的任一组成模块;在线测试模块为具体实现敏感信号实时检测、数据采样与输出的模块,包含一个或多个子在线测试模块;每个子在线测试模块均由三部分组成,控制模块、内部信号采样分析模块和内部信号结果输出控制模块。本发明具有实现方式简单、资源消耗低、适用范围广、可靠性高的优点。

Description

一种适用于反熔丝型FPGA的通用在线测试系统及测试方法
技术领域
本发明涉及通用在线测试方法,实现了对SRAM型FPGA和反熔丝型FPGA在线测试的兼容性,尤其适用于实现反熔丝型FPGA内部信号的板级测试。
背景技术
随着卫星整体小型化、系统集成化程度的提高,采取FPGA实现的系统逻辑复杂性也在不断增加,同时也给系统测试带来了较大难度。目前针对大规模可编程器件的测试方法主要分为三类:通过软件进行仿真验证、通过逻辑分析仪和示波器的板间信号测试以及内嵌FPGA厂家提供的测试逻辑分析仪测试。
软件仿真适合于设计的前期测试验证阶段,虽具有较高的灵活性,但存在无法完全模拟真实系统反馈、反应实际情况的缺陷。
利用逻辑分析仪和示波器进行调试是系统测试时最常采用的方法,需要板级留有足够的测试引脚,而FPGA内部设计复杂,无法将所有内部信号都输出到测试管脚,同时受到设备扫描宽度的限制,尤其是针对长帧通讯类信号的捕获存在不足。
内嵌测试逻辑分析仪是将芯片厂商提供的嵌入式逻辑分析仪内核和自身设计共同编程至FPGA器件,通过FPGA内部RAM资源存储内部状态信息,然后通过JTAG口进行信息上传,实现对内部信号的采集,适用于大规模SRAM型FPGA器件的调试测试,航天应用中的反熔丝型FPGA产品,受可选用型号和使用方式限制,一般不支持此种功能。
发明内容
本发明的技术解决问题是:弥补了反熔丝型FPGA不支持内嵌逻辑分析功能;解决了反熔丝型FPGA因无法灵活变动内部信号连接关系,在外部监测内部功能模块运行情况手段单一的现状,为反熔丝型FPGA提供了一种实现方式简单、资源消耗低、可靠性高的通用在线测试系统及测试方法。
本发明的技术解决方案是:一种适用于反熔丝型FPGA的通用在线测试系统,所述测试系统由被测功能模块和在线测试模块两部分组成,二者之间通过可配置位宽的并行总线连接;被测功能模块为需要进行实时检测的功能模块,为系统内的任一组成模块;在线测试模块为具体实现敏感信号实时检测、数据采样与输出的模块,包含一个或多个子在线测试模块;测试系统各模块寄存器参数配置通过处理器总线接口实现;测试系统根据各寄存器写入的参数配置,完成敏感信号测试数据的在线采集,并将测试结果输出至对外输出测试点;
所述每个子在线测试模块由三部分组成,控制模块(CM)、内部信号采样分析模块(SSAM)和内部信号结果输出控制模块(ROM);
所述控制模块(CM)包括模式寄存器和复位寄存器;根据模式寄存器写入的模式参数,配置内部信号采样分析模块的测试方式,可配置为敏感信号测试或针对卫星控制系统常用模块的功能测试两种方式;复位寄存器写入有效参数,可以实现在线测试模块的状态初始化;
所述测试系统通过模式寄存器配置为敏感信号测试方式时,内部信号采样分析模块(SSAM)使能内部测试通道宽度寄存器、被测敏感信号使能寄存器、敏感信号触发模式寄存器和敏感信号触发类型寄存器;
内部测试通道宽度寄存器根据写入的参数,配置测试系统中在线测试模块可检测的敏感信号位宽;
被测敏感信号使能寄存器根据写入的参数,使能测试系统中在线测试模块与连接的敏感信号;
敏感信号触发模式寄存器根据写入的参数,配置敏感信号的触发模式;
敏感信号触发类型寄存器根据写入的参数,配置敏感信号的触发类型;
所述测试系统通过模式寄存器配置为针对卫星控制系统常用模块的功能测试方式时,内部信号采样分析模块(SSAM)使能有效的功能寄存器为二维敏感器大规模数据接收时序检测方式选择寄存器、三维敏感器大规模数据接收时序检测方式选择寄存器、敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器和多通道AD/DA数据转换时序测试方式选择寄存器;
通过设置二维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置三维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置多通道AD/DA数据转换时序测试方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
根据写入各寄存器的参数,实现在线测试模块敏感信号的数据采集以及与被测功能模块目标信号之间的关系映射;
所述内部信号结果输出控制模块(ROM)通过输出信号控制寄存器(OCREG),根据写入寄存器的参数,实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射。
一种适用于反熔丝型FPGA的通用在线测方法,实现步骤如下:
(1)敏感信号测试方式:
①通过设置模式寄存器(MODEREG),配置在线测试模块采取敏感信号测试方式;
②通过设置测试通道宽度寄存器(TCWREG),配置在线测试模块可检测的敏感信号位宽;
③通过设置敏感信号使能寄存器(SSENREG),使能测试系统中在线测试模块与连接的敏感信号;为‘1’表示当前位连接的敏感信号使能,即需要实时检测;为‘0’表示不使能;
④通过设置敏感信号触发模式寄存器(SSBMREG),配置需要实时检测的敏感信号的触发模式,可选择边沿触发和电平触发;为‘1’表示当前位敏感信号采用边沿触发;为‘0’表示采用电平触发;
⑤通过设置敏感信号触发类型寄存器(SSBTREG),配置需要实时检测的敏感信号的触发类型,如果触发模式寄存器(SSBMREG)配置为边沿触发则触发类型寄存器(SSBTREG)可配置为上升沿触发或下降沿触发,如果触发模式寄存器(SSBMREG)配置为电平触发则触发类型寄存器(SSBTREG)可配置为高电平触发或低电平触发;为‘1’表示当前位敏感信号采用边沿触发中的上升沿触发或者电平触发中的高电平触发;为‘0’表示当前位敏感信号采用边沿触发中的下降沿触发或者电平触发中的低电平触发;
⑥通过输出信号控制寄存器(OCREG)实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射;为‘1’表示当前位敏感信号外部输出使能;为‘0’表示当前位敏感信号无需输出至外部;
⑦通过设置复位寄存(RSTREG)器写入有效参数,实现在线测试模块的状态初始化;
(2)针对卫星控制系统常用模块的功能测试方式:
①通过设置模式寄存器(MODEREG),配置在线测试模块采取针对卫星控制系统常用模块的功能测试方式;
②通过设置二维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
③通过设置三维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
④通过设置敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
⑤通过设置多通道AD/DA数据转换时序测试方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
⑥通过输出信号控制寄存器(OCREG)实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射;为‘1’表示当前位敏感信号外部输出使能;为‘0’表示当前位敏感信号无需输出至外部;
⑦通过设置复位寄存(RSTREG)器写入有效参数,实现在线测试模块的状态初始化。
本发明与现有FPGA测试技术相比有益效果为:
(1)实现了对反熔丝型FPGA内部信号的监测,有效地弥补了反熔丝型FPGA在线调试/测试手段不足的问题;
(2)解决了内嵌器件厂商提供的逻辑分析仪核调试/测试时,需要FPGA内部资源消耗大量RAM块问题,本发明不占用RAM块资源,以A54SX72反熔丝型FPGA为例(资源约72000门),仅占用不到芯片2%的资源;
(3)避免了内嵌逻辑分析仪核调试/测试时,对高频采样时钟的依赖,不会造成敏感信号采样值的相位误差;
(4)缓解了板级布线空间不足造成测试不充分等问题,外部仅需提供少量的板间测试点,即可实现对设定工作模式下内部敏感信号的板级或系统级实时监测;
(5)提供了可配置的测试输出接口,通过外部设置目标输出测试信号和触发标志等;
(6)提供了两种可选择的工作模式,支持敏感器图像通讯协议故障分析和定位,可以按照需求配置合适的检测状态,有效地弥补了敏感器大规模图像数据连续传输时,调试/测试手段不足的问题;
(7)进行了可靠性设计,提供外部配置和复位手段;
(8)具有较强的设计兼容性,可以在SRAM型FPGA、反熔丝型FPGA及ASIC中使用,不依赖于特定芯片结构或者器件厂商IP库的实现特性。
附图说明
图1为本发明组成框图。
具体实施方式
以FPGA各功能模块为测试对象,通过提供可扩展的通信协议和接口连接方式、可配置的监测条件和测试通道,实现对反熔丝型FPGA内部信号的板级测试。
本发明使用VHDL语言实现的在线测试功能包括了两个子在线测试模块;每个子在线测试模块均由三部分组成,包括控制模块(CM)、内部信号采样分析模块(SSAM)和内部信号结果输出控制模块(ROM)组成,结构设计如图1所示。
本发明通过模式寄存器(MODEREG)设置子在线测试模块的测试方式;通过被测敏感信号使能寄存器(SSENREG)和内部测试通道宽度寄存器(TCWREG)实现内部被测功能模块(TFM)与内部信号采样和分析模块(SSAM)之间的数据交互与信号连接;通过设置输出信号控制寄存器(OCREG)实现敏感信号与外部板级测试点之间的输出映射关系。
本发明提供了两种在线测试方式,一种是敏感信号测试方式,支持单独信号的信号沿(上升沿/下降沿)触发和多个信号的逻辑电平触发;另一种是针对卫星控制系统常用模块的功能测试方式,可实时检测的功能模块包括二维敏感器大规模数据接收功能、三维敏感器大规模数据接收功能、敏感器大规模数据发送功能、多通道AD/DA采集功能和异步串口功能检测。两种测试方式可通过模式寄存器(MODEREG)实现设置。
卫星控制系统常用功能模块的测试方式,实现对敏感器图像数据时序协议的检测,捕获敏感器图像数据发生错位、错行、帧数据不全或误启动等的故障时刻;实现对多通道AD/DA采集功能,抓取任一通道转换数据采样点时刻;实现采集异步串口功能发生接收FIFO溢出、帧格式错误、奇偶检验错误等故障时刻,并通过内部信号结果输出控制模块(ROM)将使能的敏感信号和标志信号输出至外部板级测试点。
所述在线测试模块电路根据所述寄存器的设置要求,开始各功能模块内部信号的采样、分析、抓取及输出。
两个子在线测试模块可以同时对一个功能模块实现在线测试,也可以分别对不同功能模块实现在线测试。每个子在线测试模块都由独立的控制模块(CM)、内部信号采样分析模块(SSAM)和内部信号结果输出控制模块(ROM)组成,具有独立的寄存器资源。
通过模式寄存器(MODEREG)设置在线测试模块的测试方式,如为敏感信号测试方式,则敏感信号使能寄存器(SSENREG)、测试通道宽度寄存器(TCWREG)、敏感信号触发模式寄存器(SSBMREG)、敏感信号触发类型寄存器(SSBTREG)、输出信号控制寄存器(OCREG)和复位寄存器(RSTREG)有效,实现的具体步骤如下:
(1)通过设置模式寄存器(MODEREG),配置在线测试模块采取敏感信号测试方式;
模式寄存器(MODEREG)定义:
(2)通过设置测试通道宽度寄存器(TCWREG),配置在线测试模块可检测的敏感信号位宽;
(3)通过设置敏感信号使能寄存器(SSENREG),使能测试系统中在线测试模块与连接的敏感信号;为‘1’表示当前位连接的敏感信号使能,即需要实时检测;为‘0’表示不使能;
(4)通过设置敏感信号触发模式寄存器(SSBMREG),配置需要实时检测的敏感信号的触发模式,可选择边沿触发和电平触发;为‘1’表示当前位敏感信号采用边沿触发;为‘0’表示采用电平触发;
(5)通过设置敏感信号触发类型寄存器(SSBTREG),配置需要实时检测的敏感信号的触发类型,如果触发模式寄存器(SSBMREG)配置为边沿触发则触发类型寄存器(SSBTREG)可配置为上升沿触发或下降沿触发,如果触发模式寄存器(SSBMREG)配置为电平触发则触发类型寄存器(SSBTREG)可配置为高电平触发或低电平触发;为‘1’表示当前位敏感信号采用边沿触发中的上升沿触发或者电平触发中的高电平触发;为‘0’表示当前位敏感信号采用边沿触发中的下降沿触发或者电平触发中的低电平触发;
(6)通过输出信号控制寄存器(OCREG)实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射;为‘1’表示当前位敏感信号外部输出使能;为‘0’表示当前位敏感信号无需输出至外部;
(7)通过设置复位寄存(RSTREG)器写入有效参数,可以实现在线测试模块的状态初始化。
通过模式寄存器(MODEREG)设置在线测试模块的测试方式为针对卫星控制系统常用模块的功能测试方式;使能有效的功能寄存器为二维敏感器大规模数据接收时序检测方式选择寄存器、三维敏感器大规模数据接收时序检测方式选择寄存器、敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器和多通道AD/DA数据转换时序测试方式选择寄存器、输出信号控制寄存器(OCREG)和复位寄存器(RSTREG)有效,实现的具体步骤如下:
(1)通过设置模式寄存器(MODEREG),配置在线测试模块采取针对卫星控制系统常用模块的功能测试方式;
模式寄存器(MODEREG)定义:
Figure BDA0000376919750000101
(2)通过设置二维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置三维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
Figure BDA0000376919750000102
Figure BDA0000376919750000111
通过设置敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置多通道AD/DA数据转换时序测试方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
Figure BDA0000376919750000121
(3)通过输出信号控制寄存器(OCREG)实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射;为‘1’表示当前位敏感信号外部输出使能;为‘0’表示当前位敏感信号无需输出至外部;
(4)通过设置复位寄存(RSTREG)器写入有效参数,可以实现在线测试模块的状态初始化。
总之,本发明是一种高效、可靠、便捷的硬件测试手段,通过模块化的设计思想,兼与传统的系统测试方法相结合,为大规模可编程器件内部信息提供了一种有效的信息获取、信息传递、信息输出的测试方法,是对大规模可编程器件板级和系统级在线测试方法的补充和优化。
本发明未详细说明部分属本领域技术人员公知常识。

Claims (2)

1.一种适用于反熔丝型FPGA的通用在线测试系统,其特征在于:所述测试系统由被测功能模块和在线测试模块两部分组成,二者之间通过可配置位宽的并行总线连接;被测功能模块是需要进行实时检测的功能模块,为系统内的任一组成模块;在线测试模块为具体实现敏感信号实时检测、数据采样与输出的模块,包含一个或多个子在线测试模块;测试系统各模块寄存器参数配置通过处理器总线接口实现;测试系统根据各寄存器写入的参数配置,完成敏感信号测试数据的在线采集,并将测试结果输出至对外输出测试点;
所述每个子在线测试模块由三部分组成,控制模块(CM)、内部信号采样分析模块(SSAM)和内部信号结果输出控制模块(ROM);
所述控制模块(CM)包括模式寄存器和复位寄存器;根据模式寄存器写入的模式参数,配置内部信号采样分析模块的测试方式,可配置为敏感信号测试或针对卫星控制系统常用模块的功能测试两种方式;复位寄存器写入有效参数,可以实现在线测试模块的状态初始化;
所述测试系统通过模式寄存器配置为敏感信号测试方式时,内部信号采样分析模块(SSAM)使能内部测试通道宽度寄存器、被测敏感信号使能寄存器、敏感信号触发模式寄存器和敏感信号触发类型寄存器;
内部测试通道宽度寄存器根据写入的参数,配置测试系统中在线测试模块可检测的敏感信号位宽;
被测敏感信号使能寄存器根据写入的参数,使能测试系统中与在线测试模块连接的敏感信号;
敏感信号触发模式寄存器根据写入的参数,配置敏感信号的触发模式;
敏感信号触发类型寄存器根据写入的参数,配置敏感信号的触发类型;
所述测试系统通过模式寄存器配置为针对卫星控制系统常用模块的功能测试方式时,内部信号采样分析模块(SSAM)使能有效的功能寄存器为二维敏感器大规模数据接收时序检测方式选择寄存器、三维敏感器大规模数据接收时序检测方式选择寄存器、敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器和多通道AD/DA数据转换时序测试方式选择寄存器;
通过设置二维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置三维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
通过设置多通道AD/DA数据转换时序测试方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
根据写入各寄存器的参数,实现在线测试模块敏感信号的数据采集以及与被测功能模块目标信号之间的关系映射;
所述内部信号结果输出控制模块(ROM)通过输出信号控制寄存器(OCREG),根据写入寄存器的参数,实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射。
2.一种适用于反熔丝型FPGA的通用在线测方法,其特征在于实现步骤如下:
(1)敏感信号测试方式:
①通过设置模式寄存器(MODEREG),配置在线测试模块采取敏感信号测试方式;
②通过设置测试通道宽度寄存器(TCWREG),配置在线测试模块可检测的敏感信号位宽;
③通过设置敏感信号使能寄存器(SSENREG),使能测试系统中与在线测试模块连接的敏感信号;为‘1’表示当前位连接的敏感信号使能,即需要实时检测;为‘0’表示不使能;
④通过设置敏感信号触发模式寄存器(SSBMREG),配置需要实时检测的敏感信号的触发模式,可选择边沿触发和电平触发;为‘1’表示当前位敏感信号采用边沿触发;为‘0’表示采用电平触发;
⑤通过设置敏感信号触发类型寄存器(SSBTREG),配置需要实时检测的敏感信号的触发类型,如果触发模式寄存器(SSBMREG)配置为边沿触发则触发类型寄存器(SSBTREG)可配置为上升沿触发或下降沿触发,如果触发模式寄存器(SSBMREG)配置为电平触发则触发类型寄存器(SSBTREG)可配置为高电平触发或低电平触发;为‘1’表示当前位敏感信号采用边沿触发中的上升沿触发或者电平触发中的高电平触发;为‘0’表示当前位敏感信号采用边沿触发中的下降沿触发或者电平触发中的低电平触发;
⑥通过输出信号控制寄存器(OCREG)实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射;为‘1’表示当前位敏感信号外部输出使能;为‘0’表示当前位敏感信号无需输出至外部;
⑦通过设置复位寄存(RSTREG)器写入有效参数,实现在线测试模块的状态初始化;
(2)针对卫星控制系统常用模块的功能测试方式:
①通过设置模式寄存器(MODEREG),配置在线测试模块采取针对卫星控制系统常用模块的功能测试方式;
②通过设置二维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
③通过设置三维敏感器大规模数据接收时序检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
④通过设置敏感器大规模数据发送时序和异步串口协议检测方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
⑤通过设置多通道AD/DA数据转换时序测试方式选择寄存器,根据写入的参数,配置敏感信号和触发模式;
⑥通过输出信号控制寄存器(OCREG)实现在线测试模块的敏感信号与外部板级测试点之间输出关系的映射;为‘1’表示当前位敏感信号外部输出使能;为‘0’表示当前位敏感信号无需输出至外部;
⑦通过设置复位寄存(RSTREG)器写入有效参数,实现在线测试模块的状态初始化。
CN201310396314.3A 2013-09-04 2013-09-04 一种适用于反熔丝型fpga的通用在线测试系统及测试方法 Active CN103472387B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310396314.3A CN103472387B (zh) 2013-09-04 2013-09-04 一种适用于反熔丝型fpga的通用在线测试系统及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310396314.3A CN103472387B (zh) 2013-09-04 2013-09-04 一种适用于反熔丝型fpga的通用在线测试系统及测试方法

Publications (2)

Publication Number Publication Date
CN103472387A true CN103472387A (zh) 2013-12-25
CN103472387B CN103472387B (zh) 2015-11-25

Family

ID=49797310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310396314.3A Active CN103472387B (zh) 2013-09-04 2013-09-04 一种适用于反熔丝型fpga的通用在线测试系统及测试方法

Country Status (1)

Country Link
CN (1) CN103472387B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103957013A (zh) * 2014-05-12 2014-07-30 东南大学成贤学院 一种Gzip硬件压缩方法
CN105895166A (zh) * 2016-03-31 2016-08-24 中国人民解放军国防科学技术大学 一种支持ddr3数据通路调试的调试控制单元及调试方法
CN110967591A (zh) * 2020-01-03 2020-04-07 中国船舶重工集团公司第七0七研究所 一种导电滑环在线并行测试系统及测试方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164465A (ja) * 1997-08-15 1999-03-05 Nec Corp Fpga/pldの信号まわり込みチェック回路
JP2002311095A (ja) * 2001-04-12 2002-10-23 Tritec:Kk Lsi検査装置
JP3868920B2 (ja) * 2003-04-15 2007-01-17 株式会社日立インフォメーションテクノロジー Fpga搭載ボードのテスト方法とテスト装置
CN101363900A (zh) * 2007-09-30 2009-02-11 北京华大泰思特半导体检测技术有限公司 一种对fpga器件进行测试的方法
CN101878508A (zh) * 2007-09-28 2010-11-03 桑迪士克3D公司 多个反熔丝存储器单元以及形成、编程和测试该器件的方法
CN202256388U (zh) * 2011-09-20 2012-05-30 北京空间机电研究所 遥感ccd相机焦面时序电路反熔丝fpga的测试电路板
CN102879732A (zh) * 2012-09-14 2013-01-16 记忆科技(深圳)有限公司 板卡的测试方法及其系统
CN102955127A (zh) * 2011-08-31 2013-03-06 北京中电华大电子设计有限责任公司 一种用于大规模fpga设计中的调试方法
CN103049361A (zh) * 2013-01-11 2013-04-17 加弘科技咨询(上海)有限公司 具有嵌入式逻辑分析功能的fpga及逻辑分析系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164465A (ja) * 1997-08-15 1999-03-05 Nec Corp Fpga/pldの信号まわり込みチェック回路
JP2002311095A (ja) * 2001-04-12 2002-10-23 Tritec:Kk Lsi検査装置
JP3868920B2 (ja) * 2003-04-15 2007-01-17 株式会社日立インフォメーションテクノロジー Fpga搭載ボードのテスト方法とテスト装置
CN101878508A (zh) * 2007-09-28 2010-11-03 桑迪士克3D公司 多个反熔丝存储器单元以及形成、编程和测试该器件的方法
CN101363900A (zh) * 2007-09-30 2009-02-11 北京华大泰思特半导体检测技术有限公司 一种对fpga器件进行测试的方法
CN102955127A (zh) * 2011-08-31 2013-03-06 北京中电华大电子设计有限责任公司 一种用于大规模fpga设计中的调试方法
CN202256388U (zh) * 2011-09-20 2012-05-30 北京空间机电研究所 遥感ccd相机焦面时序电路反熔丝fpga的测试电路板
CN102879732A (zh) * 2012-09-14 2013-01-16 记忆科技(深圳)有限公司 板卡的测试方法及其系统
CN103049361A (zh) * 2013-01-11 2013-04-17 加弘科技咨询(上海)有限公司 具有嵌入式逻辑分析功能的fpga及逻辑分析系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JONATHAN GREENE等: "Antifuse Field Programmable Gate Arrays", 《PROCEEDINGS OF THE IEEE》 *
KEN O等: "Antifuse FPGA Technology:Best Option for Satellite Applications", 《COTS JOURNAL》 *
吕欣欣等: "FPGA通用验证平台建立方法研究", 《微电子学与计算机》 *
郝志刚等: "星用SRAM型FPGA的故障模式分析和容错方法研究", 《空间控制技术与应用》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103957013A (zh) * 2014-05-12 2014-07-30 东南大学成贤学院 一种Gzip硬件压缩方法
CN105895166A (zh) * 2016-03-31 2016-08-24 中国人民解放军国防科学技术大学 一种支持ddr3数据通路调试的调试控制单元及调试方法
CN105895166B (zh) * 2016-03-31 2019-06-14 中国人民解放军国防科学技术大学 一种支持ddr3数据通路调试的调试控制单元及调试方法
CN110967591A (zh) * 2020-01-03 2020-04-07 中国船舶重工集团公司第七0七研究所 一种导电滑环在线并行测试系统及测试方法

Also Published As

Publication number Publication date
CN103472387B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
US8281280B2 (en) Method and apparatus for versatile controllability and observability in prototype system
CN102541707B (zh) 复用jtag接口的fpga片内逻辑分析仪系统和方法
CN103376400B (zh) 芯片测试方法及芯片
CN107704346B (zh) Soc芯片调试方法及调试系统
CN104820637B (zh) 一种手持式usb3.0协议分析仪
CN104483622B (zh) 一种基于jtag接口的单粒子辐照试验测试系统及方法
CN105091927A (zh) 全液晶汽车仪表自动化测试平台
CN102288903B (zh) 一种fpga内连线资源的测试结构及方法
CN103852681B (zh) 测试装置以及电子装置的测试方法
CN103117900A (zh) 一种可配置式工业以太网数据解析系统及解析方法
CN103472387B (zh) 一种适用于反熔丝型fpga的通用在线测试系统及测试方法
CN103092119A (zh) 一种基于fpga的总线状态监视系统和方法
CN103049361A (zh) 具有嵌入式逻辑分析功能的fpga及逻辑分析系统
CN105334452A (zh) 一种边界扫描测试系统
CN103365749B (zh) 一种多核处理器调试系统
CN103645435A (zh) 多信号模型可编程逻辑器件的软件模块可测性设计方法
CN110011878A (zh) 一种四can总线模拟时序通信测试板卡及其测试方法
CN103257606A (zh) 一种usb接口高速实时采样逻辑分析仪
US20070220352A1 (en) Method and apparatus for measuring signals in a semiconductor device
Popa et al. The quality-control test of the digital logic for the ATLAS new small wheel read-out controller ASIC
CN202758047U (zh) 测试设备信号继电器时间性能的实时检测电路
CN107894539A (zh) 卫星火工品安全测试过程的小电流检测设备
CN203522776U (zh) 一种可配置式工业以太网数据解析系统
CN204442378U (zh) 星载数传发射机的地面测试自动采集系统
CN203688760U (zh) 一种可测量差分信号的逻辑分析仪

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant