CN101102566B - 一种手机jtag调试接口信号设计方法及其调试方法 - Google Patents
一种手机jtag调试接口信号设计方法及其调试方法 Download PDFInfo
- Publication number
- CN101102566B CN101102566B CN2007100762289A CN200710076228A CN101102566B CN 101102566 B CN101102566 B CN 101102566B CN 2007100762289 A CN2007100762289 A CN 2007100762289A CN 200710076228 A CN200710076228 A CN 200710076228A CN 101102566 B CN101102566 B CN 101102566B
- Authority
- CN
- China
- Prior art keywords
- signal
- jtag
- mobile phone
- multiplexing
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供了一种手机JTAG调试接口信号的设计方法及其调试方法,其中:仅设置时钟信号、转换信号、数据输入信号和数据输出信号;并且,采用二极管与系统复位信号复用,作为内核复位信号。在目标板任意运行状态下,采用在线联接方式,连接到目标板,进行调试操作。采用上述方案,本发明在不影响JTAG的正常功能的情况下,结合手机主芯片的信号,实现了只有四个信号的JTAG接口,从而简化了JTAG的设计,降低了JTAG对于手机尾插信号数量的需求,而且对于调试和下载都没有影响,方便了JTAG在手机接口上的应用;有效减少其引出的信号量,方便了JTAG调试的应用,并且在使用中更为安全。
Description
技术领域
本发明涉及手机JTAG调试接口信号,尤其涉及的是,一种手机JTAG调试接口信号设计方法及其调试方法。
背景技术
JTAG(Joint Test Action Group,联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线,分别为模式选择、时钟、数据输入和数据输出线。
目标系统的微控制器通过JTAG接口,连接到仿真器或调试工具,再与PC机的相关端口连接,进行调试。如图1所示,主机通过RS232协议串口、并口、USB接口或其他接口,连接到嵌入式ICE(In Circuit Emulator,在线仿真器)接口协议转换器(也就是TRACE32仿真器),即Embedded ICEinterface protocol converter,通过JTAG接口连接到目标系统(例如手机)的JTAG端口上。JTAG用于对芯片进行测试,其基本原理是在器件内部定义一个TAP(TestAccess Port,测试访问口)通过专用的JTAG测试工具,例如Lauterbach公司的Trace32系列的仿真调试器等等,对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。现在,JTAG接口还常用于实现ISP(In-System Programmable,在线编程),对FLASH等器件进行编程;通过JTAG接口可对PSD芯片内部的所有部件进行编程。
由于JTAG编程方式是在线编程,因此可以先固定器件到电路板上,再用JTAG编程,从而大大加快工程进度。
JTAG传统的信号有JTMS,JTDI,JTDO,JTCK,JTRST,JRTCK,JRST。但按照JTAG协议的定义,有些信号是可选的,有些信号是可以与其他信号复用的。按照JTAG协议(IEEE标准1149.1)的定义,各个信号大致可以分为以下三部分。
1.TAP(Test Access Port,测试访问接口)信号,这一接口是JTAG边界扫描理论中最重要的一个部分,TAP Controller控制着对于边界扫描链的访问和各种操作,其模型如图2所示。其具体包括以下信号。
1.1JTCK(Test Clock Input,时钟信号),JTCK为TAP的操作提供了一个独立的、基本的时钟信号,TAP的所有操作都是通过这个时钟信号来驱动的。JTCK在IEEE1149.1标准里是强制要求的。
1.2JTMS(Test Mode Selection Input,转换信号),JTMS信号用来控制TAP状态机的转换;通过JTMS信号,可以控制TAP在不同的状态间相互转换。JTMS信号在TCK的上升沿有效。JTMS在IEEE 1149.1标准里是强制要求的。
1.3JTDI(Test Data Input,数据输入),JTDI是数据输入的接口,所有要输入到特定寄存器的数据都是通过JTDI接口一位一位串行输入的,TAP在JTCK的上升沿采样TDI。JTDI在IEEE 1149.1标准里是强制要求的。
1.4JTDO(Test Data Output,数据输出),JTDO是数据输出的接口,所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的。JTDO在JTCK的下降沿有效。JTDO在IEEE 1149.1标准里是强制要求的。
1.5JTRST(Test Reset Input,测试复位),JTRST可以用来对TAP控制器进行复位。不过这个信号接口在IEEE 1149.1标准里是可选的,并不是强制要求的。因为通过JTMS也可以对TAP控制器进行复位。
2.JRTCK信号,在ARM9E内核(英国ARM公司用于嵌入式运用的ARM9ETM系列内核)及其之后的CPU的JTAG接口中引入了一个JRTCK信号,通过引入JRTCK,可以在调试时使JTCK工作在自适应时钟模式。之前内核的JTAG的JTCK的值是固定的,而且JTCK和内核的时钟频率也没有联系。
3.JRST(Reset Input,内核复位)信号,与JTRST信号类似,只是它是用来给内核复位的。
现在的各种手机平台的设计中,JTAG调试接口是基带芯片标准的调试接口,为了方便调试和下载软件,大多数手机都需要将其引到其尾插上。由于现在手机朝着小型化和接口简化的方向发展,很多手机尾插信号都面临着取消或复用,由于JTAG信号涉及到基带芯片各个部分核心的控制和访问,将其与其它信号复用,会产生设计上的困难,并且导致安全性能得不到保障。
因此,现有技术存在缺陷,需要改进。
发明内容
本发明的目的在于提供一种手机JTAG调试接口及其调试方法,可以简化JTAG接口的设计,使用中更为安全。
本发明的技术方案如下:
一种手机JTAG调试接口信号的设计方法,其中:仅设置时钟信号、转换信号、数据输入信号和数据输出信号;并且,采用二极管与系统复位信号复用,作为内核复位信号。
所述的设计方法,其中,还包括步骤:采用电阻与内核复位信号复用,作为测试复位信号。
所述的设计方法,其中,根据目标终端的接收范围,设置固定的时钟信号。
一种手机JTAG调试接口信号的调试方法,其包括步骤:A1、手机JTAG调试接口信号仅设置时钟信号、转换信号、数据输入信号和数据输出信号;采用二极管与系统复位信号复用,作为内核复位信号;A2、在目标板任意运行状态下,采用在线联接方式,连接到目标板,进行调试操作。
所述的调试方法,其中,步骤A1还包括:采用电阻与内核复位信号复用,作为测试复位信号。
所述的调试方法,其中,步骤A1还包括:根据目标终端的接收范围,设置固定的时钟信号。
采用上述方案,本发明在不影响JTAG的正常功能的情况下,结合手机主芯片的信号,实现了只有四个信号的JTAG接口,从而简化了JTAG的设计,降低了JTAG对于手机尾插信号数量的需求,而且对于调试和下载都没有影响,方便了JTAG在手机接口上的应用;有效减少其引出的信号量,方便了JTAG调试的应用,并且在使用中更为安全。
附图说明
图1是现有技术的TRACE32调试示意图;
图2是现有技术的TAP扫描控制原理示意图;
图3是现有技术的ARM9及其之后内核JTAG时钟同步框图;
图4是现有技术的TRACE32调试系统设计界面图;
图5是本发明调试方法的流程图。
具体实施方式
以下对本发明的较佳实施例加以详细说明。
本发明提供了一种手机JTAG调试接口信号的设计方法,其中:仅设置时钟信号、转换信号、数据输入信号和数据输出信号;并且,采用二极管与系统复位信号复用,作为内核复位信号。
具体的,按照JTAG协议(IEEE标准1149.1)的定义,对各信号进行如下分析:
1.JTMS,JTDI,JTDO,JTCK信号都是必须的;
2.JRST信号用于给内核复位,正常的设计中,内核的复位信号一般都会进行相应的处理,这个信号只是为了在JTAG连接到目标板时,如图4所示,当用户点击TRACE32界面的“Target Reset”时,复位一下内核。所以这个信号可以通过二极管与系统复位信号复用;正常情况下,只有PMU(Power Management Unit,电源管理单元)芯片的复位输出信号与主芯片的复位信号相连。此时,JRST这个信号和PMU芯片的复位输出信号并联,各自通过一个二极管,然后再接到主芯片的复位信号上,这样当两个信号任一信号为低电平,都会给主芯片复位,即内核复位。因此,采用二极管与系统复位信号复用,作为内核复位信号。
3.JTRST信号用来给TAP复位,如不复位,TAP也应能正常使用。
在TRACE32的实际调试中,如TAP不复位,发现系统有可能出现无法正常的复位和连接;因此可以设置JTRST信号用来给TAP复位。
鉴于JTRST信号与JRST信号有很大的相似之处,可以将其通过电阻与JRST信号直接复用,即将JTRST信号和JRST信号短路,当TRACE32驱动JRST信号为低时,JTRST信号也为低,这样来实现复位主芯片内部的TAP。这样可以在系统调试时,内核收到来自JRST的复位信号复位,同时TAP也会收到JTRST的复位信号,这样就可以完成正常的连接。
因此,所述的设计方法还可以包括步骤:采用电阻与JRST信号复用,作为JTRST信号。
4.JRTCK信号
如图3所示,是现有技术的ARM9及其之后内核JTAG时钟同步框图。
其中,TCK、TDO、RTCK、TMS、TDI等信号分别对应于JTAG信号的JTCK、JTDO、JRTCK、JTMS、JTDI等信号。CLK信号是目标系统的运行使用,用以与JTCK信号同步,产生JRTCK信号在这种内核中,没有直接使用JTCK、JTMS、JTDI信号,而是用内部的主时钟CLK信号去采样这些信号,对于JTCK信号,6个CLK时钟周期采样一次。这里通过对JTCK同步产生一个JRTCK信号,而TRACE32或MultiICE等仿真器通过JRTCK信号来长生JTCK信号。仿真器在检测到JRTCK的下降沿时才在JTCK信号上产生一个上升沿,同样,在检测到JRTCK的上升沿时才在JTCK上产生一个下降沿。
由于JRTCK的频率主要取决于CLK时钟,这样JTCK信号的频率也就取决于CLK信号。由JTCK的三阶同步器可以看出JTCK信号的最高频率可以达到1/6的CLK频率。
由于系统有JTCK信号,其由仿真器产生,提供给目标板作为同步信号,我们可以采用一种目标板可以接受的固定的JTCK信号,而无须使用JRTCK信号作为六分频的回馈信号来实现频率同步。因此,JRTCK信号也不是必须的,只需要JTCK按照之前的内核一样,以约定固定速率,仍然能够进行正常的调试和下载工作。因此,所述的设计方法还可以根据目标终端的接收范围,设置固定的时钟信号JTCK。
在所述接口信号设计方法的基础上,如图5所示,本发明还提供了一种手机JTAG调试接口信号的调试方法,其包括以下步骤。
A1、手机JTAG调试接口信号仅设置时钟信号、转换信号、数据输入信号和数据输出信号;采用二极管与系统复位信号复用,作为内核复位信号;步骤A1还可以包括:采用电阻与内核复位信号复用,作为测试复位信号。步骤A1还可以包括:根据目标终端的接收范围,设置固定的时钟信号。
A2、在目标板任意运行状态下,采用在线联接方式,连接到目标板,进行调试操作。
以下举出具体的实施例进行说明,本实施例基于高通MSM6500平台的CDMA手机,实现发明设计的4个信号的JTAG调试接口,改进了仿真器连接到目标板(手机)的信号数量,由默认的7个信号减少到了4个。基于此种设计,此实例需要改变仿真器默认的配置方式,使用attach而非up或reset的方式访问控制目标板。
此实例基本硬件环境如下:
1.手机主处理器采用ARM926EJ-S的处理器,主频是146.7648MHz,总线速度是二分频73.3824MHz,启动过程中,内核工作于TCXo时钟19.2MHz;
2.手机自身的ROM和RAM分别采用的是SAMSUNG的128MBNAND FLASH存储器和64MB SDRAM存储器;
此实例基本软件环境如下:
1.手机软件部分包括三部分:boot_loader,image,EFS文件系统。操作系统采用高通的REX操作系统,手机自身文件系统是EFS(Embedded FileSystem)文件系统;
2.在大版本image中,还存在一个bootcode模块,用以实现手机代码的分阶段copy和启动。
TRACE32调试中使用的系统设置如下:
System.Option TURBO off
System.Option.TRST on
System.Option.CFLUSH on
System.Option.ResBreak on
System.Option.ENRESET on
System.Option.WAITRESET on
SYSTEM.CPU ARM926EJ
SYSTEM.OPTION BIGENDIAN OFF
SYSTEM.JtagClock 3.2MHz
System.Option ShowError on
System.Option DisMode Auto
本实例设置的JTCK信号速率是3.2MHz(实际产生的信号是3.1875MHz),因为其是19.2MHz的6分频,保证了系统启动过程中的调试需求。在下载软件时,TRACE32会将ARM时钟切换为73.3824MHz,同时将JTCK升高,达到很高的下载速度。
另外由于该系统固定定义的硬件复位后的起始运行位置是0xFFFF0000,即系统的复位地址是0xFFFF0000,而不是通常的0×0,同时由于bootcode软件的存在,所以在实际调试中,不能直接使用“system.up”命令,而应使用“system.mode.attach”命令,在目标板任意运行状态下,连接到目标板,这时就可以进行后续的调试操作了。
现有的调试方法,是通过reset或up方式,如图4所示,将TRACE32仿真器连接到手机系统,可以根据system.option进行调试。具体地说,本发明的调试方法可以是:首先通过TRACE32与目标板物理连接,然后运行TRACE32PC侧软件,设置系统芯片属性(ARM926EJ)和调试时钟(JTCK),然后给目标板上电,通过system.mode.attach命令在线连接到目标板上,取得对ARM的控制权,然后就可以随意的设置断点,进行调试了。本发明手机的JTMS、JTDI、JTDO、JTCK等信号连接到TRACE32仿真器的对应信号;JTRST和JRTCK信号悬空,JRST信号与电源管理芯片复位信号相连;通过特殊的仿真器配置,可以将仿真器TRACE32attach(在线联接)到手机系统上。本发明和现有技术调试方法的区别点是:仿真器连接到目标板(手机)的信号数量不同,使用的时钟同步方式也不同。
对于接口信号,本发明改变了仿真器的默认的时钟回环同步方式,由原来的使用JRTCK信号改变为不使用JRTCK信号,同时相应地,对于仿真器的配置文件也进行了相应的修改。
对调试方法的改进在于:以往方式有回环同步信号JRTCK,所以可以reset或up连接系统,使系统停在复位点开始运行。本发明方法无须系统up(复位联接),系统上电后,随时可以实时的连接到系统上。
本实例已通过各种手机相应测试,同时因为它是通过软件的方法,可以实时设置调试或下载的JTCK时钟,实际实现的效果与有JRTCK时很相似,所以达到了很好的使用效果。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (6)
1.一种手机JTAG调试接口信号的设计方法,其特征在于:仅设置时钟信号、转换信号、数据输入信号和数据输出信号;并且,采用二极管与系统复位信号复用,并将复用得到的信号作为内核复位信号。
2.根据权利要求1所述的设计方法,其特征在于,还包括步骤:采用电阻与内核复位信号复用,并将复用得到的信号作为测试复位信号。
3.根据权利要求1所述的设计方法,其特征在于,根据目标终端的接收范围,设置固定的时钟信号。
4.一种手机JTAG调试接口信号的调试方法,其包括步骤:
A1、手机JTAG调试接口信号仅设置时钟信号、转换信号、数据输入信号和数据输出信号;采用二极管与系统复位信号复用,并将复用得到的信号作为内核复位信号;
A2、在目标板任意运行状态下,采用在线联接方式,连接到目标板,进行调试操作。
5.根据权利要求4所述的调试方法,其特征在于,步骤A1还包括:采用电阻与内核复位信号复用,并将复用得到的信号作为测试复位信号。
6.根据权利要求4所述的调试方法,其特征在于,步骤A1还包括:根据目标终端的接收范围,设置固定的时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100762289A CN101102566B (zh) | 2007-06-25 | 2007-06-25 | 一种手机jtag调试接口信号设计方法及其调试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100762289A CN101102566B (zh) | 2007-06-25 | 2007-06-25 | 一种手机jtag调试接口信号设计方法及其调试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101102566A CN101102566A (zh) | 2008-01-09 |
CN101102566B true CN101102566B (zh) | 2010-12-08 |
Family
ID=39036606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100762289A Expired - Fee Related CN101102566B (zh) | 2007-06-25 | 2007-06-25 | 一种手机jtag调试接口信号设计方法及其调试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101102566B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101237650B (zh) * | 2008-02-26 | 2011-01-05 | 中兴通讯股份有限公司 | 一种通过复用串口对双模手机进行升级的方法 |
CN101360145B (zh) * | 2008-09-27 | 2010-12-15 | 上海闻泰电子科技有限公司 | 一种实现耳机与jtag功能的移动通讯装置 |
CN102957553B (zh) * | 2011-08-25 | 2018-04-27 | 中兴通讯股份有限公司 | 一种激励代码自动生成方法和装置 |
CN103376400B (zh) * | 2012-04-27 | 2016-08-03 | 华为技术有限公司 | 芯片测试方法及芯片 |
US9323633B2 (en) * | 2013-03-28 | 2016-04-26 | Stmicroelectronics, Inc. | Dual master JTAG method, circuit, and system |
CN108475227B (zh) * | 2016-03-31 | 2020-07-21 | 华为技术有限公司 | 测试功能组件及数据调试方法 |
CN108169663A (zh) * | 2017-12-28 | 2018-06-15 | 湖南国科微电子股份有限公司 | 一种具有防呆调试接口的pcb板 |
CN110196625B (zh) * | 2018-02-27 | 2024-04-05 | 维谛技术有限公司 | 一种usb复位电路 |
CN110096399B (zh) * | 2019-04-25 | 2023-07-07 | 湖南品腾电子科技有限公司 | 一种硬件接口的调试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434804A (en) * | 1993-12-29 | 1995-07-18 | Intel Corporation | Method and apparatus for synchronizing a JTAG test control signal to an on-chip clock signal |
CN1187244A (zh) * | 1995-06-07 | 1998-07-08 | 三星电子株式会社 | 用于jtag测试asic中的兆单元的方法和装置 |
CN1610834A (zh) * | 2001-07-05 | 2005-04-27 | 英特泰克公司 | 用于电子电路的优化并行测试和访问的方法及设备 |
-
2007
- 2007-06-25 CN CN2007100762289A patent/CN101102566B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434804A (en) * | 1993-12-29 | 1995-07-18 | Intel Corporation | Method and apparatus for synchronizing a JTAG test control signal to an on-chip clock signal |
CN1187244A (zh) * | 1995-06-07 | 1998-07-08 | 三星电子株式会社 | 用于jtag测试asic中的兆单元的方法和装置 |
CN1610834A (zh) * | 2001-07-05 | 2005-04-27 | 英特泰克公司 | 用于电子电路的优化并行测试和访问的方法及设备 |
Non-Patent Citations (2)
Title |
---|
黎东涛.面向可复用IP核测试的JTAG设计.大众科技 2005年第1期.2005,(2005年第1期),45-47. |
黎东涛.面向可复用IP核测试的JTAG设计.大众科技 2005年第1期.2005,(2005年第1期),45-47. * |
Also Published As
Publication number | Publication date |
---|---|
CN101102566A (zh) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101102566B (zh) | 一种手机jtag调试接口信号设计方法及其调试方法 | |
CN112580295B (zh) | 多核SoC芯片的自动化验证方法、系统及装置 | |
CN107704346B (zh) | Soc芯片调试方法及调试系统 | |
US8281280B2 (en) | Method and apparatus for versatile controllability and observability in prototype system | |
CN107608846B (zh) | 一种针对fpga内嵌tap接口的调试链路及调试方法 | |
CN101329385A (zh) | 一种片上系统的调测系统、调测方法以及片上系统 | |
CN102521444A (zh) | 软硬件协同仿真/验证方法及装置 | |
CN102401879B (zh) | 芯片的usb功能的测试方法、测试主机和测试系统 | |
CN104483959A (zh) | 故障模拟与测试系统 | |
CN109144036B (zh) | 一种基于fpga芯片的机械手模拟测试系统及测试方法 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
CN114019938A (zh) | 一种微控制器芯片通信类接口测试系统及其方法 | |
CN115562982A (zh) | 参考模型调试方法、装置、电子设备和存储介质 | |
CN115184781B (zh) | 一种芯片测试方法及系统 | |
CN114325333A (zh) | 一种高效率规范化的soc系统级验证方法及装置 | |
CN105095040A (zh) | 一种芯片调试方法与装置 | |
CN201522707U (zh) | 基于fpga的软硬件协同仿真验证系统 | |
CN101582688A (zh) | 一种fpga加载模式的动态配置电路 | |
CN115048308A (zh) | 一种基于汽车软件测试的芯片仿真方法及系统 | |
CN209765501U (zh) | 一种基于jtag的多处理器仿真调试装置 | |
CN106354598A (zh) | 一种基于快闪存储器的一次性可编程微控制器调试方法 | |
CN106991022B (zh) | 一种基于扫描链的芯片分析方法 | |
US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
CN203573309U (zh) | 嵌入式系统存储器的测试结构 | |
CN102645609B (zh) | Jtag链路测试装置及其测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 Termination date: 20160625 |