CN102401879B - 芯片的usb功能的测试方法、测试主机和测试系统 - Google Patents
芯片的usb功能的测试方法、测试主机和测试系统 Download PDFInfo
- Publication number
- CN102401879B CN102401879B CN201010288229.1A CN201010288229A CN102401879B CN 102401879 B CN102401879 B CN 102401879B CN 201010288229 A CN201010288229 A CN 201010288229A CN 102401879 B CN102401879 B CN 102401879B
- Authority
- CN
- China
- Prior art keywords
- test
- usb
- port
- chip
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 314
- 238000010998 test method Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims description 24
- 230000006870 function Effects 0.000 description 38
- 230000008569 process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 238000011990 functional testing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005314 correlation function Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种芯片的USB功能的测试方法、测试主机和测试系统，测试方法包括：步骤一，通过测试主机上的GPIO引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号，并启动测试主机上的测试功能模块；步骤二，测试主机打开与所述端口号对应的继电器，从而接通所述USB测试端口；步骤三，测试功能模块通过USB测试端口使所述被测芯片进入中断状态；步骤四，获取在中断状态下所述被测芯片的USB端口的电流信息；步骤五，测试功能模块根据所述电流信息生成测试结果。本发明使待测芯片不再需要具有USB？phy自建测试模块，能减少芯片设计者的工作和负担，并能更好更准确的测试芯片的USB功能。
Description
技术领域
本发明涉及芯片测试技术，特别是涉及芯片的USB功能的测试方法、测试主机和测试系统。
背景技术
芯片的BIST(Built-inSelfTest，内建自测)技术，是芯片设计时在电路中植入相关功能的自我测试电路，以此降低器件测试对ATE(自动测试设备，AutoTestEquipment)的依赖程度。因此，具有USB(UniversalSerialBus，通用串行总线)接口的芯片，其USB功能一般都是由自测电路完成的，在ATE测试整个芯片时，一般不对芯片中具有自测电路的USB功能进行验证，而是由其自测电路完成测试。
芯片在ATE上进行量产测试时，在USBphy(USB接口网卡)内建自测通过后，USB应该是都能正常使用的，但事实上有些例外情况，USBphy内建自测通过后，USB设备仍不能被识别。
因此，为了更好更准确的测试芯片的USB功能，需要开发一个能够准确测试USB设备的测试系统，确保USB设备能够使用。
发明内容
本发明的目的是提供一种芯片的USB功能的测试方法、测试主机和测试系统，本发明使待测芯片不再需要具有USBphy自建测试模块，能减少芯片设计者的工作和负担，并能更好更准确的测试芯片的USB功能。
为了实现上述目的，一方面，提供了一种芯片的USB功能的测试方法，包括如下步骤：
步骤一，通过测试主机上的GPIO引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号，并启动所述测试主机上的测试功能模块；
步骤二，所述测试主机打开与所述端口号对应的继电器，从而接通所述USB测试端口；
步骤三，所述测试功能模块通过所述USB测试端口使所述被测芯片进入中断状态；
步骤四，获取在中断状态下所述被测芯片的USB端口的电流信息；
步骤五，所述测试功能模块根据所述电流信息生成测试结果。
优选地，上述的方法中，还包括：
步骤六，所述测试功能模块通过所述GPIO引脚获取测试结束信号，通过串口将所述测试结果发送给个人电脑，清除所述测试结果和所述测试结束信号，关闭所述继电器，等待下一次测试。
优选地，上述的方法中，在所述步骤三之前，还包括：所述测试功能模块通过枚举的方式，通过所述USB测试端口连接所述被测芯片。
优选地，上述的方法中，所述测试开始信号来自于自动测试设备，所述被测芯片为所述自动测试设备所测试的芯片。
优选地，上述的方法中，所述测试开始信号来自于手动输入，所述被测芯片为具有USB端口的设备。
本发明还提供了一种芯片的USB功能的测试主机，包括：
USB测试端口，用于连接被测芯片；
继电器，用于开启或关闭所述USB测试端口；
GPIO引脚，用于获取测试开始信号以及所述被测芯片所连接的所述USB测试端口的端口号；
测试功能模块，用于打开与所述端口号对应的继电器，从而接通所述USB测试端口，通过所述USB测试端口使所述被测芯片进入中断状态；获取在中断状态下所述被测芯片的USB端口的电流信息；根据所述电流信息生成测试结果。
优选地，上述的测试主机中，还包括：
串口，用于将所述测试结果发送给个人电脑。
优选地，上述的测试主机中，所述测试功能模块还用于：通过枚举测试的方式，通过所述USB测试端口连接所述被测芯片。
优选地，上述的测试主机中，所述测试主机包括OTG功能的子板和嵌入式系统装置；
所述USB测试端口、所述继电器，所述GPIO引脚和所述串口位于所述OTG功能的子板；
所述测试功能模块位于所述嵌入式系统装置。
本发明还提供一种芯片的USB功能的测试系统，包括：自动测试设备、被测芯片和测试主机；
所述测试主机包括：
USB测试端口，用于连接所述被测芯片；
继电器，用于开启或关闭所述USB测试端口；
GPIO引脚，用于连接所述自动测试设备，获取测试开始信号以及所述被测芯片所连接的所述USB测试端口的端口号；
测试功能模块，用于打开与所述端口号对应的继电器，从而接通所述USB测试端口，通过所述USB测试端口使所述被测芯片进入中断状态；获取在中断状态下所述被测芯片的USB端口的电流信息；根据所述电流信息生成测试结果。
本发明至少存在以下技术效果：
1)本发明通过测试主机来完成待测芯片的USB功能测试，待测芯片不再需要具有USBphy自建测试模块，减少芯片设计者的工作和负担，并且，测试主机独立于ATE，ATE无需增加测试USB的功能。
2)本发明方法方便调试，可以跟踪芯片的测试状态，知道芯片测试过程中每一步的状态；本发明方法测试者容易查看错误信息，通过pc打印，方便查看测试状态和测试结果，提高测试效率。
附图说明
图1为本发明实施例提供的方法的步骤流程图；
图2为本发明实施例提供的测试系统的结构图；
图3为本发明实施例提供的在ATE环境下的测试执行过程的流程图；
图4为本发明实施例提供的测试主机的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对具体实施例进行详细描述。
图1为本发明实施例提供的方法的步骤流程图，如图所示，芯片的USB功能的测试方法，包括如下步骤：
步骤101，通过测试主机上的GPIO(General-PurposeIOports，通用输入输出端口)引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号，并启动所述测试主机上的测试功能模块；
步骤102，所述测试主机打开与所述端口号对应的继电器，从而接通所述USB测试端口；
步骤103，所述测试功能模块通过所述USB测试端口使所述被测芯片进入中断状态；
步骤104，获取在中断状态下所述被测芯片的USB端口的电流信息；
步骤105，所述测试功能模块根据所述电流信息生成测试结果。
可见，本发明方法通过测试主机来完成待测芯片的USB功能测试，待测芯片不再需要具有USBphy自建测试模块，减少芯片设计者的工作和负担，并且，测试主机独立于ATE，ATE无需增加测试USB的功能。
其中，在所述步骤103之前，还可以包括：所述测试功能模块通过枚举的方式，通过所述USB测试端口连接所述被测芯片。在所述步骤105之后，还可以包括：所述测试功能模块通过所述GPIO引脚获取测试结束信号，通过串口将所述测试结果发送给个人电脑，清除所述测试结果和所述测试结束信号，关闭所述继电器，等待下一次测试。
图2为本发明实施例提供的测试系统的结构图，如图2所示，本发明测试系统由测试主机201，个人电脑(PC)202组成，测试主机201可以通过ATE203上的具有USB端口的待测芯片，也可以直接测试具有USB端口的设备204。本发明系统以测试主机201为中心，通过和其他设备交互，来测试芯片的USBsuspend(中断)电流。测试时，测试主机201的USBhost应用程序可以通过串口和PC交互，打印出一些系统的状态信息，方便查看测试的状况。
在量产测试时，测试主机201与ATE203连接，所述测试开始信号来自于ATE，USBhost应用程序和ATE交互，测试待测芯片在USBsuspend状态下的电流。
在调试测试时，测试主机201与具有USB端口的设备204连接，所述测试开始信号来自于手动输入，可以通过手动给出一些信号，使USBhost应用程序的测试完成。
图3为本发明实施例提供的在ATE环境下的测试执行过程的流程图，如图3所示，包括：
步骤301，ATE给出GPIO口测试信号，测试主机的应用程序检测GPIO口状态，即检测ATE给出的具体测试信号和USB测试端口，确定GPIO口状态是否要进入中断(suspend)状态，并得出具体哪个USB测试端口要进入中断状态；
步骤302，每个USB测试端口对应一组继电器，开始枚举测试之前要把对应的继电器打开，以选择对应的USB测试端口。
步骤303，应用程序枚举具有USB端口的待测芯片；
步骤304，判断枚举是否成功，是则进入步骤305，否则进入到步骤308；
步骤305，应用程序使待测芯片进入中断状态；
步骤306，应用程序给出GPIO口测试结果信号，然后给出测试结束信号，ATE得知是否进入中断状态；
步骤307，ATE测量电流，并告诉测试主机应用程序测试结束。
步骤308，应用程序通过串口从PC机打印出测试结果信号和测试结束信号信息，若测试失败，可打印出失败的具体信息，让测试者明确失败的原因，方便测试者下一步的调试工作。
步骤309，应用程序清除测试结果信号和测试结束信号；并关闭继电器，等待下一次测试。
图4为本发明实施例提供的测试主机的结构图，如图4所示，芯片的USB功能的测试主机400，包括：
USB测试端口411，用于连接被测芯片；
继电器412，用于开启或关闭所述USB测试端口；
GPIO引脚413，用于获取测试开始信号以及所述被测芯片所连接的所述USB测试端口的端口号；
测试功能模块421，用于打开与所述端口号对应的继电器，从而接通所述USB测试端口，通过所述USB测试端口使所述被测芯片进入中断状态；获取在中断状态下所述被测芯片的USB端口的电流信息；根据所述电流信息生成测试结果。
其中还可以包括：串口414，用于将所述测试结果发送给个人电脑。
所述测试功能模块421还用于：通过枚举测试的方式，通过所述USB测试端口连接所述被测芯片。
此外，所述测试主机400包括OTG(OnTheGo)功能的子板410和嵌入式系统装置420；所述USB测试端口411、所述继电器412，所述GPIO引脚413和所述串口414位于所述OTG功能的子板410；所述测试功能模块421位于所述嵌入式系统装置420。
其中嵌入式系统装置420可以由S3C44BOX(一款基于ARM7TDMI内核技术的16/32位RISC处理器)，Sdram(同步动态随机存储器)，Norflash(非易失闪存)，Nandflash(非易失闪存)组成。其中Norflash用来存储bootloader(引导程序)；Nandflash用来存储应用程序；Sdram为应用程序空间。
OTG功能的子板410，提供Jtag(JointTestActionGroup，联合测试行动小组)接口，串行接口，一些GPIO引脚，一组继电器和USB测试接口。jtag接口方便程序调试；串行接口用于和pc主机通讯；GPIO引脚提供测试开始结束信号和测试状态信号；继电器用于控制USB接口的通断。
如图2所示，本发明提供的芯片的USB功能的测试系统，除了包括测试主机201和个人电脑202外，还包括ATE203或具有USB端口的设备204，其中：
ATE203，为测试芯片的装置。可以和测试主机201连接，用于测试芯片过程中交互信息。
具有USB端口的设备204，该设备是带有测试芯片的子板，子板可以连接传感器，用于捕获图象；子板提供USB接口，可以和测试主机201连接来测试芯片。
个人电脑(PC)202，其串行接口用于接受测试主机201的一些信息，方便测试者查看芯片测试的状态。
利用该系统的芯片测试的宏观步骤如下：
第一步，将应用程序通过嵌入式开发系统中的bootloader放到Nandflash中。
第二步，应用程序启动和初始化。PC通过串口的一些接收工具如超级终端等接收信息，打出命令行提示符；初始化测试主机201中OTG子板上的GPIO端口；进入测试过程。
第三步，应用程序执行(该步骤具体流程见图4)。
由上可知，本发明实施例具有以下优势：
1)本发明通过测试主机来完成待测芯片的USB功能测试，待测芯片不再需要具有USBphy自建测试模块，减少芯片设计者的工作和负担，并且，测试主机独立于ATE，ATE无需增加测试USB的功能。
2)本发明方法方便调试，可以跟踪芯片的测试状态，知道芯片测试过程中每一步的状态；本发明方法测试者容易查看错误信息，通过pc打印，方便查看测试状态和测试结果，提高测试效率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种芯片的USB功能的测试方法，其特征在于，包括如下步骤：
步骤一，通过测试主机上的GPIO引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号，并启动所述测试主机上的测试功能模块；
步骤二，所述测试主机打开与所述端口号对应的继电器，从而接通所述USB测试端口；
步骤三，所述测试功能模块通过所述USB测试端口使所述被测芯片进入中断状态；
步骤四，获取在中断状态下所述被测芯片的USB端口的电流信息；
步骤五，所述测试功能模块根据所述电流信息生成测试结果。
2.根据权利要求1所述的测试方法，其特征在于，还包括：
步骤六，所述测试功能模块通过所述GPIO引脚获取测试结束信号，通过串口将所述测试结果发送给个人电脑，清除所述测试结果和所述测试结束信号，关闭所述继电器，等待下一次测试。
3.根据权利要求1所述的测试方法，其特征在于，在所述步骤三之前且步骤二之后，还包括：所述测试功能模块通过枚举的方式，通过所述USB测试端口连接所述被测芯片。
4.根据权利要求1、2或3所述的测试方法，其特征在于，所述测试开始信号来自于自动测试设备，所述被测芯片为所述自动测试设备所测试的芯片。
5.根据权利要求1、2或3所述的测试方法，其特征在于，所述测试开始信号来自于手动输入，所述被测芯片为具有USB端口的设备。
6.一种芯片的USB功能的测试主机，其特征在于，包括：
USB测试端口，用于连接被测芯片；
继电器，用于开启或关闭所述USB测试端口；
GPIO引脚，用于获取测试开始信号以及所述被测芯片所连接的所述USB测试端口的端口号；
测试功能模块，用于打开与所述端口号对应的继电器，从而接通所述USB测试端口，通过所述USB测试端口使所述被测芯片进入中断状态；获取在中断状态下所述被测芯片的USB端口的电流信息；根据所述电流信息生成测试结果。
7.根据权利要求6所述的测试主机，其特征在于，还包括：
串口，用于将所述测试结果发送给个人电脑。
8.根据权利要求6所述的测试主机，其特征在于，所述测试功能模块还用于：通过枚举测试的方式，通过所述USB测试端口连接所述被测芯片。
9.根据权利要求7所述的测试主机，其特征在于，所述测试主机包括OTG功能的子板和嵌入式系统装置；
所述USB测试端口、所述继电器，所述GPIO引脚和所述串口位于所述OTG功能的子板；
所述测试功能模块位于所述嵌入式系统装置。
10.一种芯片的USB功能的测试系统，其特征在于，包括：自动测试设备、被测芯片和测试主机；
所述测试主机包括：
USB测试端口，用于连接所述被测芯片；
继电器，用于开启或关闭所述USB测试端口；
GPIO引脚，用于连接所述自动测试设备，获取测试开始信号以及所述被测芯片所连接的所述USB测试端口的端口号；
测试功能模块，用于打开与所述端口号对应的继电器，从而接通所述USB测试端口，通过所述USB测试端口使所述被测芯片进入中断状态；获取在中断状态下所述被测芯片的USB端口的电流信息；根据所述电流信息生成测试结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010288229.1A CN102401879B (zh) | 2010-09-19 | 2010-09-19 | 芯片的usb功能的测试方法、测试主机和测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010288229.1A CN102401879B (zh) | 2010-09-19 | 2010-09-19 | 芯片的usb功能的测试方法、测试主机和测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102401879A CN102401879A (zh) | 2012-04-04 |
| CN102401879B true CN102401879B (zh) | 2016-03-30 |
Family
ID=45884288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010288229.1A Active CN102401879B (zh) | 2010-09-19 | 2010-09-19 | 芯片的usb功能的测试方法、测试主机和测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102401879B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103048559B (zh) * | 2012-11-27 | 2015-09-16 | 北京华大信安科技有限公司 | 测试usb设备的方法及自动化测试设备 |
| CN104267331A (zh) * | 2014-09-16 | 2015-01-07 | 四川和芯微电子股份有限公司 | Usb芯片的测试方法 |
| CN106027172B (zh) * | 2016-04-22 | 2021-05-04 | 北京联盛德微电子有限责任公司 | 一种接收机芯片的测试方法和装置 |
| CN105959071A (zh) * | 2016-04-22 | 2016-09-21 | 北京联盛德微电子有限责任公司 | 一种接收机芯片的校准方法和装置 |
| CN106680692A (zh) * | 2016-12-21 | 2017-05-17 | 中国电子科技集团公司第五十八研究所 | 高速usb接口电路多功能测试系统 |
| CN110600071B (zh) * | 2018-06-12 | 2021-06-01 | 华大恒芯科技有限公司 | 一种nvm芯片可靠性测试系统及测试方法 |
| CN109870640A (zh) * | 2019-02-14 | 2019-06-11 | 西安太乙电子有限公司 | 一种基于ate的usb接口类芯片测试方法 |
| CN111782448A (zh) * | 2020-07-01 | 2020-10-16 | 长沙景嘉微电子股份有限公司 | 芯片自检测方法、装置、芯片、显示系统及存储介质 |
| CN112799887B (zh) * | 2020-12-17 | 2024-07-26 | 珠海泰芯半导体有限公司 | 一种芯片ft测试系统以及测试方法 |
| CN113656234B (zh) * | 2021-10-18 | 2022-01-25 | 深圳市智想科技有限公司 | 一种芯片usb模块的自测装置及自测方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100362488C (zh) * | 2003-11-28 | 2008-01-16 | 神达电脑股份有限公司 | 在电脑主机端监控usb装置的方法 |
| CN201072549Y (zh) * | 2007-01-19 | 2008-06-11 | 北京天航信民航通信网络发展有限公司 | Gpib-usb测试仪器控制器 |
| US8095698B2 (en) * | 2008-08-19 | 2012-01-10 | Total Phase, Inc. | Circuits and methods for reliable automatic USB speed detection |
| CN101393542B (zh) * | 2008-10-08 | 2012-01-25 | 上海华勤通讯技术有限公司 | 通过gpio端口支持usb接口的嵌入式设备及方法 |
-
2010
- 2010-09-19 CN CN201010288229.1A patent/CN102401879B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102401879A (zh) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102401879B (zh) | 芯片的usb功能的测试方法、测试主机和测试系统 | |
| CN102542110B (zh) | 一种应用于移动存储soc芯片的仿真验证方法 | |
| CN106547653B (zh) | 计算机系统故障状态检测方法、装置及系统 | |
| CN102981093B (zh) | 一种针对cpu模块的测试系统 | |
| US8832622B1 (en) | Coverage scoreboard | |
| CN104569794B (zh) | 一种基于边界扫描结构的fpga在线测试仪及测试方法 | |
| CN101102566B (zh) | 一种手机jtag调试接口信号设计方法及其调试方法 | |
| CN108475227A (zh) | 测试功能组件及数据调试方法 | |
| CN103376340B (zh) | 一种转接板、多平台串行测试系统及方法 | |
| US10078113B1 (en) | Methods and circuits for debugging data bus communications | |
| US20120131385A1 (en) | Testing mehtod for unit under test | |
| CN101526581A (zh) | 边界扫描芯片故障检测装置及方法 | |
| CN112596743B (zh) | 一种基于jtag接口的军用fpga通用重构电路 | |
| CN105701011A (zh) | 一种调试方法、应用该方法的电子产品及调试卡 | |
| CN109765482A (zh) | 一种多芯片间高速互连测试方法 | |
| CN110362434A (zh) | 对象测试方法及设备 | |
| CN101950265B (zh) | Cpu板卡程序下载及硬件在线检测的方法及插件 | |
| WO2016184170A1 (zh) | Smi接口器件的调试装置及方法、存储介质 | |
| CN113204456A (zh) | 一种服务器vpp接口的测试方法、治具、装置及设备 | |
| CN103137211B (zh) | 一种nvm内建自测电路的仿真测试系统 | |
| CN116070564A (zh) | 基于芯片待测设计的仿真通信方法及装置 | |
| CN113160875B (zh) | 芯片测试系统和测试方法 | |
| CN113806148B (zh) | 快速周边组件互连插槽检测系统 | |
| CN107704417A (zh) | 与被测设备通信的方法及其通信系统 | |
| CN208781208U (zh) | Pci总线测试板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170524 Address after: 030032 Shanxi province Taiyuan Dachang economic and Technological Development Zone g.credit Industrial Park Road No. 13 Patentee after: SHANXI ZHONGTIANXIN SCIENCE AND TECHNOLOGY CO.,LTD. Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor Patentee before: VIMICRO Corp. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 030000 Zhongxing Technology Industrial Park, No.13, Dachang South Road, Taiyuan Tanghuai Park, Shanxi comprehensive reform demonstration zone, Taiyuan City, Shanxi Province Patentee after: Zhongxing Intelligent System Technology Co.,Ltd. Address before: 030000 zhongtianxin Industrial Park, No.13, Dachang South Road, Shanxi demonstration zone, Taiyuan City, Shanxi Province Patentee before: Shanxi zhongtianxin Technology Co.,Ltd. Address after: 030000 zhongtianxin Industrial Park, No.13, Dachang South Road, Shanxi demonstration zone, Taiyuan City, Shanxi Province Patentee after: Shanxi zhongtianxin Technology Co.,Ltd. Address before: 030032 Shanxi province Taiyuan Dachang economic and Technological Development Zone g.credit Industrial Park Road No. 13 Patentee before: SHANXI ZHONGTIANXIN SCIENCE AND TECHNOLOGY Co.,Ltd. |