CN105334451A - 边界扫描测试系统 - Google Patents

边界扫描测试系统 Download PDF

Info

Publication number
CN105334451A
CN105334451A CN201510845307.6A CN201510845307A CN105334451A CN 105334451 A CN105334451 A CN 105334451A CN 201510845307 A CN201510845307 A CN 201510845307A CN 105334451 A CN105334451 A CN 105334451A
Authority
CN
China
Prior art keywords
test
boundary scan
module
testing
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510845307.6A
Other languages
English (en)
Inventor
张释文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510845307.6A priority Critical patent/CN105334451A/zh
Publication of CN105334451A publication Critical patent/CN105334451A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544Scanning methods, algorithms and patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了边界扫描测试系统,采用为主/从式结构,由边界扫描测试控制器、主控计算机、测试存取口和边界扫描测试总线组成;软件程序包括测试文件分析模块、测试算法生成模块、测试数据生成模块、上下位机通讯模块、响应数据分析模块、故障诊断模块和辅助功能模块,在测试算法生成模块为W步自适应生成算法,提高了本发明的可靠性低、故障诊断能力以及智能化程度。

Description

边界扫描测试系统
技术领域
本发明涉及测试领域,具体涉及边界扫描测试系统。
背景技术
边界扫描测试系统的研制是边界扫描测试的一项重要内容。现有技术给出了一种基于微机网络端口的边界扫描测试仪,该仪器具有较好的可操作性以及测试故障定位精度,并编程实现了多种算法,但是在测试过程中需要人工介入的工作太多。现有技术给出一种基于微机PCI总线的边界扫描测试仪器的开发,但是该仪器只能简单地测试被测电路的好坏,不能实现电路板互连测试矢量的自动生成等工作。
发明内容
本发明提供边界扫描测试系统,解决现有边界扫描测试系统可靠性低、故障诊断能力低以及智能化低的问题。
本发明通过以下技术方案解决上述问题:
边界扫描测试系统,为主/从式结构,由边界扫描测试控制器、主控计算机、测试存取口和边界扫描测试总线;边界扫描控制器与主控计算机通讯,获取测试代码和控制指令,选择扫描链路,并驱动边界扫描测试总线,将测试代码加载到被测链路上进行测试;测试结束后,边界扫描测试控制器通知主控计算机测试已完成,并将测试响应数据发送回主控计算机。
上述方案中,所述测试代码用于完成测试生成、测试加载、测试响应分析、故障显示、人机交互和测试文件自检。
上述方案中,所述测试代码分为7个模块,分别为测试文件分析模块、测试算法生成模块、测试数据生成模块、上下位机通讯模块、响应数据分析模块、故障诊断模块和辅助功能模块。
上述方案中,所述测试文件分析模块用于主要用于获取芯片物理管脚与边界扫描单元对应关系;芯片管脚类型;边界扫描测试总线对应的管脚号码;指令寄存器信息以及数据寄存器信息。
上述方案中,所述测试算法生成模块为W步自适应生成算法,步骤如下:
(l)利用常规的测试生成算法生成测试向量并对被测板进行故障检测;
(2)对测试响应向量进行分析,识别出具备相同SRV的网络子集R;
(3)设w等于R中网络数目,并对R加载w个由移位“1”算法生成的测试向量,对可能发生征兆混淆或征兆误判的网络进行精确测试。
本发明的优点与效果是:采用为主/从式结构,由边界扫描测试控制器、主控计算机、测试存取口和边界扫描测试总线组成;软件程序包括测试文件分析模块、测试算法生成模块、测试数据生成模块、上下位机通讯模块、响应数据分析模块、故障诊断模块和辅助功能模块,在测试算法生成模块为W步自适应生成算法,提高了本发明的可靠性低、故障诊断能力以及智能化程度。
具体实施方式
以下结合实施例对本发明作进一步说明,但本发明并不局限于这些实施例。
边界扫描测试系统是根据边界扫描测试标准开发的对数字电路进行故障诊断的测试系统。本发明采用主/从式结构,由边界扫描测试控制器(下位机)、主控计算机(上位机)和接口于可测试存取口JTAG和MTM总线的被测电路板组成,边界扫描控制器的任务是与主控计算机通讯,获取测试代码和控制指令,从而选择相应的扫描链路,并驱动EIEESdt1149.l或EIEESdt1149.5边界扫描测试总线,将测试代码加载到被测链路上进行测试;测试结束后,下位机通知上位机测试已完成,并将测试响应数据发送回上位机。在整个测试过程中下位机只承担驱动边界扫描测试总线,选择测试链路进行测试以及将测试响应数据送回上位机的任务,并不需要对测试响应数据进行任何处理,可以保证持续、高速的测试。上位机选用普通的笔记本电脑,主要完成测试生成、测试加载、测试响应分析、故障显示、人机交互和测试文件自检等任务。其中,测试生成任务通过电路板的网络表文件获取被测对象的边界扫描链路及网络连接信息,依据一定的测试生成算法,生成边界扫描测试向量集,并按约定的数据文件格式存储,即测试向量文件。测试向量加载任务利用已生成的测试向量文件,构造可执行的边界扫描测试代码,按规定的通讯格式通过通讯接口输入边界扫描测试控制器,并通知下位机执行边界扫描测试。测试响应分析的任务是将所获得的测试响应代码进行分析,剔除垃圾数据并转化为与测试向量相同格式的测试响应向量。结合相应的测试文件,如边界扫描描述文件、网络表文件和测试向量文件,用故障判定准则对测试响应向量进行分析。根据分析结果给出测试响应的分析报告,并进行故障显示。
边界扫描测试系统下位机硬件由总线接口电路、双口RAM、向量RAM、微控制器、边界扫描测试总线控制器SN74ACT899O、CPLD可编程控制器件、可编程时钟模块、边界扫描自检电路以及EIEESdt1149.l/EIEESdt1149.5总线变换电路等部分组成。进行边界扫描测试时,微控制器通过接口电路将测试指令和测试数据下载到双口RAM中,然后通过中断方式启动单片机进行边界扫描测试。边界扫描总线控制器、可编程时钟模块、边界扫描自检电路是边界扫描测试系统下位机的核心单元,测试总线控制器在测试时钟的驱动下,产生标准的总线信号,通过IEEESdt1149.1I/EEEstd1149.5总线变换电路与外部待测设备相连,从而控制整个测试过程。
本发明选用TI公司的SN74ACT899O芯片作为边界扫描测试总线控制器,它支持ShdaowProtocol协议,从而可以和SN74LVT8996组合实现板级或系统级测试,N74ACT899o由状态序列控制器模块、串行位流处理器模块、事件驱动模块、计数器模块、命令模块和主控模块6个功能模块构成。状态序列控制器模块按照EIEEstd1149.1TAP状态转换机的要求产生TMS信号,设定测试系统的状态。在SHIFT_IR和SHIFT_DR状态下,利用串行位流处理器输出的串行数据输出数据,产生TDO信号,并把从TDI接收到的数据通过SDI输送到串行位流处理器。通过编程,可对状态序列控制器模块完成下述操作:选择TMS信号输出(0-5);设定所有的测试总线为高阻态;淤选择TDI(O-l);淤在测试总线中插入可编程延时。串行位流处理器模块是测试总线控制器重要的组成部分,在测试过程中它主要完成两方面的功能:(l)提供TAP控制器处于SHIFT_IR和SHIFT_DR状态时加载的测试命令和测试数据;(2)收集从测试电路板TDO端口读回的测试响应数据。串行位流处理器模块的SDO信号线经过状态序列控制器模块并作为该模块的TDO信号线连接到被测电路板上。通过事件驱动模块外部事件可以被用来对测试程序进行控制,或被作为中断源,引起测试计算机进行中断处理。测试人员可以利用事件驱动模块来控制测试程序与外界事件保持一致性,当不需要利用外部事件对测试程序进行控制时,该模块的事件处理功能不发生作用,可根据程序配置提供4路TMS信号输出。计数器模块是一个与测试人员相关的模块,COLJNTI计数器由COLJNTI更新寄存器、犯位的反向计数器和捕获寄存器(CAPTLJRERgeister)三部分组成,主要用来对SHIFT_IR、SHIFT_DR和RLJNTEST/IDLE的状态进行计数,从而控制边界扫描测试过程的进行。COLJNTI计数器同样可以对事件进行计数,但一般都是用COLJNT20和COLJNTZI来完成这项工作。命令模块不需用户干预,自主地完成命令译码,控制芯片完成相应操作。主控模块主要提供测试总线控制器(TestBuSCnortoller,TBC)同微处理器的接口。由5位地址总线、16位数据总线、读写信号线、状态线和中断信号线构成,通过该接口,可访问24个内部寄存器。微处理器接口和EIEESdt1149.1测试总线接口可异步操作,计算机的时钟信号和测试时钟信号TCK可以不同步工作。采用这种工作方式,测试操作简单、可控,用户可根据测试对象的要求灵活配置TCK,测试数据不会因为不同步问题而发生紊乱,保证了测试的准确可靠。
本发明是一种串行化的测试方式,为了提高测试速度,要求尽可能提高测试时钟频率,且可调。系统时钟的基准信号由频率为24MHz的石英晶体振荡器产生,通过可编程的分频逻辑电路,分8档输出,最高频率为24MHz,最低频率为188KHz,依次二次分频。时钟发生器模块输出的信号经过SN74ACT899O主控模块缓冲后,作为边界扫描测试总线的时钟信号TCK输出。
本发明的软件部分包括7个主要模块,分别为:测试文件分析模块、测试算法生成模块、测试数据生成模块、上下位机通讯模块、响应数据分析模块、故障诊断模块和辅助功能模块。
基于边界扫描机制的测试有两个明显的特点:
(l)进行任何一种测试都是基于对两种寄存器的移位操作,即对指令寄存器(移入移出测试指令)和数据寄存器(移入移出测试数据)进行扫描;
(2)进行任何一种测试都需要提供相应的数据,这些数据都是由测试所需要的芯片边界扫描描述文件和电路板网络表文件提供或者利用这些文件中的信息生成的。
分析边界扫描描述文件主要是获取下列信息:芯片物理管脚与边界扫描单元对应关系;芯片管脚类型(输入、输出、双向、三态);边界扫描测试总线对应的管脚号码(TDI、TDO、TCK、TMS);指令寄存器信息(寄存器长度、各种测试指令代码);数据寄存器信息(寄存器长度、IDCODE代码等)。网络表文件为Protel软件在设计电路板时生成的标准文件,其格式在电子数据交换格式(EDIF)文件中有明确的定义。网络表文件中定义了以下内容:网络节点名;网络节点相对应的器件号和管脚号;器件名以及对应的封装形式。通过分析网络表文件和芯片边界扫描描述文件生成两个测试数据文件:电路板链路信息文件和芯片互连网络节点文件。其中电路板链路信息文件包含电路板链路信息,即链路上芯片的连接顺序、以及链路上各芯片对应的芯片名、封装形式等信息;芯片互连网络节点文件包含链路上芯片间互连网络号以及对应的芯片管脚号码。本发明还需获得测试芯片物理管脚号码和芯片边界扫描单元的对应关系。只有获得这种对应关系,才能实现测试向量的准确加载以及故障诊断的精确定位。
边界扫描测试算法的选择决定了测试的精度以及时间特性。为了满足测试系统对不同长度扫描联在测试过程中紧凑性和完备性指标的要求,本发明实现了六种不同的常规测试算法,分别为:改良计数序列算法、计数补偿算法、移位‘1’算法、等权值抗误判算法、极小权值极大相异性算法以及等权值补偿算法。测试算法生成函数的输入值为文件分析模块获得的互连网络数N,返回值为测试向量维数P,输出值为对应于网络的测试向量矩阵V,它是N又P的矩阵。测试向量矩阵的每一行为对应于相应网络的STV,每一列则为对应于相应测试过程的PTV。
在传统的测试生成算法中,只有移位“1”测试算法生成的测试向量集具有完备性指标,其他的算法都会产生征兆误判或征兆混淆现象。为了解决这个问题,软件在算法生成模块中引入了W步自适应测试生成算法。W步自适应生成算法将测试生成分为三步进行:
(l)利用常规的测试生成算法生成测试向量并对被测板进行故障检测;
(2)对测试响应向量进行分析,识别出具备相同SRV的网络子集R;
(3)设w等于R中网络数目,并对R加载w个由移位“1”算法生成的测试向量,对可能发生征兆混淆或征兆误判的网络进行精确测试。
根据测试的不同所生成的测试数据主要有:测试指令代码、完整性测试数据、互连性测试数据和芯片功能测试数据四部分。测试指令和完整性测试数据主要根据测试板链路芯片信息、芯片的标准测试指令生成;器件功能测试向量生成则是将预先定义的测试向量经过变换生成最终测试数据,变换思想与互连测试是相同的。互连测试向量是由测试算法生成模块根据网络节点文件中节点数目以及操作人员选择的测试算法生成的,测试算法生成的测试向量为N又P的测试矩阵。该矩阵每一行为对应某网络的STV,每一列则为一轮测试加载的PTV。该测试向量中每一个测试数据都是对应于网络节点的,并不能直接加载到扫描链路上,因此需要对生成的测试向量进行变换,变换过程共分三步:(l)为了使测试向量能够准确的检测出开路故障而不会和短路故障混淆,首先给测试算法生成模块产生的测试矩阵V增加一个全“o”的PTV和一个全“1”的PTV形成新的测试向量集vT;(2)根据文件分析模块中获取的芯片边界扫描单元和物理管脚的映射关系,将测试向量集VT进行芯片级的变换,同时根据测试要求对芯片相应的控制单元(DIR、Cnotrol等)分别设置测试所需要的值;(3)根据被测芯片在扫描链中的位置将上一步生成的芯片级的测试数据进行链路级映射,形成最终加载到链路上的测试向量集。
在从芯片级测试向量向链路级进行变换时,要特别注意链路上芯片由于所处的位置以及测试模式不同其边界扫描链长度也是相应变化的。该模块主要作用是控制下位机进行测试,将测试指令测试向量送入下位机,并且将响应数据采集送回上位机。在测试过程中上位机发送给下位机的数据共分为两部分,第一部分是地址帧,通过8990控制器将协议地址送入8996从而选通主界面所选择的测试链路;第二部分是数据帧,包括测试指令帧和测试向量帧。测试指令帧是上位机软件根据测试人员在主界面的选择(包括测试链路、测试模式等)而生成的测试指令;测试向量帧则为上位机软件根据相应的算法、变换关系生成的可以直接加载到下位机进行测试的数据。上位机通过读取对应链路8996芯片的响应协议地址来确定是否选通了测试链路。如果延迟5秒钟读不出测试协议地址,那么则认为下位机没有响应;如果读回的协议地址不正确则重发地址帧,连续三次不验证都不正确,则提醒测试人员检查下位机地址设置是否正确。测试数据帧通过一定的通讯格式与下位机进行通讯。
在边界扫描测试过程中,下位机将测试响应向量存储在自己的空间里,直到测试完成之后才将响应数据发送给上位机。测试响应数据分析该模块的主要任务是对测试响应数据进行分析以获取故障诊断有用信息。由于边界扫描串行测试的特点,决定了测试响应数据含有垃圾数据,不能直接利用它进行故障分析,需要对测试响应数据进行处理才能进行下一步的故障诊断工作。下位机包含的垃圾数据主要有:边界扫描总线控制器FIFO中的数据、扫描链路驻留的无用信息、互连测试中除被测网络之外其他单元的数据。为了确保能准确地剔出垃圾数据,将有用信息提取出来,需要对芯片边界扫描描述文件进行仔细的分析、对测试过程充分的理解。对于完整性测试,垃圾数据处理起来比较简单。只有FIFO和相应数据寄存器中驻留的数据需要剔除。而对于互连测试,器件功能测试等,垃圾数据的处理相对复杂一些,数据处理过程共分为四步:
(l)剔除8990控制器中FIFO和第一轮测试扫描链中驻留的数据;
(2)根据扫描链长度、测试的循环次数将测试响应向量分段截取出来,形成一个测试响应矩阵,矩阵的每一列长度等于扫描链长度,每一行则是对于扫描链上每个边界扫描单元的SRV;
(3)根据被测芯片类型以及其在扫描链上的位置,将芯片级的测试响应向量提取出来。
(4)根据文件分析模块获得的芯片互连网络节点文件以及芯片边界扫描单元和物理管脚的对应关系将对应于网络的测试向量提取出来。
最终形成的测试矩阵每一行是对应于相应网络的SRV,每一列是对应于每次所有网络的PRV。这时的测试响应向量矩阵格式和测试算法生成的测试向量矩阵格式是相同的,相同的行对应同一个网络,便于故障诊断和故障定位。故障诊断模块对测试响应数据分析模块产生的测试数据进行故障诊断分析,从而给出测试结果分析。根据测试内容不同,故障诊断模块相应的分为完整性测试故障诊断模块、互连测试故障诊断模块和器件功能测试故障诊断模块。
由于文件分析模块已经获取了链路完整性响应的标准信息,测试响应数据分析模块也把实际测试响应提取出来,因此只需要进行简单的比较就可以知道是否存在完整性故障,以及出现故障的位置。互连测试故障诊断需要分析测试响应矩阵,并将测试响应矩阵和测试矩阵进行对比。当网络发生固定逻辑故障时,网络的状态不受输入状态的影响,始终维持逻辑高”或逻辑“低”状态(具体由电路结构决定),此时捕获的响应向量SRV为全“1”或者全“O”的向量;当网络发生开路故障时,在网络输入端加载的测试向量无法被输出端的寄存器捕获,因此捕获的响应向量SRV为网络输出端的逻辑状态,具体状态与芯片的结构有关,也为全“1”或者全“O”的向量;当网络间发生桥接短路时,发生短路的网络具有相同的故障征兆sf。
采用边界扫描互连测试判定准对测试响应向量进行分析,以确定发生故障的网络。为了使诊断结果能够达到测试准则3的要求,该模块与测试生成部分是相互联系的。根据故障诊断分析的结果将存在的征兆混淆、征兆误判网络提取出来,反馈给测试生成模块,调用测试生成算法从而产生次级测试向量,最终达到测试准则3规定的要求。器件功能测试故障诊断的输入输出向量都是预先定义的,因此只需要将测试响应数据分析模块提取的测试响应向量与预先定义的标准响应向量进行比较就可以给出故障判断。若获得的响应向量与预先定义的不同,对于具有边界扫描结构的芯片软件可以给出器件内部逻辑故障的判断。但是对于簇测试,当起向量加载或捕获作用的虚拟边界扫描单元与被测器件之间的连线发生一系列开路、短路等故障时,就会导致测试向量无法正确地加载到被测芯片上,从而得不到正确的响应向量。因此,当簇测试响应不正确时,诊断模块无法确定故障到底是发生在这些连线上还是发生在被测芯片内部逻辑上,就不能给予精确的判断和定位。
辅助功能模块提供给测试人员一个友好的人机交互界面,主要完成测试流程控制和故障诊断结果的显示和存储任务。

Claims (5)

1.边界扫描测试系统,其特征在于:
为主/从式结构,由边界扫描测试控制器、主控计算机、测试存取口和边界扫描测试总线;边界扫描控制器与主控计算机通讯,获取测试代码和控制指令,选择扫描链路,并驱动边界扫描测试总线,将测试代码加载到被测链路上进行测试;测试结束后,边界扫描测试控制器通知主控计算机测试已完成,并将测试响应数据发送回主控计算机。
2.根据权利要求1所述的边界扫描测试系统,其特征在于:所述测试代码用于完成测试生成、测试加载、测试响应分析、故障显示、人机交互和测试文件自检。
3.根据权利要求1所述的边界扫描测试系统,其特征在于:所述测试代码分为7个模块,分别为测试文件分析模块、测试算法生成模块、测试数据生成模块、上下位机通讯模块、响应数据分析模块、故障诊断模块和辅助功能模块。
4.根据权利要求3所述的边界扫描测试系统,其特征在于:所述测试文件分析模块用于主要用于获取芯片物理管脚与边界扫描单元对应关系;芯片管脚类型;边界扫描测试总线对应的管脚号码;指令寄存器信息以及数据寄存器信息。
5.根据权利要求3所述的边界扫描测试系统,其特征在于:所述测试算法生成模块为W步自适应生成算法,步骤如下:
(l)利用常规的测试生成算法生成测试向量并对被测板进行故障检测;
(2)对测试响应向量进行分析,识别出具备相同SRV的网络子集R;
(3)设w等于R中网络数目,并对R加载w个由移位“1”算法生成的测试向量,对可能发生征兆混淆或征兆误判的网络进行精确测试。
CN201510845307.6A 2015-11-27 2015-11-27 边界扫描测试系统 Pending CN105334451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510845307.6A CN105334451A (zh) 2015-11-27 2015-11-27 边界扫描测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510845307.6A CN105334451A (zh) 2015-11-27 2015-11-27 边界扫描测试系统

Publications (1)

Publication Number Publication Date
CN105334451A true CN105334451A (zh) 2016-02-17

Family

ID=55285097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510845307.6A Pending CN105334451A (zh) 2015-11-27 2015-11-27 边界扫描测试系统

Country Status (1)

Country Link
CN (1) CN105334451A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334452A (zh) * 2015-11-30 2016-02-17 张释文 一种边界扫描测试系统
CN109164378A (zh) * 2018-10-29 2019-01-08 电子科技大学 一种边界扫描测试链路的设计及测试方法
CN109541435A (zh) * 2018-11-14 2019-03-29 合肥泾渭信息通讯有限公司 一种基于背板的电子设备边界扫描测试装置
CN111289886A (zh) * 2020-03-16 2020-06-16 电子科技大学 一种基于边界扫描测试链路的故障注入方法
CN116819288A (zh) * 2023-08-28 2023-09-29 深圳市新红景科技开发有限公司 一种电路实验板的诊断测试方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221842A1 (en) * 2005-03-30 2006-10-05 Terry Steven W Systems and methods for testing system links
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN102508758A (zh) * 2011-12-01 2012-06-20 北京航天测控技术有限公司 一种双总线并行测试实现方法
CN103941175A (zh) * 2014-04-01 2014-07-23 无锡市同翔科技有限公司 一种边界扫描测试系统及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221842A1 (en) * 2005-03-30 2006-10-05 Terry Steven W Systems and methods for testing system links
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN102508758A (zh) * 2011-12-01 2012-06-20 北京航天测控技术有限公司 一种双总线并行测试实现方法
CN103941175A (zh) * 2014-04-01 2014-07-23 无锡市同翔科技有限公司 一种边界扫描测试系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴继娟等: "边界扫描测试的自适应完备诊断算法的优化", 《通信管理与技术》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334452A (zh) * 2015-11-30 2016-02-17 张释文 一种边界扫描测试系统
CN109164378A (zh) * 2018-10-29 2019-01-08 电子科技大学 一种边界扫描测试链路的设计及测试方法
CN109164378B (zh) * 2018-10-29 2020-10-16 电子科技大学 一种边界扫描测试链路的设计及测试方法
CN109541435A (zh) * 2018-11-14 2019-03-29 合肥泾渭信息通讯有限公司 一种基于背板的电子设备边界扫描测试装置
CN111289886A (zh) * 2020-03-16 2020-06-16 电子科技大学 一种基于边界扫描测试链路的故障注入方法
CN111289886B (zh) * 2020-03-16 2021-02-02 电子科技大学 一种基于边界扫描测试链路的故障注入方法
CN116819288A (zh) * 2023-08-28 2023-09-29 深圳市新红景科技开发有限公司 一种电路实验板的诊断测试方法及系统
CN116819288B (zh) * 2023-08-28 2024-03-19 深圳市新红景科技开发有限公司 一种电路实验板的诊断测试方法及系统

Similar Documents

Publication Publication Date Title
CN105334452A (zh) 一种边界扫描测试系统
CN107843828A (zh) 一种基于fpga的数字电路边界扫描控制系统
CN105334451A (zh) 边界扫描测试系统
CN101719088B (zh) 一种对处理器芯片进行在线检测的装置和方法
CN100416288C (zh) 用于访问一个或多个电子电路的系统和方法
EP0919916B1 (en) Embedded logic analyzer
CN104569794B (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN104133171A (zh) 一种基于单片机的简易边界扫描测试系统及测试方法
US20140058699A1 (en) Information processing apparatus, test data generating apparatus, and test data generating method
CN102103535A (zh) 多核处理器、多核处理器的调试系统和调试方法
CN105842615A (zh) 可于异常状态下进行调试的系统芯片及其调试方法
CN108833204A (zh) 一种基于双向传输路径的片上网络测试封装
CN103645435B (zh) 多信号模型可编程逻辑器件的软件模块可测性设计方法
CN101713814B (zh) 基于边界扫描的Flash芯片检测方法
CN102841307B (zh) 一种逻辑故障定位的方法
CN106610462A (zh) 电子系统、系统诊断电路与其操作方法
CN102855338B (zh) 现场可编程门阵列原型验证装置及验证方法
US7237168B2 (en) Design for test of analog module systems
CN102034556A (zh) 一种基于扫描链的存储器测试方法
CN102183727B (zh) 一种具有检错功能的边界扫描测试方法
CN109164378A (zh) 一种边界扫描测试链路的设计及测试方法
CN106546850B (zh) 一种基于检测热台的sru故障确认方法及装置
CN202916406U (zh) 一种基于边界扫描的焊点检测系统
CN206002659U (zh) 基于背板的电子设备边界扫描测试装置
CN112527710B (zh) 一种jtag数据捕获分析系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160217