CN102034556A - 一种基于扫描链的存储器测试方法 - Google Patents
一种基于扫描链的存储器测试方法 Download PDFInfo
- Publication number
- CN102034556A CN102034556A CN 201010555391 CN201010555391A CN102034556A CN 102034556 A CN102034556 A CN 102034556A CN 201010555391 CN201010555391 CN 201010555391 CN 201010555391 A CN201010555391 A CN 201010555391A CN 102034556 A CN102034556 A CN 102034556A
- Authority
- CN
- China
- Prior art keywords
- vector
- scan chain
- debugging
- shift
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种基于扫描链的存储器测试方法，首先，Tetramax的第一个测试向量通常都是只带串行移位，如果通过了这个测试向量，则测试将转向带并行捕获模式的向量；而如果扫描链的端口有错误，则需要鉴别错误发生的端口或类型；利用并行捕获模式，采用二分法植入调试向量；观察移位向量的调试输出，不断用二分法细化，直到准确定位到失效的寄存器。本发明通过并行捕获的功能，可以在扫描链中根据需要安插测试向量，从而能够快速有效地定位串行移位出错的位置，从而大大提高了测试的覆盖率。
Description
【技术领域】
本发明涉及IC测试领域，具体是指一种基于扫描链的存储器测试方法。
【背景技术】
扫描链技术能有效地侦测芯片制造过程中产生的各种错误，因此被广泛地应用在芯片晶圆出厂后的测试流程。扫描链的测试过程是由一系列的测试向量集合构成的。对于每个测试向量，基本上可分为3个步骤：串行移入(shift in)，并行捕获(capture)以及串行移出(shift out)。其中串行移入过程将下一阶段并行捕获需要的数据串行移入扫描链中的寄存器，而串行移出将并行捕获后的数据串行移出扫描链到外部的引脚上以做观察比对。
扫描链测试的主要目的就是保证通过测试后的功能模块的正确性。如图1所示，图1为一个包括5个寄存器的扫描链的基本结构。功能模块包括图1中的组合逻辑以及寄存器的D端。测试向量在生成时只是针对功能模块电路，而假定寄存器的与串行移位相关的端口(包括SI/SE/CK)总是正确的。但在实际芯片中，发现错误有可能发生在寄存器的这些与串行移位相关的端口，而一旦串行移位过程出现错误，不仅无法进行功能模块电路的测试，已有的测试向量更无法定位串行移位出错的位置。
【发明内容】
本发明所要解决的技术问题在于提供一种基于扫描链的存储器测试方法，能快速有效地定位扫描链移位测试过程中出错位置，便于缺陷分析和设计改进。
本发明采用以下技术方案解决上述技术问题：
一种基于扫描链的存储器测试方法，包括如下步骤：
步骤100：Tetramax(自动生成扫描链测试向量的eda工具)生成扫描链测试向量；
步骤200：开始第一个测试向量；
步骤300：串行移位输入；
步骤400：串行移位输出；
步骤500：判断是否正确？是，转入步骤600；否，转入步骤700；
步骤600：测试其他的带并行捕获的向量；
步骤700：鉴别错误发生的端口或类型；
步骤800：利用并行捕获模式，采用二分法植入调试向量；
步骤900：观察移位向量的调试输出，不断用二分法细化，直到准确定位到失效的寄存器。
所述二分法包括：先从中间的寄存器试探性地插入1，然后在下一个调试向量中继续缩小调试范围。
所述调试向量包括如下步骤：
步骤一：根据二分法，生成00100的调试向量，移位输出不会发现错误，说明错误的点在中间寄存器的左方；
步骤二：生成01000的调试向量，可以发现移位输出错误，定位输出错误点。
本发明的优点在于：通过并行捕获的功能，可以在扫描链中根据需要安插测试向量，从而能够快速有效地定位串行移位出错的位置。可以通过失效分析工具具体分析错误原因，指导芯片产商相应地改进工艺，亦可在生成测试向量时单独屏蔽这个寄存器，而不需要屏蔽整个扫描链，从而大大提高了测试的覆盖率。
【附图说明】
下面参照附图结合实施例对本发明作进一步的描述。
图1是包括5个寄存器的扫描链的基本结构示意图。
图2是本发明主要工作流程图。
图3是扫描链中寄存器的端口示意图。
图4是调试向量的插入和移位过程示意图。
【具体实施方式】
一种基于扫描链的存储器测试方法，如图2所示，具体说明如下：
步骤100：Tetramax(自动生成扫描链测试向量的eda工具)生成扫描链测试向量；Tetramax的第一个测试向量通常都是只带串行移位，即只执行串行移位入-＞串行移位出的操作来测试串行移位的正确性，这个向量通常的模式为00110011...，
步骤200：开始第一个测试向量；
步骤300：串行移位输入；
步骤400：串行移位输出；
步骤500：如果通过了这个测试向量，则测试将转向带并行捕获模式的向量(即步骤600)；而如果扫描链的端口(CK/SI/SE/Q)有stuck-at-0或者stuch-at-1的错误，在该链的输出端都将无法看到正确的输出，转入步骤700；
步骤600：测试其他的带并行捕获的向量；
步骤700：鉴别错误发生的端口或类型；
位于扫描链中的寄存器的端口如图3所示，包含D、CK、SI、SE和Q端。在串行移位过程中，由于芯片生成过程的原因，这些端口都可能发生stuck-at-0或者stuch-at-1的错误。
图3所示扫描链中寄存器的端口根据产生错误的情形不同，这些端口可以分成三类：
CK端：如果某个寄存器的CK端发生短路，则移位的数据无法通过该寄存器传送到下游的寄存器。在扫描链输出端观测到的数据将取决于这个寄存器上电后Q端的初始状态。如果该寄存器带有复位/置位端口，则通过在串行移位前先复位/置位，可以将Q端的状态固定下来。即使没有复位/置位端口，Q端的初始电平值在确定的电压和温度条件下，在同一块芯片中，也将是确定电平。
SE端：如果SE短路为1，并不影响串行移位向量的正确性，因此不在本发明的讨论范围中。如果SE短路为0，则在扫描链的输出端将看到D端的电平值。而这时D端的电平取决于另外扫描链的移位输入后的组合逻辑输出。
SI端/Q端：如果这2个端口发生短路，这在扫描链的输出端将看到短路的电平值。
从如上分析可以看出，寄存器端口上发生的短路故障经过串行移位，都将在串行移位的输出引脚上看到某个错误的固定的电平。
步骤800：利用并行捕获模式，采用二分法植入调试向量；
如果仅仅从扫描链的输出引脚上观测结果，显然无法知道错误的寄存器的位置，因为串行测试向量无法穿过出错的寄存器。但是可以通过并行捕获模式，在串行扫描链中插入与错误电平相反的逻辑值，通过观察移位输出的错误位置，并配合二分法，可以快速发现出错的寄存器位置。
以下描述如何生成调试向量，如图4所示：
就以图1中包含5个寄存器的扫描链为例。如果某个寄存器发生stuck-at-0的错误，那么在移位5拍后，扫描链的输出端就将看到全0的电平。如果这些寄存器的D段赋有初始为1的电平，通过将SE端拉低，在CK端施加一个捕获脉冲，使得D端的高电平能够传递到同一个寄存器的Q端，那么通过串行移位，在输出端观察电平1-＞0的变化，即可知道哪个寄存器存在stuck-at-0的错误。
步骤900：观察移位向量的调试输出，不断用二分法细化，直到准确定位到失效的寄存器。
但是上述步骤中的问题在于植入全1的调试向量在实际操作的时候实现起来有一定的困难。因为D端的输入通常为组合逻辑的结果，而对于现代的VLSI而言，这些组合逻辑通常都很复杂，通过其它扫描链输入特定的串行向量来生成这些全1的调试向量是困难的，而且可能是不可行的。但是注意到，如果能够通过二分法，先从中间的寄存器试探性地插入1，然后在下一个调试向量中继续缩小调试范围，就可以将需要生成1的寄存器数量大大减少。假定扫描链的长度为N，那么需要生成1的寄存器数量可以减少到log2(N-1)(假定N为奇数)。
仍参阅图4所示，调试过程具体如下：
第一步：根据二分法，生成00100的调试向量，移位输出是不会发现错误的，说明错误的点在中间寄存器的左方。
第二步：生成01000的调试向量，这时就可以发现移位输出错误，而且可以定位输出错误点如图中红X所示，而找到这个错误，只需要为2个寄存器生成逻辑1，大大减少了调试向量生成的复杂度。
本发明通过并行捕获的功能，可以在扫描链中根据需要安插测试向量，从而能够快速有效地定位串行移位出错的位置。可以通过失效分析工具具体分析错误原因，指导芯片产商相应地改进工艺，亦可在生成测试向量时单独屏蔽这个寄存器，而不需要屏蔽整个扫描链，从而大大提高了测试的覆盖率。
Claims (3)
1.一种基于扫描链的存储器测试方法，其特征在于：包括如下步骤：
步骤100：Tetramax生成扫描链测试向量；
步骤200：开始第一个测试向量；
步骤300：串行移位输入；
步骤400：串行移位输出；
步骤500：判断是否正确？是，转入步骤600；否，转入步骤700；
步骤600：测试其他的带并行捕获的向量；
步骤700：鉴别错误发生的端口或类型；
步骤800：利用并行捕获模式，采用二分法植入调试向量；
步骤900：观察移位向量的调试输出，不断用二分法细化，直到准确定位到失效的寄存器。
2.如权利要求1所述的一种基于扫描链的存储器测试方法，其特征在于：所述二分法包括：先从中间的寄存器试探性地插入1，然后在下一个调试向量中继续缩小调试范围。
3.如权利要求1或2所述的一种基于扫描链的存储器测试方法，其特征在于：所述调试向量包括如下步骤：
步骤一：根据二分法，生成00100的调试向量，移位输出不会发现错误，说明错误的点在中间寄存器的左方；
步骤二：生成01000的调试向量，可以发现移位输出错误，定位输出错误点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105553915A CN102034556B (zh) | 2010-09-30 | 2010-11-23 | 一种基于扫描链的存储器测试方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010299529.X | 2010-09-30 | ||
| CN201010299529 | 2010-09-30 | ||
| CN2010105553915A CN102034556B (zh) | 2010-09-30 | 2010-11-23 | 一种基于扫描链的存储器测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102034556A true CN102034556A (zh) | 2011-04-27 |
| CN102034556B CN102034556B (zh) | 2012-11-21 |
Family
ID=43887315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105553915A Active CN102034556B (zh) | 2010-09-30 | 2010-11-23 | 一种基于扫描链的存储器测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102034556B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106291099A (zh) * | 2016-07-29 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 芯片端口频率测试方法 |
| CN107329867A (zh) * | 2017-06-29 | 2017-11-07 | 记忆科技(深圳)有限公司 | 一种基于扫描链的芯片分析方法 |
| CN107492395A (zh) * | 2016-06-12 | 2017-12-19 | 晨星半导体股份有限公司 | 条件式存取芯片、其内建自我测试电路及测试方法 |
| CN111274080A (zh) * | 2020-01-19 | 2020-06-12 | 芜湖荣芯电子科技有限公司 | 基于寄存器扫描链的调试数字电路功能的方法 |
| CN112305400A (zh) * | 2020-01-04 | 2021-02-02 | 成都华微电子科技有限公司 | 一种参数快速扫描测试装置和方法 |
| CN115952026A (zh) * | 2023-03-15 | 2023-04-11 | 燧原智能科技(成都)有限公司 | 一种虚拟芯片的异常定位方法、装置、设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060136795A1 (en) * | 2004-12-17 | 2006-06-22 | Lsi Logic Corporation | Method of testing scan chain integrity and tester setup for scan block testing |
| CN101300500A (zh) * | 2005-11-02 | 2008-11-05 | Nxp股份有限公司 | Ic测试方法及设备 |
| CN101515479A (zh) * | 2009-03-30 | 2009-08-26 | 北京中星微电子有限公司 | 一种提高扫描链测试覆盖率的方法和装置 |
-
2010
- 2010-11-23 CN CN2010105553915A patent/CN102034556B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060136795A1 (en) * | 2004-12-17 | 2006-06-22 | Lsi Logic Corporation | Method of testing scan chain integrity and tester setup for scan block testing |
| CN101300500A (zh) * | 2005-11-02 | 2008-11-05 | Nxp股份有限公司 | Ic测试方法及设备 |
| CN101515479A (zh) * | 2009-03-30 | 2009-08-26 | 北京中星微电子有限公司 | 一种提高扫描链测试覆盖率的方法和装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492395A (zh) * | 2016-06-12 | 2017-12-19 | 晨星半导体股份有限公司 | 条件式存取芯片、其内建自我测试电路及测试方法 |
| CN107492395B (zh) * | 2016-06-12 | 2020-12-01 | 联发科技股份有限公司 | 条件式存取芯片、其内建自我测试电路及测试方法 |
| CN106291099A (zh) * | 2016-07-29 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 芯片端口频率测试方法 |
| CN106291099B (zh) * | 2016-07-29 | 2019-10-25 | 上海华岭集成电路技术股份有限公司 | 芯片端口频率测试方法 |
| CN107329867A (zh) * | 2017-06-29 | 2017-11-07 | 记忆科技(深圳)有限公司 | 一种基于扫描链的芯片分析方法 |
| CN112305400A (zh) * | 2020-01-04 | 2021-02-02 | 成都华微电子科技有限公司 | 一种参数快速扫描测试装置和方法 |
| CN112305400B (zh) * | 2020-01-04 | 2023-09-29 | 成都华微电子科技股份有限公司 | 一种参数快速扫描测试装置和方法 |
| CN111274080A (zh) * | 2020-01-19 | 2020-06-12 | 芜湖荣芯电子科技有限公司 | 基于寄存器扫描链的调试数字电路功能的方法 |
| CN115952026A (zh) * | 2023-03-15 | 2023-04-11 | 燧原智能科技(成都)有限公司 | 一种虚拟芯片的异常定位方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102034556B (zh) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8225156B1 (en) | Methods and apparatuses for external voltage test methodology of input-output circuits | |
| CN102034556B (zh) | 一种基于扫描链的存储器测试方法 | |
| US9097762B2 (en) | Method and apparatus for diagnosing an integrated circuit | |
| US7698613B2 (en) | Semiconductor integrated circuit device and method of testing same | |
| CN100367045C (zh) | 基于二分法的电路连线导通测试方法 | |
| US10094876B2 (en) | On-the-fly test and debug logic for ATPG failures of designs using on-chip clocking | |
| US11041905B2 (en) | Combinatorial serial and parallel test access port selection in a JTAG interface | |
| US8479068B2 (en) | Decoded register outputs enabling test clock to selected asynchronous domains | |
| US20140101500A1 (en) | Circuits and methods for functional testing of integrated circuit chips | |
| US7783946B2 (en) | Scan based computation of a signature concurrently with functional operation | |
| US7640461B2 (en) | On-chip circuit for transition delay fault test pattern generation with launch off shift | |
| US20100031077A1 (en) | Alternate Signaling Mechanism Using Clock and Data | |
| JP3996055B2 (ja) | 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法 | |
| US8145963B2 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
| CN104903736A (zh) | 用于动态分配扫描测试资源的电路和方法 | |
| US8441277B2 (en) | Semiconductor testing device, semiconductor device, and testing method | |
| CN112585486A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法 | |
| US11500017B1 (en) | Testing memory elements using an internal testing interface | |
| US7984343B2 (en) | Inter-device connection test circuit generating method, generation apparatus, and its storage medium | |
| JP2006038831A (ja) | スキャン試験回路を備えた半導体集積回路 | |
| US7188288B2 (en) | Semiconductor LSI circuit with scan circuit, scan circuit system, scanning test system and method | |
| US8762803B2 (en) | Implementing enhanced pseudo random pattern generators with hierarchical linear feedback shift registers (LFSRs) | |
| CN103605590A (zh) | 新颖的嵌入式系统存储器的测试结构及方法 | |
| US20240061041A1 (en) | System and method for access control of a plurality of instruments embedded in a semiconductor device | |
| Nandakumar et al. | High Throughput Multiple Device Chain Diagnosis Methodology for Clock and Control Line Defects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18 Patentee after: FUZHOU ROCKCHIP ELECTRONICS CO., LTD. Address before: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18 Patentee before: Fuzhou Rockchip Semiconductor Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |