CN112305400A - 一种参数快速扫描测试装置和方法 - Google Patents
一种参数快速扫描测试装置和方法 Download PDFInfo
- Publication number
- CN112305400A CN112305400A CN202010007232.5A CN202010007232A CN112305400A CN 112305400 A CN112305400 A CN 112305400A CN 202010007232 A CN202010007232 A CN 202010007232A CN 112305400 A CN112305400 A CN 112305400A
- Authority
- CN
- China
- Prior art keywords
- test
- module
- parameter
- scanning
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及电路测试领域,特别涉及一种参数快速扫描测试装置和方法。其中,测试装置包括参数设置模块、扫描测试模块和数据输出模块;参数设置模块存储测试的参数信息、参数定义和测试的上下限信息;参数设置完成之后,参数设置模块根据设定的信息循环调用扫描测试模块,并将参数定义和上下限信息发送给数据输出模块以供格式化数据使用;扫描测试模块负责在设定好的运行环境中扫描测试得到参数的阈值,并将扫描测试结果发送给数据输出模块。本发明的测试装置采用了优化算法,节省了扫描时间,可以快速进行扫描测试,测试效率高。而且还可以在线修改调试参数并运行,调试效率高。
Description
技术领域
本发明涉及电路测试领域,特别涉及一种集成电路的扫描测试。
背景技术
扫描测试又称特性测试,是不断改变输入到待测芯片的某个参数值,从规定的上下限中找到临界值的一种测试方法。许多集成电路的参数需要扫描测试,如常见的输入高低电平、最高工作频率、传输延迟等,这些参数无法或者很难直接通过常规的施加一个固定的条件就能得到测试值,往往需要多次的测试才能得到芯片实际的性能指标。如测试一个芯片的最高工作频率,单独的一个点的测试只能得到通过与否的结论。
单独一个点的工作频率测试无法得到实际芯片最高的工作频率是多少,需要不断改变工作频率来找到一个让芯片超过这个值便无法工作,低于这个值正常工作的阈值,这个过程便是扫描测试。
泰瑞达的J750平台是对各种各样的微控制器、FPGA(Field Programmable GateArray)和数字音频/基带设备进行经济高效测试的行业标准。该系统的安装基数超过6000个,可在50多个OSAT(On-Site Acceptance Tests)位置广泛使用,并且有一整台用于晶圆分类和最终测试的生产接口解决方案。
由于J750平台上,扫描测试的实例不能被另外一个扫描测试实例所调用,即使扫描参数只有细微差别,也必须重新新建一个测试实例,因此在J750上常规的测试方法是对每个待测项、每种组合分别编写一个实例。对于测试引脚或测试电源电压组合较多的测试芯片,不同电压点、不同引脚组合均需要新建一个测试实例。例如,对于一个12个引脚组合,具有12种电源组合的待测芯片而言,单独一个参数就需要144个测试实例,测试项往往有数十种,总共需要数千个测试实例才能完成待测芯片的测试,这对测试程序的编写和校对带来了非常大的困扰。目前,开发扫描测试程序耗时长、校对困难;扫描测试耗时长,模板效率低;每次改动需要重新编译,调试效率低;测试项之间相对独立,每个测试项的测试条件需单独设置。
发明内容
有鉴于此,本发明的主要目的是缩短测试时间、提高测试效率。
为达到上述目的,本发明提供了一种参数快速扫描测试装置和方法。
一种参数快速扫描测试装置,包括参数设置模块、扫描测试模块和数据输出模块;参数设置模块存储测试的参数信息、参数定义和测试的上下限信息,并且在设置参数时,根据当前的参数指标自动设置测试的初始状态;参数设置模块将设置的初始条件、扫描参数及范围发送给扫描测试模块,参数设置完成之后,参数设置模块根据设定的信息循环调用扫描测试模块;参数设置模块将参数定义和上下限信息发送给数据输出模块以供格式化数据使用;扫描测试模块负责在设定好的运行环境中扫描测试得到参数的阈值,并将扫描测试结果发送给数据输出模块;数据输出模块对扫描测试结果进行处理,输出格式化测试数据。
其中,参数设置模块包括基本测试条件组合子模块和测试条件设置子模块;基本测试条件组合子模块包括引脚组合模块、电压组合模块、测试向量组合模块和上下限组合模块;引脚组合模块、电压组合模块和测试向量组合模块存储扫描测试所需的所有测试信息,上下限组合模块根据引脚组合模块、电压组合模块和测试向量组合模块给出的特定引脚组合、特定电压和特定测试向量来查找对应参数的上限和下限,用于给后级数据输出模块提供参考以及设置扫描测试模块的测试条件和范围;测试条件设置子模块配置测试装置的相关参数。
扫描测试模块包括常规参数扫描测试模块和迟滞参数扫描测试模块。
常规参数扫描测试模块完成二分法扫描测试和有效性判断测试;迟滞参数扫描测试模块完成优化方法扫描测试和有效性判断测试。其中,二分法扫描测试用于找到测试向量失败和通过中间的阈值点。有效性判断测试用于在扫描测试前筛除失效芯片。优化方法扫描测试用于迟滞参数的扫描测试。
一种参数快速扫描测试方法,步骤如下:
第S1步,在参数设置模块中存储测试的参数信息、参数定义和测试的上下限信息,并且在设置参数时,根据当前的参数指标自动设置测试的初始状态;
第S2步,参数设置模块将参数定义和上下限信息发送给数据输出模块以供格式化数据使用;
第S3步,参数设置模块将设置的初始条件、扫描参数及范围发送给扫描测试模块;
第S4步,参数设置模块根据设定的信息调用扫描测试模块;
第S5步,扫描测试模块在设定好的运行环境中扫描测试得到参数的阈值,并将扫描测试结果发送给数据输出模块;
第S6步,数据输出模块对扫描测试结果进行处理,输出格式化测试数据;
第S7步,检测测试是否循环完毕,若循环完成,则结束整个测试;若未完成,则重新执行第S4步至第S7步。
扫描测试模块用于完成二分法扫描测试、有效性判断测试和优化方法扫描测试;其中,有效性判断测试的具体步骤为:
第S101步,输入测试扫描类型;
第S102步,测试扫描起点是否通过;
第S103步,测试扫描终点是否通过;
第S104步,判断扫描结果是否满足扫描类型;若满足,则测试通过,否则,测试失败。
优化方法扫描测试的具体步骤为:
第S201步,设置测试的起点、终点、测试分辨率,输入迟滞范围;
第S202步,设置测试参数值为测试的起点并运行测试向量;
第S203步,设置测试参数为测试范围的中间点;
第S204步,判断中间点测试结果与测试起点测试结果是否相同,若相同,进入第S205步,若不同,进入第S207步;
第S205步,设置测试起点为当前测试参数值;
第S206步,判断当前测试范围是否小于测试分辨率,若是,进入第S203步,否则,进入第S207步;
第S207步,设置测试参数值为测试的终点并运行测试向量;
第S208步,设置测试参数值为测试范围的中间点;
第S209步,判断中间点测试结果与测试终点测试结果是否相同,若相同,进入第S210步,若不同,进入第S212步;
第S210步,设置测试终点为当前测试参数值;
第S211步,判断当前测试范围是否小于测试分辨率,若是,进入第S212步,否则,进入第S208步;
第S212步,判断起点和终点的范围是否小于两倍的输入迟滞范围,若是,进入第S213步,否则,进入第S202步;
第S213步,从起点到终点逐一进行测试,找到输入高阈值;
第S214步,从输入高阈值到起点逐一进行测试,找到输入低阈值。
本发明的有益效果为,采用优化算法节省了扫描时间,可以快速进行扫描测试,测试效率高。本发明在VBA(Visual Basic for Application)中编写,改动代码不会让J750的测试系统重新编译,可以在线修改调试参数并运行,提高了调试效率。
附图说明
图1为参数快速扫描测试装置结构示意图。
图2为参数设置模块结构示意图。
图3为扫描测试模块结构示意图。
图4为参数快速扫描测试方法流程图。
图5为有效性判断测试流程图。
图6为迟滞参数输入响应曲线。
图7为优化方法扫描测试流程图。
具体实施方式
下面将参照附图对本发明的一种参数快速扫描测试装置和方法进行详细说明。
如图1所示,一种参数快速扫描测试装置,包括参数设置模块1、扫描测试模块2和数据输出模块3;参数设置模块1存储测试的参数信息、参数定义和测试的上下限信息,并且在设置参数时,根据当前的参数指标自动设置测试的初始状态;参数设置模块1将设置的初始条件、扫描参数及范围发送给扫描测试模块2,参数设置完成之后,参数设置模块1根据设定的信息循环调用扫描测试模块2;参数设置模块1将参数定义和上下限信息发送给数据输出模块3以供格式化数据使用;扫描测试模块2负责在设定好的运行环境中扫描测试得到参数的阈值,并将扫描测试结果发送给数据输出模块3;数据输出模块3对扫描测试结果进行处理,输出格式化测试数据。
数据输出模块3使用底层代码进行构建,其作用是进行格式化输出,便于数据统计及分析。数据输出模块3内部保存有测试上下限和测试项的对应关系,可以直接判断测试的结果。测试的结果除了输出到测试数据文件中外,还需要在测试系统内配置相关参数,以实现测试数据的通用,方便后期测试数据分析。
如图2所示,参数设置模块1包括基本测试条件组合子模块11和测试条件设置子模块12;基本测试条件组合子模块11包括引脚组合模块101、电压组合模块102、测试向量组合模块103和上下限组合模块104;引脚组合模块101、电压组合模块102和测试向量组合模块103存储扫描测试所需的所有测试信息,上下限组合模块104根据引脚组合模块101、电压组合模块102和测试向量组合模块103给出的特定引脚组合、特定电压和特定测试向量来查找对应参数的上限和下限,用于给后级数据输出模块3提供参考以及设置扫描测试模块2的测试条件和范围;测试条件设置子模块12配置测试装置的相关参数。
一个电参数,需要在指定的电源电压下,在指定的引脚组合中去测试,因此测试向量组合模块、引脚组合模块、电压组合模块可以表征扫描测试所需的所有测试信息。三种组合模块在调用时,可以循环产生指定的组合序列。因此,三种测试模块的循环调用可以将所有扫描测试的情况全部覆盖,保证测试的完整性。
如图3所示,扫描测试模块2包括常规参数扫描测试模块201和迟滞参数扫描测试模块202。常规参数扫描测试模块201完成二分法扫描测试和有效性判断测试;迟滞参数扫描测试模块202完成优化方法扫描测试和有效性判断测试。二分法扫描测试用于找到测试向量失败和通过中间的阈值点。有效性判断测试用于在扫描测试前筛除失效芯片。优化方法扫描测试用于迟滞参数的扫描测试。
扫描测试根据测试参数不同分为两种:一种是常规参数扫描测试,适用于不具有迟滞性的参数的扫描测试,如传输延迟等;一种迟滞参数扫描测试,如输入高低电平等。两种扫描测试均包含有效性判断测试。
有效性判断测试是在进行扫描测试前提前筛除失效芯片的测试方法。扫描测试的两种方向来确定,两种方向的起点和终点的状态均是固定的,因此可以先测试起点和终点的状态,作为快速筛除失效芯片的依据。两种扫描测试方向的对比如表1所示。
表1
常规参数扫描测试和迟滞参数扫描测试的区别在于测试参数的不同。
常规参数扫描测试负责不具有迟滞性的参数测试,如传输延迟等。测试时,先进行有效性判断测试,提前筛除失效芯片,然后进行二分法扫描测试,得到测试结果。二分法扫描测试每进行一次,测试的范围缩小一半,这样扫描的效率比逐个点扫描要高许多,因此可以大大提高扫描测试的效率。优化方法扫描测试是为了解决二分法无法直接测试迟滞参数的缺点而使用的一种测试方法,适用于迟滞参数的扫描测试。迟滞参数有一个迟滞区间,即输入低阈值到输入高阈值的这一段范围,当扫描的参数落到这个范围时,输出结果由上一次扫描参数设定的值有关。输入参数与输出结果的关系如表2所示。
表2
上一次输入参数 | 输出结果 |
低于输入低阈值 | 输出低 |
在输入低阈值到高阈值之间 | 与上一次输出状态相同 |
高于输入高阈值 | 输出高 |
从表2中可以看出,当输出状态发生变化时,最后时刻输入的参数必然低于输入低阈值或者高于输入高阈值。当输入参数的变化导致输出发生变化时,该点必然低于输入低阈值或者高于输入高阈值,因此可以使用二分法逐步缩小扫描的范围,直到扫描范围小于2倍的输入迟滞范围。然后再从扫描起点到终点逐一扫描,得到输入高阈值,再从扫描终点到扫描起点逐一扫描,得到输入低阈值。
如图4所示,一种参数快速扫描测试方法,步骤如下:
第S1步,在参数设置模块1中存储测试的参数信息、参数定义和测试的上下限信息,并且在设置参数时,根据当前的参数指标自动设置测试的初始状态;
第S2步,参数设置模块1将参数定义和上下限信息发送给数据输出模块3以供格式化数据使用;
第S3步,参数设置模块1将设置的初始条件、扫描参数及范围发送给扫描测试模块2;
第S4步,参数设置模块1根据设定的信息循环调用扫描测试模块2;
第S5步,扫描测试模块2在设定好的运行环境中扫描测试得到参数的阈值,并将扫描测试结果发送给数据输出模块3;
第S6步,数据输出模块3对扫描测试结果进行处理,输出格式化测试数据;
第S7步,检测测试是否循环完毕,若循环完成,则结束整个测试;若未完成,则重新执行第S4步至第S7步。
其中,扫描测试模块2用于完成二分法扫描测试、有效性判断测试和优化方法扫描测试。
扫描测试根据参数不同分为两种,一种是不具有迟滞性的参数的扫描测试,如传输延迟等,这种参数不会因为扫描测试所扫描的参数的反复跳变而导致测试结果改变;一种是有迟滞性的参数的测试,如输入高低电平等。两种不同的测试均包含有效性判断测试。
如图5所示,有效性判断测试的具体步骤为:
第S101步,输入测试扫描类型;
第S102步,测试扫描起点是否通过;
第S103步,测试扫描终点是否通过;
第S104步,判断扫描结果是否满足扫描类型;若满足,则测试通过,否则,测试失败。
测试的扫描类型可以分为从测试通过到测试失败扫描和从测试失败到测试通过扫描两种。这两种测试方法原理上均一致,不同在于测试向量,二者均有一个特点,那就是扫描的起点和终点的状态是固定的,只用扫描起点和终点两个点即可判断是否能够在扫描测试中找到合适的阈值。该方法可大大提高失效参数筛除的效率。
如图6所示,对于有迟滞性的参数,在输入高电平和输入低电平之间有个差值,这个差值就是迟滞电压。由于迟滞电压的存在,在迟滞电压区间内输入的电平值均无效,因此常规方法只能使用线性扫描的方法来测试这种参数。本发明采用了一种优化方法来节省扫描时间。
如图7所示,优化方法扫描测试的具体步骤为:
第S201步,设置测试的起点、终点、测试分辨率,输入迟滞范围;
第S202步,设置测试参数值为测试的起点并运行测试向量;
第S203步,设置测试参数为测试范围的中间点;
第S204步,判断中间点测试结果与测试起点测试结果是否相同,若相同,进入第S205步,若不同,进入第S207步;
第S205步,设置测试起点为当前测试参数值;
第S206步,判断当前测试范围是否小于测试分辨率,若是,进入第S203步,否则,进入第S207步;
第S207步,设置测试参数值为测试的终点并运行测试向量;
第S208步,设置测试参数值为测试范围的中间点;
第S209步,判断中间点测试结果与测试终点测试结果是否相同,若相同,进入第S210步,若不同,进入第S212步;
第S210步,设置测试终点为当前测试参数值;
第S211步,判断当前测试范围是否小于测试分辨率,若是,进入第S212步,否则,进入第S208步;
第S212步,判断起点和终点的范围是否小于两倍的输入迟滞范围,若是,进入第S213步,否则,进入第S202步;
第S213步,从起点到终点逐一进行测试,找到输入高阈值;
第S214步,从输入高阈值到起点逐一进行测试,找到输入低阈值。
本发明的参数快速扫描测试装置和方法,可以在J750(常见的一种大规模集成电路测试系统)及类似J750的大规模集成电路测试系统(如UltraFlex等)上实现,也可以应用于各种集成电路的扫描测试,尤其适用于多通道数字接口芯片测试。
Claims (10)
1.一种参数快速扫描测试装置,其特征在于包括参数设置模块(1)、扫描测试模块(2)和数据输出模块(3);参数设置模块(1)存储测试的参数信息、参数定义和测试的上下限信息,并且在设置参数时,根据当前的参数指标自动设置测试的初始状态;参数设置模块(1)将设置的初始条件、扫描参数及范围发送给扫描测试模块(2),参数设置完成之后,参数设置模块(1)根据设定的信息循环调用扫描测试模块(2);参数设置模块(1)将参数定义和上下限信息发送给数据输出模块(3)以供格式化数据使用;扫描测试模块(2)负责在设定好的运行环境中扫描测试得到参数的阈值,并将扫描测试结果发送给数据输出模块(3);数据输出模块(3)对扫描测试结果进行处理,输出格式化测试数据。
2.如权利要求1所述的参数快速扫描测试装置,其特征在于所述参数设置模块(1)包括基本测试条件组合子模块(11)和测试条件设置子模块(12);基本测试条件组合子模块(11)包括引脚组合模块(101)、电压组合模块(102)、测试向量组合模块(103)和上下限组合模块(104);引脚组合模块(101)、电压组合模块(102)和测试向量组合模块(103)存储扫描测试所需的所有测试信息,上下限组合模块(104)根据引脚组合模块(101)、电压组合模块(102)和测试向量组合模块(103)给出的特定引脚组合、特定电压和特定测试向量来查找对应参数的上限和下限,用于给后级数据输出模块(3)提供参考以及设置扫描测试模块(2)的测试条件和范围;测试条件设置子模块(12)配置测试装置的相关参数。
3.如权利要求1所述的参数快速扫描测试装置,其特征在于所述扫描测试模块(2)包括常规参数扫描测试模块(201)和迟滞参数扫描测试模块(202)。
4.如权利要求3所述的参数快速扫描测试装置,其特征在于所述常规参数扫描测试模块(201)完成二分法扫描测试和有效性判断测试;迟滞参数扫描测试模块(202)完成优化方法扫描测试和有效性判断测试。
5.如权利要求4所述的参数快速扫描测试装置,其特征在于二分法扫描测试用于找到测试向量失败和通过中间的阈值点。
6.如权利要求4所述的参数快速扫描测试装置,其特征在于有效性判断测试用于在扫描测试前筛除失效芯片。
7.如权利要求4所述的参数快速扫描测试装置,其特征在于优化方法扫描测试用于迟滞参数的扫描测试。
8.一种参数快速扫描测试方法,其特征在于步骤如下:
第S1步,在参数设置模块(1)中存储测试的参数信息、参数定义和测试的上下限信息,并且在设置参数时,根据当前的参数指标自动设置测试的初始状态;
第S2步,参数设置模块(1)将参数定义和上下限信息发送给数据输出模块(3)以供格式化数据使用;
第S3步,参数设置模块(1)将设置的初始条件、扫描参数及范围发送给扫描测试模块(2);
第S4步,参数设置模块(1)根据设定的信息调用扫描测试模块(2);
第S5步,扫描测试模块(2)在设定好的运行环境中扫描测试得到参数的阈值,并将扫描测试结果发送给数据输出模块(3);
第S6步,数据输出模块(3)对扫描测试结果进行处理,输出格式化测试数据;
第S7步,检测测试是否循环完毕,若循环完成,则结束整个测试;若未完成,则重新执行第S4步至第S7步。
9.如权利要求8所述的参数快速扫描测试方法,其特征在于扫描测试模块(2)用于完成二分法扫描测试、有效性判断测试和优化方法扫描测试;其中,有效性判断测试的具体步骤为:
第S101步,输入测试扫描类型;
第S102步,测试扫描起点是否通过;
第S103步,测试扫描终点是否通过;
第S104步,判断扫描结果是否满足扫描类型;若满足,则测试通过,否则,测试失败。
10.如权利要求9所述的参数快速扫描测试方法,其特征在于优化方法扫描测试的具体步骤为:
第S201步,设置测试的起点、终点、测试分辨率,输入迟滞范围;
第S202步,设置测试参数值为测试的起点并运行测试向量;
第S203步,设置测试参数为测试范围的中间点;
第S204步,判断中间点测试结果与测试起点测试结果是否相同,若相同,进入第S205步,若不同,进入第S207步;
第S205步,设置测试起点为当前测试参数值;
第S206步,判断当前测试范围是否小于测试分辨率,若是,进入第S203步,否则,进入第S207步;
第S207步,设置测试参数值为测试的终点并运行测试向量;
第S208步,设置测试参数值为测试范围的中间点;
第S209步,判断中间点测试结果与测试终点测试结果是否相同,若相同,进入第S210步,若不同,进入第S212步;
第S210步,设置测试终点为当前测试参数值;
第S211步,判断当前测试范围是否小于测试分辨率,若是,进入第S212步,否则,进入第S208步;
第S212步,判断起点和终点的范围是否小于两倍的输入迟滞范围,若是,进入第S213步,否则,进入第S202步;
第S213步,从起点到终点逐一进行测试,找到输入高阈值;
第S214步,从输入高阈值到起点逐一进行测试,找到输入低阈值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010007232.5A CN112305400B (zh) | 2020-01-04 | 2020-01-04 | 一种参数快速扫描测试装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010007232.5A CN112305400B (zh) | 2020-01-04 | 2020-01-04 | 一种参数快速扫描测试装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112305400A true CN112305400A (zh) | 2021-02-02 |
CN112305400B CN112305400B (zh) | 2023-09-29 |
Family
ID=74336377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010007232.5A Active CN112305400B (zh) | 2020-01-04 | 2020-01-04 | 一种参数快速扫描测试装置和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112305400B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114062905A (zh) * | 2022-01-17 | 2022-02-18 | 绍兴中芯集成电路制造股份有限公司 | 芯片突变电压测试方法、装置及存储介质 |
CN117491842A (zh) * | 2023-11-02 | 2024-02-02 | 珠海电科星拓科技有限公司 | 一种优化dc参数准确性且缩短测试时间的方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1997903A (zh) * | 2004-02-05 | 2007-07-11 | 爱德万测试株式会社 | 测定装置、测定方法、及试验装置 |
US20100017760A1 (en) * | 2008-07-21 | 2010-01-21 | Synopsys, Inc. | Test design optimizer for configurable scan architectures |
CN101996687A (zh) * | 2010-10-27 | 2011-03-30 | 山东大学 | 基于扫描测试的多个sram的内建自测试方法 |
CN102034556A (zh) * | 2010-09-30 | 2011-04-27 | 福州瑞芯微电子有限公司 | 一种基于扫描链的存储器测试方法 |
JP2012189451A (ja) * | 2011-03-10 | 2012-10-04 | Renesas Electronics Corp | 半導体集積回路のスキャンテスト回路の設計方法、スキャンテスト回路、およびスキャンテスト方法 |
CN103033741A (zh) * | 2011-09-30 | 2013-04-10 | 重庆重邮信科通信技术有限公司 | 一种具有扫描链测试功能的芯片及测试方法 |
CN107430166A (zh) * | 2015-04-16 | 2017-12-01 | 瑞萨电子株式会社 | 半导体器件及扫描测试方法 |
CN108140060A (zh) * | 2015-05-29 | 2018-06-08 | 沃特世科技公司 | 用于处理质谱数据的技术 |
CN109561060A (zh) * | 2017-09-27 | 2019-04-02 | 北京国双科技有限公司 | 一种分布式扫描方法、装置及系统 |
CN110365971A (zh) * | 2019-07-17 | 2019-10-22 | 上海集成电路研发中心有限公司 | 一种自动定位最佳定焦点的测试系统及方法 |
CN110598305A (zh) * | 2019-09-06 | 2019-12-20 | 北京华大九天软件有限公司 | 一种比较电路扫描仿真增量的灵敏度分析方法 |
-
2020
- 2020-01-04 CN CN202010007232.5A patent/CN112305400B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1997903A (zh) * | 2004-02-05 | 2007-07-11 | 爱德万测试株式会社 | 测定装置、测定方法、及试验装置 |
US20100017760A1 (en) * | 2008-07-21 | 2010-01-21 | Synopsys, Inc. | Test design optimizer for configurable scan architectures |
CN102034556A (zh) * | 2010-09-30 | 2011-04-27 | 福州瑞芯微电子有限公司 | 一种基于扫描链的存储器测试方法 |
CN101996687A (zh) * | 2010-10-27 | 2011-03-30 | 山东大学 | 基于扫描测试的多个sram的内建自测试方法 |
JP2012189451A (ja) * | 2011-03-10 | 2012-10-04 | Renesas Electronics Corp | 半導体集積回路のスキャンテスト回路の設計方法、スキャンテスト回路、およびスキャンテスト方法 |
CN103033741A (zh) * | 2011-09-30 | 2013-04-10 | 重庆重邮信科通信技术有限公司 | 一种具有扫描链测试功能的芯片及测试方法 |
CN107430166A (zh) * | 2015-04-16 | 2017-12-01 | 瑞萨电子株式会社 | 半导体器件及扫描测试方法 |
CN108140060A (zh) * | 2015-05-29 | 2018-06-08 | 沃特世科技公司 | 用于处理质谱数据的技术 |
CN109561060A (zh) * | 2017-09-27 | 2019-04-02 | 北京国双科技有限公司 | 一种分布式扫描方法、装置及系统 |
CN110365971A (zh) * | 2019-07-17 | 2019-10-22 | 上海集成电路研发中心有限公司 | 一种自动定位最佳定焦点的测试系统及方法 |
CN110598305A (zh) * | 2019-09-06 | 2019-12-20 | 北京华大九天软件有限公司 | 一种比较电路扫描仿真增量的灵敏度分析方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114062905A (zh) * | 2022-01-17 | 2022-02-18 | 绍兴中芯集成电路制造股份有限公司 | 芯片突变电压测试方法、装置及存储介质 |
CN114062905B (zh) * | 2022-01-17 | 2022-05-17 | 绍兴中芯集成电路制造股份有限公司 | 芯片突变电压测试方法、装置及存储介质 |
CN117491842A (zh) * | 2023-11-02 | 2024-02-02 | 珠海电科星拓科技有限公司 | 一种优化dc参数准确性且缩短测试时间的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112305400B (zh) | 2023-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100587507C (zh) | 测试制造后的集成电路器件的方法和系统 | |
CN112305400B (zh) | 一种参数快速扫描测试装置和方法 | |
US6058055A (en) | System for testing memory | |
US5991215A (en) | Method for testing a memory chip in multiple passes | |
EP1989561A2 (en) | Methods and apparatus for data analysis | |
CN114461579B (zh) | Pattern文件并行读取和动态调度的处理方法、系统及ATE设备 | |
CN101458301A (zh) | 自动测试设备实现匹配测试的方法 | |
CN105653455A (zh) | 一种程序漏洞的检测方法及检测系统 | |
KR20080099495A (ko) | 파이프라인 테스트 장치 및 방법 | |
CN101872002A (zh) | 探针检测装置及其方法 | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
CN101398451A (zh) | 一种用于测试背板的快速检测方法 | |
CN115686898A (zh) | 多级故障模式与影响分析方法、系统 | |
CN114020645A (zh) | 测试方法、装置、设备、可读存储介质及计算机程序产品 | |
CN114329108A (zh) | 基于芯片功能电路仿真测试的生产情况分析方法及系统 | |
CN109444712B (zh) | 基于归一法结合欧式距离函数的集成电路数据筛选方法 | |
US7613960B2 (en) | Semiconductor device test apparatus and method | |
CN112148536A (zh) | 检测深度学习芯片的方法、装置、电子设备和计算机存储介质 | |
CN110501633B (zh) | 封装级芯片测试装置及方法 | |
US11152236B2 (en) | System for and method of manufacture using multimodal analysis | |
US20070204192A1 (en) | Method for detecting defects of a chip | |
CN113985250B (zh) | Fpga芯片内部开关矩阵的开关量全覆盖测试方法 | |
CN116168750B (zh) | 存储器阵列修补方法 | |
CN101206238A (zh) | 错误覆盖分析法 | |
KR100480561B1 (ko) | 합산검사부를가지는마이크로-롬구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041 Applicant after: Chengdu Hua Microelectronics Technology Co.,Ltd. Address before: 22nd floor, G1 building, Tianfu Software Park, No. 1800, middle Yizhou Avenue, high tech Zone, Chengdu, Sichuan 610041 Applicant before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |