CN110501633B - 封装级芯片测试装置及方法 - Google Patents

封装级芯片测试装置及方法 Download PDF

Info

Publication number
CN110501633B
CN110501633B CN201910808397.XA CN201910808397A CN110501633B CN 110501633 B CN110501633 B CN 110501633B CN 201910808397 A CN201910808397 A CN 201910808397A CN 110501633 B CN110501633 B CN 110501633B
Authority
CN
China
Prior art keywords
jumper
level chip
pin
packaging
pin hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910808397.XA
Other languages
English (en)
Other versions
CN110501633A (zh
Inventor
郑鹏飞
任勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910808397.XA priority Critical patent/CN110501633B/zh
Publication of CN110501633A publication Critical patent/CN110501633A/zh
Application granted granted Critical
Publication of CN110501633B publication Critical patent/CN110501633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种封装级芯片测试装置，包含：负载板，所述负载板具有第一跳线针孔、第二跳线针孔、第一负载板电路和第二负载板电路；跳线板，所述跳线板具有跳线电路，第一跳线针脚，第二跳线针脚；所述第一跳线针脚和所述第一跳线针孔连接；所述第二跳线针脚和所述第二跳线针孔连接。据此，通过跳线板能够将同一类型的封装级芯片放置于同一负载板上进行测试，通过跳线板能够将芯片的针脚与测试机信号通道的信号类型正确匹配，从而能够实现同一类型不同品种的封装级芯片的测试工作。而且，根据本发明提供的一种测试方法，针对不同品种的封装级芯片只需要重新设计跳线板，就满足测试要求，缩短测试周期，降低测试成本，提高负载板的利用率。

Description

封装级芯片测试装置及方法
技术领域
本发明涉及半导体器件制造技术领域，特别涉及芯片封装后测试的装置，以及采用此装置对封装后的芯片进行测试的方法。
背景技术
在集成电路芯片测试领域，由于晶圆级芯片测试信号的传输路径和节点较长，测试结果所产生的误差不足以满足芯片特性参数表征的精度需求，故需建立封装级芯片测试能力。而且，封装过程中的设计或制造不良也只能通过封装级芯片的测试才能发现。
现有技术中，在测试机上建立封装级芯片测试能力的方法是，为一种芯片定制一整块测试机负载板，使其成为测试机信号通道与封装后芯片引脚之间的连接桥梁，如图1所示。但是此方案只能测试一种芯片，只适用于大批量同种的芯片测试。
根据现有技术的封装级芯片测试方法，在有新设计芯片的测试需求时，只要芯片引脚的信号类型定义有变化就需重新定制负载板。但在产品研发测试阶段，针对产品种类多，现有技术带来了如下问题，因为需要重新定制负载板，所以测试周期变长、测试成本增加，负载板适用范围较窄。
发明内容
为了解决以上技术问题，本发明提供一种封装级芯片测试装置及方法，其目的在于能够在芯片研发测试阶段，能够对多品种小批量的封装级芯片进行测试，缩短测试周期，降低测试成本，提高负载板的利用率。
为了达到上述目的，本发明提供了一种封装级芯片测试装置，包含：
一封装级芯片，所述封装级芯片具有一针脚；
一测试机，所述测试机具有一第一测试信号接口；
一负载板，所述负载板具有一安装槽，所述安装槽具有一针孔，所述针脚与所述针孔连接；所述负载板还具有一第二测试信号接口，所述第一测试信号接口和第二测试信号接口连接；
一跳线板，所述跳线板具有一跳线电路，一第一跳线针脚，一第二跳线针脚，所述跳线电路连接所述第一跳线针脚和所述第二跳线针脚；
所述负载板还具有一第一跳线针孔、一第二跳线针孔、一第一负载板电路和一第二负载板电路；
所述第一跳线针脚和所述第一跳线针孔连接；
所述第二跳线针脚和所述第二跳线针孔连接；
所述针孔与所述第一负载板电路连接，所述第一负载板电路与所述第一跳线针孔连接，所述第二跳线针孔与所述第二负载板电路连接，所述第二负载板电路与所述第二测试信号接口连接。
优选地，所述安装槽有至少二个，所述封装级芯片有至少二个类型，
所述封装级芯片类型定义为所述封装级芯片的针脚的位置、安装方法相同即为同一类型；
所述安装槽数量和所述封装级芯片类型数量相等。
优选地，定义所述封装级芯片的类型，一第一封装级芯片具有N个针脚，一第二封装级芯片具有M个针脚，M、N为正整数，M≤N，所述M个针脚均能分别与所述N个针脚中M个针脚位置一一对应，安装方法相同，则定义所述第一封装级芯片与第二封装级芯片为同一种芯片，循环比较至针脚数最多的一封装级芯片为一类型封装级芯片；
与所述类型封装级芯片所契合安装的所述安装槽为一类型安装槽。
优选地，所述安装方法包括双列直插式、球栅阵列式、扁平式、或插针网格阵列式。
优选地，所述封装级芯片测试装置用以测试所述第二封装级芯片，所述类型封装级芯片有L个针脚；
所述第一跳线针脚具有M个，所述第二分装芯片的针脚中第i个针脚位于所述类型封装级芯片中的第j个针脚处，则所述第i个第一跳线针脚位于所述第j个第一跳线针孔位。
优选地，所述封装级芯片测试装置用以测试所述第二封装级芯片，所述类型封装级芯片有L个针脚；
所述第二跳线针脚具有M个，所述第二分装芯片的针脚中第i个针脚的电性能为与所述类型封装级芯片中的第k个针脚的电性能相同，则所述第i个第二跳线针脚位于所述第k个第二跳线针孔位。
优选地，所述封装级芯片测试装置用以测试所述第二封装级芯片，所述类型封装级芯片有L个针脚，所述第一跳线针脚具有M个，所述第二跳线针脚具有M个；
所述第二分装芯片的针脚中第i个针脚位于所述类型封装级芯片中的第j个针脚处，则所述第i个第一跳线针脚位于所述第j个第一跳线针孔位；
所述第二分装芯片的针脚中第i个针脚的电性能为与所述类型封装级芯片中的第k个针脚的电性能相同，则所述第i个第二跳线针脚位于所述第k个第二跳线针孔位；
位于所述第j个第一跳线针孔位的第i个第一跳线针脚和位于第k个第二跳线针孔位的第i个第二跳线针脚，通过所述跳线电路的第i条电线连接。
优选地，所述电性能包括电压参考基点接线端、供电电压接线端、工作电压接线端、公共连接接地端、或负电压供电接线端。
为了达到上述目的，本发明还提供了一种封装级芯片测试方法，包含：
步骤一，根据一系列封装级芯片进行分类，具有一类型封装级芯片，并结合所采用的测试机，制作一负载板；所述测试机具有一第一测试信号接口；所述负载板包括一安装槽、一跳线针孔区、一第二测试信号接口；所述安装槽适用于一类型封装级芯片；所述跳线针孔区包含一第一跳线针孔和一第二跳线针孔，所述第一跳线针孔与所述安装槽连接，所述第二跳线针孔与所述第二测试信号接口连接，所述第一测试信号接口与所述第二测试信号接口连接；
步骤二，根据待测封装级芯片与所述类型封装级芯片，对比针脚的位置和电性能，制作一跳线板；
步骤三，所述跳线板插入至所述跳线针孔区；
步骤四，启动所述测试机，对安装在安装槽内的待测封装级芯片进行测试工作；
步骤五，针对新的待测封装级芯片，重复步骤二、步骤三、步骤四。
优选地，所述步骤一中，所述类型封装级芯片的类型数量为至少二个，则制作所述负载板的所述安装槽的数量等于所述类型封装级芯片的类型数量；
所述步骤二中，根据待测封装级芯片与所述类型封装级芯片比较，将所述待测封装级芯片安装至对应类型的所述安装槽中。
与现有技术相比，本发明提供一种封装级芯片测试装置，包含：一封装级芯片，所述封装级芯片具有一针脚；一测试机，所述测试机具有一第一测试信号接口；一负载板，所述负载板具有一安装槽，所述安装槽具有一针孔，所述针脚与所述针孔连接；所述负载板还具有一第二测试信号接口，所述第一测试信号接口和第二测试信号接口连接；一跳线板，所述跳线板具有一跳线电路，一第一跳线针脚，一第二跳线针脚，所述跳线电路连接所述第一跳线针脚和所述第二跳线针脚；所述负载板还具有一第一跳线针孔、一第二跳线针孔、一第一负载板电路和一第二负载板电路；所述第一跳线针脚和所述第一跳线针孔连接；所述第二跳线针脚和所述第二跳线针孔连接；所述针孔与所述第一负载板电路连接，所述第一负载板电路与所述第一跳线针孔连接，所述第二跳线针孔与所述第二负载板电路连接，所述第二负载板电路与所述第二测试信号接口连接。据此，通过跳线板能够将同一类型的封装级芯片放置于同一负载板上进行测试，通过跳线板能够将芯片的针脚与测试机信号通道的信号类型正确匹配，从而能够实现同一类型不同品种的封装级芯片的测试工作，而且，在测试过程中，针对不同品种的封装级芯片只需要重新设计跳线板，就能够满足测试要求，从而，缩短测试周期，降低测试成本，提高负载板的利用率。
在上述封装级芯片测试装置的基础上，本发明还提供了一种封装级芯片测试方法，包含：对封装级芯片进行分类；设计制作负载板；对于待测的同一类型不同品种的封装级芯片根据针脚的信号特征，设计制作跳线板；安装跳线板，采用测试机对待测的封装级芯片进行测试。据此，能够实现同一类型不同品种的封装级芯片的测试工作，而且，在测试过程中，针对不同品种的封装级芯片只需要重新设计跳线板，就能够满足测试要求，从而，缩短测试周期，降低测试成本，提高负载板的利用率。
针对不同类型的封装级芯片，可以设计新的负载板，或者设计一新的安装槽及负载板印刷电路，平行或并行测试。从而，完成了多品种，小批量的芯片的测试工作。
附图说明
图1为现有技术的封装级芯片测试装置的示意图。
图2为本发明的封装级芯片测试装置的示意图。
图3为本发明的封装级芯片测试装置的跳线板的示意图(针脚朝上的示意图)。
附图标记说明
01 封装级芯片 02 负载板
03 信号接口 10 封装级芯片
11 针脚 20 负载板
21 安装槽 211 针孔
22 第二测试信号接口 23 第一跳线针孔
24 第二跳线针孔 25 第一负载板电路
26 第二负载板电路 30 跳线板
31 跳线电路 32 第一跳线针脚
33 第二跳线针脚
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。
参阅图2所示，本发明提供了一种封装级芯片测试装置，包含：一封装级芯片10，所述封装级芯片10具有一针脚11。一测试机(图中未示)，所述测试机具有一第一测试信号接口，所述第一测试信号接口为需要检测的芯片提供输入信号，并且能够检测反馈回来的芯片的输出信号。一负载板20，所述负载板20具有一安装槽21，所述安装槽21具有一针孔211，所述针脚11与所述针孔211连接，据此，将待检测芯片10连接到所述负载板20上。所述负载板20还具有一第二测试信号接口22，所述第一测试信号接口和第二测试信号接口22连接，据此，实现了负载板20和所述测试机的信号连接。一跳线板30，所述跳线板30具有一跳线电路31，一第一跳线针脚32，一第二跳线针脚33，所述跳线电路31连接所述第一跳线针脚32和所述第二跳线针脚33，据此，通过跳线电路31的不同设计，可以实现不同的第一跳线针脚32和第二跳线针脚33之间的跳线，空间上位置的变换。所述负载板20还具有一第一跳线针孔23、一第二跳线针孔24、一第一负载板电路25和一第二负载板电路26；所述第一跳线针脚32和所述第一跳线针孔23连接；所述第二跳线针脚33和所述第二跳线针孔24连接；所述针孔211与所述第一负载板电路25连接，所述第一负载板电路25与所述第一跳线针孔23连接，所述第二跳线针孔24与所述第二负载板电路26连接，所述第二负载板电路26与所述第二测试信号接口22连接。从而实现了，从芯片10到测试机的第一测试信号接口的连接，并且可以根据针脚的性能选择第一测试接口所需对应的子接口。
本发明采用两种定义同一类型的封装级芯片。
第一种：所述封装级芯片类型定义为所述封装级芯片的针脚的位置、安装方法相同即为同一类型。
第二种：定义所述封装级芯片的类型，一第一封装级芯片具有N个针脚，一第二封装级芯片具有M个针脚，M、N为正整数，M≤N，所述M个针脚均能分别与所述N个针脚中M个针脚位置一一对应，安装方法相同，则定义所述第一封装级芯片与第二封装级芯片为同一种芯片，循环比较至针脚数最多的一封装级芯片为一类型封装级芯片。
第一种定义可以看做第二种定义的特例。第二种可以举一具体实施例来帮助理解。比如，两个封装级芯片，其采用的安装方法为扁平式，均为正方形，芯片外廓尺寸也相同，至少针脚的相关相对尺寸相同，第一个封装级芯片有8*4个针脚，第二个封装级芯片有8+8+8+7个针脚，第二个封装级芯片与第一个封装级芯片的针脚位置相比，只有一边的针脚缺少一个，其余所有针脚的安装位置均一致(换句话说，在缺少针脚的位置虚拟补上，则针脚位置完全相同)。则我们可以认为第一个封装级芯片和第二封装级芯片是同一类型的，而且以多针脚的那一个作为该类型的代表，即第一个封装级芯片(8*4)为该类型封装级芯片。
进一步的设计负载板20，与所述类型封装级芯片所契合安装的所述安装槽为一类型安装槽。所述安装槽数量和所述封装级芯片类型数量相等。
当每个负载板上只有一个安装槽的时候，就是针对不同类型的封装级芯片进行单独设计负载板，可以通用所有该类型的针脚信号定义不同的芯片的测试。
当每个负载板上有至少二个安装的时候，就可以一块负载板适用几种不同类型的封装级芯片，只要对应好相关布线区域即可。
优选地，所述安装方法包括双列直插式、球栅阵列式、扁平式、或插针网格阵列式。
所述封装级芯片测试装置用以测试所述第二封装级芯片，所述类型封装级芯片有L个针脚；所述第一跳线针脚具有M个，所述第二分装芯片的针脚中第i个针脚位于所述类型封装级芯片中的第j个针脚处，则所述第i个第一跳线针脚位于所述第j个第一跳线针孔位。
所述封装级芯片测试装置用以测试所述第二封装级芯片，所述类型封装级芯片有L个针脚；所述第二跳线针脚具有M个，所述第二分装芯片的针脚中第i个针脚的电性能为与所述类型封装级芯片中的第k个针脚的电性能相同，则所述第i个第二跳线针脚位于所述第k个第二跳线针孔位。
所述封装级芯片测试装置用以测试所述第二封装级芯片，所述类型封装级芯片有L个针脚，所述第一跳线针脚具有M个，所述第二跳线针脚具有M个。所述第二分装芯片的针脚中第i个针脚位于所述类型封装级芯片中的第j个针脚处，则所述第i个第一跳线针脚位于所述第j个第一跳线针孔位；所述第二分装芯片的针脚中第i个针脚的电性能为与所述类型封装级芯片中的第k个针脚的电性能相同，则所述第i个第二跳线针脚位于所述第k个第二跳线针孔位；位于所述第j个第一跳线针孔位的第i个第一跳线针脚和位于第k个第二跳线针孔位的第i个第二跳线针脚，通过所述跳线电路的第i条电线连接。
优选地，所述针脚11的电性能包括电压参考基点接线端、供电电压接线端、工作电压接线端、公共连接接地端、或负电压供电接线端。
参阅图3所示，举简单的实施例来理解前述跳线的电路设计。假设该类型芯片是12个针脚的电路，类型芯片的针脚(a、b、c、d、e、f、g、h、i、j、k、l)，假设类型芯片的针脚设定c位是电压参考基点接线端，j位是供电电压接线端，现有一待测同类型的芯片，有两个针脚，对比类型芯片，其中两个针脚位于对应a位和d位，a位是供电电压接线端，d位是电压参考基点接线端。如图所示，第1个第一跳线针脚321对应负载板上第a个第一跳线针孔23a位，第2个第一跳线针脚322对应负载板上第d个第一跳线针孔23d位，对应电特性，第1个第二跳线针脚331(供电电压接线端)对应负载板上第j个第二跳线针孔24j位，第2个第二跳线针脚332(电压参考基点接线端)对应负载板上第j个第二跳线针孔24c位，第1个第一跳线针脚321和第1个第二跳线针脚331之间通过电线311(即第1个跳线电路)连接，第2个第一跳线针脚322和第2个第二跳线针脚332之间通过电线312(即第2个跳线电路)连接。
前面所讲的电路主要是导线连接两器件或部件，多条电路做在一起，形成印刷电路板式电路。
为了达到上述目的，本发明还提供了一种封装级芯片测试方法，包含：
步骤一，根据一系列封装级芯片进行分类，具有一类型封装级芯片，并结合所采用的测试机，制作一负载板；所述测试机具有一第一测试信号接口；所述负载板包括一安装槽、一跳线针孔区、一第二测试信号接口；所述安装槽适用于一类型封装级芯片；所述跳线针孔区包含一第一跳线针孔和一第二跳线针孔，所述第一跳线针孔与所述安装槽连接，所述第二跳线针孔与所述第二测试信号接口连接，所述第一测试信号接口与所述第二测试信号接口连接；
步骤二，根据待测封装级芯片与所述类型封装级芯片，对比针脚的位置和电性能，制作一跳线板；
步骤三，所述跳线板插入至所述跳线针孔区；
步骤四，启动所述测试机，对安装在安装槽内的待测封装级芯片进行测试工作；
步骤五，针对新的待测封装级芯片，重复步骤二、步骤三、步骤四。
优选地，所述步骤一中，所述类型封装级芯片的类型数量为至少二个，则制作所述负载板的所述安装槽的数量等于所述类型封装级芯片的类型数量；
所述步骤二中，根据待测封装级芯片与所述类型封装级芯片比较，将所述待测封装级芯片安装至对应类型的所述安装槽中。
以上所述，即为本发明提供的封装级芯片测试装置的组成部件，主要是电气接口之间的相互连接，将电路分为两部分，一部分与芯片连接，一部分与测试机连接，并且通过跳线板作为电路选择的器件，连接这两部分电路。据此，本发明产生的技术效果在于，通过跳线板能够将同一类型的封装级芯片放置于同一负载板上进行测试，通过跳线板能够将芯片的针脚与测试机信号通道的信号类型正确匹配，从而能够实现同一类型不同品种的封装级芯片的测试工作，而且，在测试过程中，针对不同品种的封装级芯片只需要重新设计跳线板，就能够满足测试要求，从而，缩短测试周期，降低测试成本，提高负载板的利用率。而且，针对不同类型的封装级芯片，可以设计新的负载板，或者设计一新的安装槽及负载板印刷电路，平行或并行测试。从而，完成了多品种，小批量的芯片的测试工作。
与现有技术相比，本发明提供一种封装级芯片测试方法，主要是设计类型化的负载板，并且设计针对不同品种的跳线板。据此，能够实现同一类型不同品种的封装级芯片的测试工作，而且，在测试过程中，针对不同品种的封装级芯片只需要重新设计跳线板，就能够满足测试要求，从而，缩短测试周期，降低测试成本，提高负载板的利用率。并且，可以完成宽类型，多品种，小批量的芯片的测试工作。为新芯片设计过程中的特殊的封装级芯片测试提供了一种经济、快速的方法，加快产品设计、迭代和定型。
上述具体实施例和附图说明仅为例示性说明本发明的技术方案及其技术效果，而非用于限制本发明。任何熟于此项技术的本领域技术人员均可在不违背本发明的技术原理及精神的情况下，在权利要求保护的范围内对上述实施例进行修改或变化，均属于本发明的权利保护范围。

Claims (4)

1.一种封装级芯片测试装置，其特征在于，包含：
一封装级芯片，所述封装级芯片具有一针脚；
一测试机，所述测试机具有一第一测试信号接口；
一负载板，所述负载板具有一安装槽，所述安装槽具有一针孔，所述针脚与所述针孔连接；所述负载板还具有一第二测试信号接口，所述第一测试信号接口和第二测试信号接口连接；
一跳线板，所述跳线板具有一跳线电路，一第一跳线针脚，一第二跳线针脚，所述跳线电路连接所述第一跳线针脚和所述第二跳线针脚；
所述负载板还具有一第一跳线针孔、一第二跳线针孔、一第一负载板电路和一第二负载板电路；
所述第一跳线针脚和所述第一跳线针孔连接；
所述第二跳线针脚和所述第二跳线针孔连接；
所述针孔与所述第一负载板电路连接，所述第一负载板电路与所述第一跳线针孔连接，所述第二跳线针孔与所述第二负载板电路连接，所述第二负载板电路与所述第二测试信号接口连接；
所述安装槽有至少二个，所述封装级芯片有至少二个类型，
所述封装级芯片类型定义为所述封装级芯片的针脚的位置、安装方法相同即为同一类型；
所述安装槽数量和所述封装级芯片类型数量相等；
定义所述封装级芯片的类型，一第一封装级芯片具有N个针脚，一第二封装级芯片具有M个针脚，M、N为正整数，M≤N，所述M个针脚均能分别与所述N个针脚中M个针脚位置一一对应，安装方法相同，则定义所述第一封装级芯片与第二封装级芯片为同一种芯片，循环比较至针脚数最多的一封装级芯片为一类型封装级芯片；
与所述类型封装级芯片所契合安装的所述安装槽为一类型安装槽；
所述封装级芯片测试装置用以测试所述第二封装级芯片，所述类型封装级芯片有L个针脚，所述第一跳线针脚具有M个，所述第二跳线针脚具有M个；
所述第二封装级 芯片的针脚中第i个针脚位于所述类型封装级芯片中的第j个针脚处，则所述第i个第一跳线针脚位于所述第j个第一跳线针孔位；
所述第二封装级 芯片的针脚中第i个针脚的电性能为与所述类型封装级芯片中的第k个针脚的电性能相同，则所述第i个第二跳线针脚位于所述第k个第二跳线针孔位；
位于所述第j个第一跳线针孔位的第i个第一跳线针脚和位于第k个第二跳线针孔位的第i个第二跳线针脚，通过所述跳线电路的第i条电线连接。
2.如权利要求1所述的封装级芯片测试装置，其特征在于，所述安装方法包括双列直插式、球栅阵列式、扁平式、或插针网格阵列式。
3.如权利要求1所述的封装级芯片测试装置，其特征在于，所述电性能包括电压参考基点接线端、供电电压接线端、工作电压接线端、公共连接接地端、或负电压供电接线端。
4.一种封装级芯片测试方法，其特征在于，包含：
步骤一，根据一系列封装级芯片进行分类，具有一类型封装级芯片，并结合所采用的测试机，制作一负载板；所述测试机具有一第一测试信号接口；所述负载板包括一安装槽、一跳线针孔区、一第二测试信号接口；所述安装槽适用于一类型封装级芯片；所述跳线针孔区包含一第一跳线针孔和一第二跳线针孔，所述第一跳线针孔与所述安装槽连接，所述第二跳线针孔与所述第二测试信号接口连接，所述第一测试信号接口与所述第二测试信号接口连接；
步骤二，根据待测封装级芯片与所述类型封装级芯片，对比针脚的位置和电性能，制作一跳线板；
步骤三，将如权利要求1所述的跳线板插入至所述跳线针孔区；
步骤四，启动所述测试机，对安装在安装槽内的待测封装级芯片进行测试工作；
步骤五，针对新的待测封装级芯片，重复步骤二、步骤三、步骤四；
所述步骤一中，所述类型封装级芯片的类型数量为至少二个，则制作所述负载板的所述安装槽的数量等于所述类型封装级芯片的类型数量；
所述步骤二中，根据待测封装级芯片与所述类型封装级芯片比较，将所述待测封装级芯片安装至对应类型的所述安装槽中。
CN201910808397.XA 2019-08-29 2019-08-29 封装级芯片测试装置及方法 Active CN110501633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910808397.XA CN110501633B (zh) 2019-08-29 2019-08-29 封装级芯片测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910808397.XA CN110501633B (zh) 2019-08-29 2019-08-29 封装级芯片测试装置及方法

Publications (2)

Publication Number Publication Date
CN110501633A CN110501633A (zh) 2019-11-26
CN110501633B true CN110501633B (zh) 2021-10-15

Family

ID=68590404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910808397.XA Active CN110501633B (zh) 2019-08-29 2019-08-29 封装级芯片测试装置及方法

Country Status (1)

Country Link
CN (1) CN110501633B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114019350A (zh) * 2021-10-21 2022-02-08 上海华力集成电路制造有限公司 并行测试装置
CN114548247A (zh) * 2022-02-14 2022-05-27 绿盟科技集团股份有限公司 一种数据分析方法、装置及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563509A (en) * 1994-06-30 1996-10-08 Vlsi Technology, Inc. Adaptable load board assembly for testing ICs with different power/ground bond pad and/or pin configurations
TW291535B (en) * 1996-06-15 1996-11-21 Taiwan Semiconductor Mfg Separate testing board for semiconducting component
JP4667679B2 (ja) * 2001-09-27 2011-04-13 Ｏｋｉセミコンダクタ株式会社 プローブカード用基板
CN101545946A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 用于产品可靠性测试板的跳线板
CN201319057Y (zh) * 2008-11-14 2009-09-30 中芯国际集成电路制造(上海)有限公司 芯片转接板
CN102053174A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 跳线板
CN102466774A (zh) * 2010-11-12 2012-05-23 中国科学院微电子研究所 集成电路辅助测试装置
CN103149388B (zh) * 2013-02-06 2016-05-04 深圳欧菲光科技股份有限公司 集成电路测试连接装置和方法

Also Published As

Publication number Publication date
CN110501633A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
CN110501633B (zh) 封装级芯片测试装置及方法
KR20120096063A (ko) 지능형 프로브 카드 아키텍처
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
CN108878306B (zh) 一种多工位集成电路熔丝修调测试系统及其修调方法
US5825171A (en) Universal burn-in board
CN116660719A (zh) 一种基于flex测试系统的通用ate接口子母板测试方法
CN112305400B (zh) 一种参数快速扫描测试装置和方法
CN107450008A (zh) 芯片测试系统
CN115267481A (zh) 一种芯片测试电路和芯片测试装置
CN109425810B (zh) 半导体测试装置、半导体测试系统以及半导体测试方法
KR102641270B1 (ko) 프로브 카드
CN103915416A (zh) 具有薄膜覆晶封装的电子装置
CN101165502B (zh) 测试仪同测方法
KR100974669B1 (ko) 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
KR20140078170A (ko) 제이택 인터페이스 보드
US7093209B2 (en) Method and apparatus for packaging test integrated circuits
KR101161809B1 (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
CN101339225B (zh) 具有混合信号处理装置的测试界面
CN220730355U (zh) 芯片测试板、测试系统
KR20120107379A (ko) 멀티칩 패키지 테스트 시스템
KR20210105313A (ko) Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비
CN208655575U (zh) 一种多工位集成电路熔丝修调测试系统
US7088092B2 (en) Silicon-on-insulator channel architecture for automatic test equipment
CN105510803A (zh) 集成电路测试装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant