CN102466774A - 集成电路辅助测试装置 - Google Patents

集成电路辅助测试装置 Download PDF

Info

Publication number
CN102466774A
CN102466774A CN2010105444227A CN201010544422A CN102466774A CN 102466774 A CN102466774 A CN 102466774A CN 2010105444227 A CN2010105444227 A CN 2010105444227A CN 201010544422 A CN201010544422 A CN 201010544422A CN 102466774 A CN102466774 A CN 102466774A
Authority
CN
China
Prior art keywords
integrated circuit
anchor clamps
pin
auxiliary test
test unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105444227A
Other languages
English (en)
Inventor
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010105444227A priority Critical patent/CN102466774A/zh
Publication of CN102466774A publication Critical patent/CN102466774A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种集成电路辅助测试装置。该集成电路辅助测试装置通过将偏置配置板与夹具分离,再通过转接插座进行连接,把偏置配置部分转化到了与被测集成电路的电路承载板垂直的第三维,可以在有限空间内辐照或老化更多的集成电路;同时利用通用偏置配置板上的跳线对所有的管脚分别进行相应的配置,可以省去针对不同电路需要进行相应的PCB板制作的过程,大大缩短了静态总剂量与静态老化的前期准备时间。

Description

集成电路辅助测试装置
技术领域
本发明涉及集成电路的可靠性测试领域,尤其涉及一种集成电路辅助测试装置。
背景技术
静态总剂量与静态老化是对集成电路的两种可靠性测试方法:
静态总剂量测试是在静态偏置条件(对集成电路加上工作电压,并对相应管腿施加偏置)下对集成电路的抗空间总剂量性能进行评估的测试,对于评估空间应用集成电路可靠性具有重要意义。
静态老化是在静态偏置条件(对集成电路加上工作电压,并对相应管腿施加偏置)下对集成电路的早期失效,特别是对由于集成电路在工艺生产阶段产生的缺陷能及早地进行筛选,提高集成电路产品的可靠性。
为了完成静态总剂量与静态老化,通常的方法是对不同的电路根据电路特点进行偏置设计,之后再根据所设计的偏置制作与之对应的印刷电路板(PCB板),然后在所制作的PCB板上焊接偏置电阻与夹具,最后对集成电路进行静态总剂量与静态老化测试。
在实现本发明的过程中,发明人意识到现有的静态总剂量与静态老化两种可靠性测试方式,准备周期较长(设计周期+PCB制作周期+焊接周期)。
发明内容
(一)要解决的技术问题
本发明针对现有技术中存在的静态总剂量与静态老化两种可靠性测试方式,准备周期较长的技术问题,而提出一种集成电路辅助测试装置。
(二)技术方案
本发明的集成电路辅助测试装置,包括:夹具、电路承载板、转接插座、偏置配置板,其中:夹具,插接于电路承载板的一面,用于夹持待测试的集成电路,待测试的集成电路的管脚电连接至对应的夹具管脚;转接插座,插接于电路承载板的另一面,用于转接夹具管脚至偏置配置板的对应管脚;偏置配置板,插接于转接插座,用于配置待测试的集成电路的各管脚的偏置状态。
优选地,本技术方案中,偏置配置板,用于配置待测试集成电路的各管脚为以下偏置状态之一:通过跳线直接与电源或地相连;或通过偏置电阻与电源或地相连;或通过偏置电阻与其他管脚相连。
优选地,本技术方案中,偏置配置板与电路承载板垂直设置。
(三)有益效果
本发明中,通过利用偏置配置板上的跳线对所有的集成电路管脚分别进行相应的偏置配置,可以节约针对不同集成电路需要进行相应的PCB板制作的过程,大大缩短了静态总剂量与静态老化的前期准备时间。并且,将偏置配置板与夹具分离,再通过转接插座进行连接,把偏置配置部分转化到了与电路承载板垂直的第三维,从而可以在有限空间内辐照或老化更多的集成电路。
附图说明
图1为本发明实施例集成电路辅助测试装置的照片;
图2为本发明实施例集成电路辅助测试装置中偏置配置板的正面照片;
图3为本发明实施例集成电路辅助测试装置中偏置配置板的背面照片;
图4为本发明实施例集成电路辅助测试装置中偏置配置板配置偏置状态的电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明公开了一种集成电路辅助测试装置,其特征在于,包括:夹具、电路承载板、转接插座、偏置配置板,其中:夹具,插接于电路承载板的一面,用于夹持待测试的集成电路,待测试的集成电路的管脚电连接至对应的夹具管脚;转接插座,插接于电路承载板的另一面,用于转接夹具管脚至偏置配置板的对应管脚;偏置配置板,插接于转接插座,用于配置待测试的集成电路的各管脚的偏置状态。
本发明中,待测试集成电路的各管脚可以通过偏置配置板,配置为以下偏置状态之一:通过跳线直接与电源或地相连;或通过偏置电阻与电源或地相连;或通过偏置电阻与其他管脚相连。
由于夹具可以重复插拔,偏置配置板可以重复设置,因此本发明的集成电路辅助测试装置可以重复使用。在进行测试时,只需要将集成电路插入夹具当中,而后再通过偏置配置板进行配置状态测试即可。因此,可以节约针对不同电路需要进行相应的PCB板制作的过程,大大缩短了静态总剂量与静态老化的前期准备时间。
本发明的集成电路辅助测试装置中,偏置配置板与电路承载板垂直设置。同时,在测试过程中:待测试的集成电路与电路承载板垂直。由于偏置配置板与电路承载板采用垂直连接,把偏置电路空间转化到第三维,从而节省了电路承载板的有效空间,利用节省的空间可以增加测试集成电路的数量。
在本发明的集成电路辅助测试装置中,电路承载板为1块;夹具的数量根据电路承载板的面积进行设置,每一块夹具对应两块转接插座和偏置配置板;偏置配置板拥有与夹具单排管脚数相同的配置通道。优选地,夹具为40管脚的零拔插力夹具;偏置配置板为配合40管脚零拔插力夹具的每块20路配置通道的PCB板;集成电路为1块40管脚以下的双列直插集成电路或2块20管脚以下的双列直插集成电路。在本发明后续的实施例中,在一块电路承载板上设置了6块夹具。
以下将给出本发明用于静态总剂量辐照与静态老化测试的集成电路辅助测试装置。图1为本发明实施例集成电路辅助测试装置的照片。如图1所示,本实施例中包含6个40管脚零拔插力夹具4的电路板为被测集成电路的电路承载板1,该电路承载板可以对6个40管脚以下的双列直插集成电路进行静态总剂量辐照与静态老化测试,或者对12个20管脚以下的双列直插集成电路进行静态总剂量辐照与静态老化测试。如果需要对更多器件进行测试,可以利用本专利的方法增加更多夹具,如果需要对更多管脚的集成电路进行测试,也可以更换管脚多的夹具。与电路承载板垂直,由转接插座3连接的是通用偏置配置板2。
图2为本发明实施例集成电路辅助测试装置中偏置配置板的正面照片;图3为本发明实施例集成电路辅助测试装置中偏置配置板的背面照片。如图2、3所示,该通用偏置配置板包含了跳线和偏置电阻,可以通过跳线灵活配置。
图4为本发明实施例集成电路辅助测试装置中偏置配置板配置偏置状态的电路图。如图4所示,配置可以分以下几种情况:被测集成电路的管脚可以通过跳线直接与电源/地相连;被测集成电路的管脚可以通过偏置电阻与电源/地相连;被测集成电路的管脚可以通过偏置电阻与其它特定管脚相连,该种连接方法在本实施例中可以有4种不同连接。如果需要更多种连接可以由本发明的方法增加连接。
本发明通过将偏置配置板与夹具分离,再通过转接插座进行连接,把偏置配置部分转化到了与被测集成电路的电路承载板垂直的第三维,可以在有限空间内辐照或老化更多的集成电路;同时利用通用偏置配置板上的跳线对所有的管脚分别进行相应的配置,可以节约针对不同电路需要进行相应的PCB板制作的过程,大大缩短了静态总剂量与静态老化的前期准备时间。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种集成电路辅助测试装置,其特征在于,包括:夹具、电路承载板、转接插座、偏置配置板,其中:
所述夹具,插接于所述电路承载板的一面,用于夹持待测试的集成电路,所述待测试的集成电路的管脚电连接至对应的夹具管脚;
所述转接插座,插接于所述电路承载板的另一面,用于转接所述夹具管脚至所述偏置配置板的对应管脚;
所述偏置配置板,插接于所述转接插座,用于配置所述待测试的集成电路的各管脚的偏置状态。
2.根据权利要求1所述的集成电路辅助测试装置,其特征在于,所述偏置配置板,用于配置所述待测试集成电路的各管脚为以下偏置状态之一:
通过跳线直接与电源或地相连;或
通过偏置电阻与电源或地相连;或
通过偏置电阻与其他管脚相连。
3.根据权利要求1所述的集成电路辅助测试装置,其特征在于:所述偏置配置板与所述电路承载板垂直设置。
4.根据权利要求1所述的集成电路辅助测试装置,其特征在于,
所述电路承载板为1块;
所述夹具的数量根据电路承载板的面积进行设置,每一块所述夹具对应两块转接插座和偏置配置板;
所述偏置配置板拥有与所述夹具单排管脚数相同的配置通道。
5.根据权利要求4所述的集成电路辅助测试装置,其特征在于,
所述夹具为40管脚的零拔插力夹具;
所述偏置配置板为配合所述夹具的每块20路配置通道的印刷电路板;
所述集成电路为1块40管脚以下的双列直插集成电路或2块20管脚以下的双列直插集成电路。
6.根据权利要求4所述的集成电路辅助测试装置,其特征在于,所述夹具为6块。
7.根据权利要求1-6中任一项所述的集成电路辅助测试装置,其特征在于,该集成电路辅助测试装置用于集成电路的静态总剂量和静态老化测试。
CN2010105444227A 2010-11-12 2010-11-12 集成电路辅助测试装置 Pending CN102466774A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105444227A CN102466774A (zh) 2010-11-12 2010-11-12 集成电路辅助测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105444227A CN102466774A (zh) 2010-11-12 2010-11-12 集成电路辅助测试装置

Publications (1)

Publication Number Publication Date
CN102466774A true CN102466774A (zh) 2012-05-23

Family

ID=46070672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105444227A Pending CN102466774A (zh) 2010-11-12 2010-11-12 集成电路辅助测试装置

Country Status (1)

Country Link
CN (1) CN102466774A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646177A (zh) * 2016-10-28 2017-05-10 中国空间技术研究院 一种宇航用半导体器件总剂量辐射试验通用偏置电路板
CN109975691A (zh) * 2019-03-29 2019-07-05 成都天奥技术发展有限公司 集成电路通用老化试验装置
CN110488213A (zh) * 2019-07-15 2019-11-22 航天科工防御技术研究试验中心 一种霍尔电流传感器测试装置及方法
CN110501633A (zh) * 2019-08-29 2019-11-26 上海华力集成电路制造有限公司 封装级芯片测试装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0070225A1 (fr) * 1981-07-10 1983-01-19 Thomson-Csf Dispositif support de circuits intégrés utilisé dans un système de sélection de circuits intégrés à haute fiabilité
EP0407787A1 (fr) * 1989-06-27 1991-01-16 Alcatel Cit Agencement de test de cartes à circuit imprimé et son application au test de cartes à circuit imprimé formant un équipement de multiplexage-démultiplexage de signaux numériques
EP0369112B1 (de) * 1988-11-12 1993-11-03 MANIA GmbH & Co. Adapter für elektronische Prüfvorrichtungen für Leiterplatten und dgl.
CN1451190A (zh) * 2000-08-29 2003-10-22 莫莱克斯公司 集成电路测试插口
CN1619789A (zh) * 2003-06-11 2005-05-25 因芬尼昂技术股份公司 测试集成芯片之测试系统及测试系统之转接器组件
CN101231322A (zh) * 2007-02-09 2008-07-30 段超毅 集成电路开路/短路的测试连接方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0070225A1 (fr) * 1981-07-10 1983-01-19 Thomson-Csf Dispositif support de circuits intégrés utilisé dans un système de sélection de circuits intégrés à haute fiabilité
EP0369112B1 (de) * 1988-11-12 1993-11-03 MANIA GmbH & Co. Adapter für elektronische Prüfvorrichtungen für Leiterplatten und dgl.
EP0407787A1 (fr) * 1989-06-27 1991-01-16 Alcatel Cit Agencement de test de cartes à circuit imprimé et son application au test de cartes à circuit imprimé formant un équipement de multiplexage-démultiplexage de signaux numériques
CN1451190A (zh) * 2000-08-29 2003-10-22 莫莱克斯公司 集成电路测试插口
CN1619789A (zh) * 2003-06-11 2005-05-25 因芬尼昂技术股份公司 测试集成芯片之测试系统及测试系统之转接器组件
CN101231322A (zh) * 2007-02-09 2008-07-30 段超毅 集成电路开路/短路的测试连接方法及装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646177A (zh) * 2016-10-28 2017-05-10 中国空间技术研究院 一种宇航用半导体器件总剂量辐射试验通用偏置电路板
CN106646177B (zh) * 2016-10-28 2023-06-06 中国空间技术研究院 一种宇航用半导体器件总剂量辐射试验通用偏置电路板
CN109975691A (zh) * 2019-03-29 2019-07-05 成都天奥技术发展有限公司 集成电路通用老化试验装置
CN110488213A (zh) * 2019-07-15 2019-11-22 航天科工防御技术研究试验中心 一种霍尔电流传感器测试装置及方法
CN110501633A (zh) * 2019-08-29 2019-11-26 上海华力集成电路制造有限公司 封装级芯片测试装置及方法

Similar Documents

Publication Publication Date Title
CN106771987B (zh) 一种基于子母板的集成电路芯片老化测试装置及测试方法
CN104316859A (zh) 一种具有高通用性的芯片测试设备
CN207281106U (zh) 小管脚间距半导体器件裸芯片老化测试插座
CN102466774A (zh) 集成电路辅助测试装置
DE60235182D1 (de) Verfahren und vorrichtung zum prüfen von sockeln in der schaltung
CN202548165U (zh) 一种用于测试柔性线路板电路的转接装置
TW201339603A (zh) 用於老化測試設備的測試板
CN105527509A (zh) 用于对电子设备进行热测试的设备及相应方法
CN102752623A (zh) 信号测试装置
CN106896242B (zh) 探针测试连接装置
CN102735958A (zh) 一种电子元件移动测试装置及方法
US9274140B2 (en) Multi-purpose integrated circuit device contactor
US6323666B1 (en) Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler
CN203455435U (zh) 单面印刷电路板开路和短路测试装置
CN101769979A (zh) 连接器测试治具
KR20130071816A (ko) 반도체(ic)용 테스트 유닛
US10209275B2 (en) Detachable probe card interface
CN218647102U (zh) 一种电子工业设备测试探针座
TW200716994A (en) Circuit board inspecting apparatus and circuit board inspecting method
CN212255394U (zh) 一种模块电源产品的老化夹具
KR102065601B1 (ko) 테스트 핸들러의 접속 장치 및 방법
CN203838299U (zh) 晶体管芯片测试电路
CN101311735A (zh) 测试设备
CN218974419U (zh) 子母板结构的ic电子元件测试夹具
KR101083999B1 (ko) 기판 조립체의 검사방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523