CN108335720B - 使用存储器测试机编写个性化数据的方法 - Google Patents

使用存储器测试机编写个性化数据的方法 Download PDF

Info

Publication number
CN108335720B
CN108335720B CN201810106247.XA CN201810106247A CN108335720B CN 108335720 B CN108335720 B CN 108335720B CN 201810106247 A CN201810106247 A CN 201810106247A CN 108335720 B CN108335720 B CN 108335720B
Authority
CN
China
Prior art keywords
data
memory
personalized
bit
personalized data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810106247.XA
Other languages
English (en)
Other versions
CN108335720A (zh
Inventor
朱渊源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810106247.XA priority Critical patent/CN108335720B/zh
Publication of CN108335720A publication Critical patent/CN108335720A/zh
Application granted granted Critical
Publication of CN108335720B publication Critical patent/CN108335720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种使用存储器测试机编写个性化数据的方法，包括：步骤一、将存储器测试机和多个存储器芯片连接；步骤二、将输入数据拆分为共同数据和个性化数据，对个性化数据进行写入：步骤21、将各存储器芯片对应的个性化数据按照位的前后顺序依次排列；步骤22、提取各存储器芯片对应的个性化数据的第一位数据并按照各第一位数据设置对应的通道的逻辑电平；步骤23、发送时钟信号将各通道的逻辑电平同时发生到对应的存储器芯片，实现各个性化数据的第一位数据的同时锁存；步骤24、重复步骤22和23完成各个性化数据其它位数据的同时锁存，之后进行个性化数据写入。本发明能节省各同测芯片的个性化数据的写入时间，提高测试效率。

Description

使用存储器测试机编写个性化数据的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种使用存储器测试机编写个性化数据的方法。
背景技术
在存储器芯片测试领域，提高同测数是测试工程师提高测试效率采用的方案，128→256→512→1024同测不断涌现。
但在嵌入式闪存(FLASH)测试中，需要对每个芯片写入个性化配置的调整值、LOT信息、SLOT信息、XY坐标信息。对于XY坐标信息，SLOT信息和LOT信息现说明如下：
在半导体制造领域中，芯片是制作在半导体衬底如硅衬底上的，硅衬底通常为圆片，故通常称为晶圆；一片晶圆上会集成多个芯片，故芯片在晶圆的位置通过XY坐标信息确定。
在芯片的生产过程中，通常会大量生产，多片晶圆会放置在一个晶圆盒(cassette)中，通常会给放置在同一晶圆盒中各晶圆编写同一批号，该批号即对应于LOT信息，也即LOT信息相同的晶圆是同一批晶圆，生产时是以LOT信息为单位安排生产的。
在同一晶圆盒中的多个晶圆也需要编号，通常一个晶圆盒中具有25个放置晶圆的位置，按照晶圆在晶圆盒中的放置位置给晶圆编号，这个编号即为SLOT信息。
而现有的存储器测试机的特点是通道多，可以实现高同测，但同测时所有芯片都会由向量发生器传送相同的值，所以要实现个性化值写入，只能通过测试程序选定一颗被测芯片(DUT)，执行包含写入该芯片的个性化信息的向量，发送波形，待该芯片写入完成后，再选定另一颗被测芯片，如此遍历所有的被测芯片。如图1所示，是现有使用存储器测试机编写个性化数据的方法的波形图；存储器测试机的多个通道如通道1、通道2至通道n所示，被测芯片即DUT则分别用DUT1、DUT2和DUTn表示。其中，数据1、数据2至数据n表示对应的DUT1、DUT2至DUTn的个性化数据，由于是个性化数据，故数据1、数据2至数据n之间的值分别不同。现有方法中，也实现个性化数据的输入，只能按照DUT的不同依次输入，如图1中DUT1输入波形、DUT2输入波形至DUTn输入波形所示。
各DUT输入波形分别包括了输入数据和时钟信号，输入数据又分别包括指令、地址和对应的个性化数据即数据1、数据2至数据n中的对应的一个。由于图1所示可知，由于各DUT的个性化数据时分别输入的，要实现对全部n个DUT的个性化数据的输入，则需要重复n次输入，即需遍历n次。也即，如果是1024同测，在写个性化值操作时，最大需遍历1024次，发送1024次向量，非常花费时间，如何缩短存储器测试机同测时个性化值写入的时间，成为测试工程师需要面临的巨大挑战。
发明内容
本发明所要解决的技术问题是提供一种使用存储器测试机编写个性化数据的方法，能节省各同测芯片的个性化数据的写入时间，提高测试效率。
为解决上述技术问题，本发明提供的使用存储器测试机编写个性化数据的方法包括如下步骤：
步骤一、将存储器测试机和多个用于同测的存储器芯片连接，所述存储器测试机的每一个通道连接一个所述存储器芯片。
步骤二、将输入数据拆分为共同数据和个性化数据，每一个所述存储器芯片的个性化数据都不同，按如下步骤对所述个性化数据进行写入：
步骤21、将各所述存储器芯片对应的个性化数据按照位的前后顺序依次排列。
步骤22、提取各所述存储器芯片对应的个性化数据的第一位数据并按照各所述第一位数据设置对应的所述通道的逻辑电平。
步骤23、发送时钟信号将各所述通道的逻辑电平同时发生到对应的所述存储器芯片，实现各所述个性化数据的第一位数据的同时锁存。
步骤24、重复步骤22和23完成各所述个性化数据的第二位数据的同时锁存，之后依次增加位数直到各所述个性化数据的全部位数据都锁存，之后将各所述个性化数据的各位写入到对应的所述存储器芯片中。
进一步改进是，在步骤二中进行所述个性化数据写入之前还包括进行所述共同数据的写入的步骤。
进一步改进是，所述共同数据由所述存储器测试机的向量发生器传送。
进一步改进是，所述共同数据包括操作指令和写入地址。
进一步改进是，各所述个性化数据包括一个字节以上的数据，每一个字节需要重复进行8次步骤22和23。
进一步改进是，步骤23中发送的时钟信号的周期数为1个。
进一步改进是，步骤23中通过在所述存储器芯片的时钟输入端发送时钟信号。
进一步改进是，各所述个性化数据对应位的数据为0或1；步骤22中，当所述第一位数据为0时，所述通道的逻辑电平设置为低电平；当所述第一位数据为1时，所述通道的逻辑电平设置为高电平。
进一步改进是，步骤一中同测的所述存储器芯片的数量为128、256、512或1024。
进一步改进是，各所述个性化数据包括对应的所述存储器芯片的调整值，LOT信息，SLOT信息，XY坐标信息。
进一步改进是，所述存储器芯片为嵌入式闪存芯片。
本发明对各同测芯片即同测的存储器芯片的个性化数据的写入进行了特别的设置，主要是将各同测芯片的个性化数据进行了按位即bit的拆分，并按照顺序排列；在传输按照bit的位号进行传输且是同时传输相同bit位所有同测芯片的信息，这样总的传输次数仅为个性化数据的位数，和同测的芯片数目无关，这样就能大大节省各同测芯片的个性化数据的写入时间，提高测试效率并从而降低测试成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有使用存储器测试机编写个性化数据的方法的波形图；
图2是本发明实施例使用存储器测试机编写个性化数据的方法的流程图；
图3是本发明实施例使用存储器测试机编写个性化数据的方法的波形图。
具体实施方式
如图2所示，是本发明实施例使用存储器测试机编写个性化数据的方法的流程图；如图3所示，是本发明实施例使用存储器测试机编写个性化数据的方法的波形图，本发明实施例使用存储器测试机编写个性化数据的方法包括如下步骤：
步骤一、将存储器测试机和多个用于同测的存储器芯片连接，所述存储器测试机的每一个通道连接一个所述存储器芯片。
图3中，用于同测的存储器芯片即为通常所称的被测芯片，英文用DUT表示，图3中显示了n个DUT，分别用DUT1，DUT2至DUTn表示。对应连接的通道分别用通道1、通道2至通道n表示。较佳为，所述存储器芯片为嵌入式闪存芯片。
本发明实施例中，同测的所述存储器芯片的数量即n为128、256、512或1024。
步骤二、将输入数据拆分为共同数据和个性化数据。
本发明实施例中，在步骤二中进行所述个性化数据写入之前还包括进行所述共同数据的写入的步骤，所述共同数据的写入的步骤对应于图3中的共同数据波形，共同数据包括指令即操作指令和地址即写入地址，通过发送时钟信号后实现相应的共同数据波形的传输。
所述共同数据由所述存储器测试机的向量发生器传送，所有DUT的共同数据都相同，能实现同时传输。
各所述个性化数据包括对应的所述存储器芯片的调整值，LOT信息，SLOT信息，XY坐标信息。
每一个所述存储器芯片的个性化数据都不同，按如下步骤对所述个性化数据进行写入：
步骤21、将各所述存储器芯片对应的个性化数据按照位的前后顺序依次排列。
步骤22、提取各所述存储器芯片对应的个性化数据的第一位数据即bit0并按照各所述第一位数据设置对应的所述通道的逻辑电平。
各所述个性化数据对应位的数据为0或1；步骤22中，当所述第一位数据为0时，所述通道的逻辑电平设置为低电平；当所述第一位数据为1时，所述通道的逻辑电平设置为高电平。
步骤23、发送时钟信号将各所述通道的逻辑电平同时发生到对应的所述存储器芯片，实现各所述个性化数据的第一位数据的同时锁存。
发送的时钟信号对应于图3中的时钟波形。本发明实施例中，步骤23中发送的时钟信号的周期数为1个；在其它实施例中也能为：步骤23中发送的时钟信号的周期数大于1个。较佳为，步骤23中通过在所述存储器芯片的时钟输入端发送时钟信号。
上述步骤22至步骤23对应于图3中的bit0电平设置阶段。
步骤24、重复步骤22和23完成各所述个性化数据的第二位数据的同时锁存，即完成图3中的bit1电平设置阶段。
之后依次增加位数直到各所述个性化数据的全部位数据都锁存，图3中共显示了3位数据的传输，最后一位对应于bit2电平设置阶段。
之后将各所述个性化数据的各位写入到对应的所述存储器芯片中。通常，是在所有位数据都传输完成并锁存之后进行写入的，图3中还显示了一个编程写入等待时间。
各所述个性化数据包括一个字节以上的数据，每一个字节需要重复进行8次步骤22和23。当然各所述个性化数据的位数根据实际需要进行设置，图3中仅显示了3位数据。
本发明实施例对各同测芯片即同测的存储器芯片的个性化数据的写入进行了特别的设置，主要是将各同测芯片的个性化数据进行了按位即bit的拆分，并按照顺序排列；在传输按照bit的位号进行传输且是同时传输相同bit位所有同测芯片的信息，这样总的传输次数仅为个性化数据的位数，和同测的芯片数目无关，这样就能大大节省各同测芯片的个性化数据的写入时间，提高测试效率并从而降低测试成本。比较图3和图1所示可知，图1中个性化数据的写入时间和DUT的数量即n有关，而图3中个性化数据的写仅和个性化数据的位数有关，图3中个性化数据的位数为3，远远小于同测数n，故本发明实施例能大大节省各同测芯片的个性化数据的写入时间。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (11)

1.一种使用存储器测试机编写个性化数据的方法，其特征在于，包括如下步骤：
步骤一、将存储器测试机和多个用于同测的存储器芯片连接，所述存储器测试机的每一个通道连接一个所述存储器芯片；
步骤二、将输入数据拆分为共同数据和个性化数据，每一个所述存储器芯片的个性化数据都不同，按如下步骤对所述个性化数据进行写入：
步骤21、将各所述存储器芯片对应的个性化数据按照位的前后顺序依次排列；
步骤22、提取各所述存储器芯片对应的个性化数据的第一位数据并按照各所述第一位数据设置对应的所述通道的逻辑电平；
步骤23、发送时钟信号将各所述通道的逻辑电平同时发送到对应的所述存储器芯片，实现各所述个性化数据的第一位数据的同时锁存；
步骤24、重复步骤22和23的方法完成各所述个性化数据的第二位数据的同时锁存，之后依次增加位数并重复步骤22和23的方法直到各所述个性化数据的全部位数据都锁存，之后将各所述个性化数据的各位写入到对应的所述存储器芯片中。
2.如权利要求1所述的使用存储器测试机编写个性化数据的方法，其特征在于：在步骤二中进行所述个性化数据写入之前还包括进行所述共同数据的写入的步骤。
3.如权利要求2所述的使用存储器测试机编写个性化数据的方法，其特征在于：所述共同数据由所述存储器测试机的向量发生器传送。
4.如权利要求1或2或3所述的使用存储器测试机编写个性化数据的方法，其特征在于：所述共同数据包括操作指令和写入地址。
5.如权利要求1所述的使用存储器测试机编写个性化数据的方法，其特征在于：各所述个性化数据包括一个字节以上的数据，每一个字节需要重复进行8次步骤22和23。
6.如权利要求1或5所述的使用存储器测试机编写个性化数据的方法，其特征在于：步骤23中发送的时钟信号的周期数为1个。
7.如权利要求1或5所述的使用存储器测试机编写个性化数据的方法，其特征在于：步骤23中通过在所述存储器芯片的时钟输入端发送时钟信号。
8.如权利要求1所述的使用存储器测试机编写个性化数据的方法，其特征在于：各所述个性化数据对应位的数据为0或1；步骤22中，当所述第一位数据为0时，所述通道的逻辑电平设置为低电平；当所述第一位数据为1时，所述通道的逻辑电平设置为高电平。
9.如权利要求1所述的使用存储器测试机编写个性化数据的方法，其特征在于：步骤一中同测的所述存储器芯片的数量为128、256、512或1024。
10.如权利要求1所述的使用存储器测试机编写个性化数据的方法，其特征在于：各所述个性化数据包括对应的所述存储器芯片的调整值，LOT信息，SLOT信息，XY坐标信息。
11.如权利要求1所述的使用存储器测试机编写个性化数据的方法，其特征在于：所述存储器芯片为嵌入式闪存芯片。
CN201810106247.XA 2018-02-02 2018-02-02 使用存储器测试机编写个性化数据的方法 Active CN108335720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810106247.XA CN108335720B (zh) 2018-02-02 2018-02-02 使用存储器测试机编写个性化数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810106247.XA CN108335720B (zh) 2018-02-02 2018-02-02 使用存储器测试机编写个性化数据的方法

Publications (2)

Publication Number Publication Date
CN108335720A CN108335720A (zh) 2018-07-27
CN108335720B true CN108335720B (zh) 2020-11-24

Family

ID=62927776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810106247.XA Active CN108335720B (zh) 2018-02-02 2018-02-02 使用存储器测试机编写个性化数据的方法

Country Status (1)

Country Link
CN (1) CN108335720B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112308217B (zh) * 2019-07-31 2024-06-04 北京欣奕华科技有限公司 一种卷积神经网络加速方法及系统
CN112540732B (zh) * 2020-12-23 2022-11-11 展讯半导体(成都)有限公司 数据处理方法及相关产品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081912A (en) * 1996-12-26 2000-06-27 Lucent Technologies Inc. Method for modulating data for storage in page-wise memory
TW535161B (en) * 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
KR100487535B1 (ko) * 2002-08-14 2005-05-03 삼성전자주식회사 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템
CN102638661A (zh) * 2012-03-23 2012-08-15 南京理工大学 高速多通道ccd数据处理和传输系统
CN102868591A (zh) * 2012-09-03 2013-01-09 华为技术有限公司 个性化数据生成方法、装置及个性化数据处理终端

Also Published As

Publication number Publication date
CN108335720A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
US7640469B2 (en) Electronic element comprising an electronic circuit which is to be tested and test system arrangement which is used to test the electronic element
US6883128B2 (en) PC and ATE integrated chip test equipment
US10262753B2 (en) Auxiliary test device, test board having the same, and test method thereof
US20170236597A1 (en) Selectors on interface die for memory device
CN105989900B (zh) 片上系统芯片及其嵌入式存储器最低工作电压的测量
CN113721927B (zh) 基于fpga的ate测试向量编译加速方法及ate系统
CN108335720B (zh) 使用存储器测试机编写个性化数据的方法
CN101165502B (zh) 测试仪同测方法
US9293226B2 (en) Memory test device and operating method thereof
KR100513406B1 (ko) 반도체 시험장치
US8441277B2 (en) Semiconductor testing device, semiconductor device, and testing method
CN114490501B (zh) 一种基于FPGA的Pattern文件下发加速方法及系统
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
CN112599183B (zh) 用于向数据路径提供时钟的设备和方法
CN111292795B (zh) 存储器的内建自测试系统
TWI421517B (zh) 積體電路測試系統和方法
CN114496050A (zh) 存储器、存储器测试系统以及存储器测试方法
KR100991308B1 (ko) 불휘발성 메모리 소자 및 그 테스트 방법
KR102401093B1 (ko) 반도체 메모리 및 이를 이용한 메모리 시스템
US8120977B2 (en) Test method for nonvolatile memory device
KR20100121217A (ko) 하이 스피드 테스트 번인보드 시스템
US11630153B2 (en) Chip testing apparatus and system with sharing test interface
US20030204796A1 (en) Serial input/output testing method
CN110376510B (zh) 多芯片数据烧写测试方法
US7881127B2 (en) Nonvolatile memory device and method of testing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant