CN101339225B - 具有混合信号处理装置的测试界面 - Google Patents

Abstract

本发明提供了一种整合混合信号处理电路于一个测试界面，特别是整合混合信号处理电路于一个探针卡或一个待测元件卡的测试界面上，并且整合混合信号处理电路与测试机台的接脚电通道，与整合混合信号处理电路操作程序于测试机台的系统软件中。

Description

具有混合信号处理装置的测试界面

技术领域

本发明涉及一种半导体元件的测试机，特别涉及一种整合混合信号处理电路于一个探针卡或一个待测元件卡上的测试机。

背景技术

半导体测试机台可以依照测试产品的电功能种类来分成逻辑IC测试机、记忆体IC测试机及混合式IC测试机三种，而测试主机(tester)的主要功能在于发出待测元件所需的电信号并接受待测元件的输出信号状态，其中混合式IC的测试主机中即同时包含逻辑信号产生电路及模拟信号产生电路。

在现阶段的混合信号测试机台中，待测混合信号芯片皆是位于探针卡(probe card)或受测元件卡(DUT card)上，而在进行待测混合信号芯片测试所需的混合信号，则是由测试主机上的混合信号模块产生并通过导引线(trace lines)将混合信号引导至位于探针卡(probe card)或受测元件卡(DUTcard)上的待测混合信号芯片。此外，在测试的过程中，为了要能够测试不同功能的芯片，因此在测试机均设置相应的待测信号模块来提供待测元件所需。

如图1所示，待测混合信号模块12包含时脉产生电路122、逻辑信号产生电路124以及混合信号产生电路126，而混合信号产生电路126是依据此时脉产生电路122所产生的时序信号来产生混合信号。此外，测试机台10上具有待测元件测试界面14，用来作为测试主机与待测元件间的信号传递界面，而此待测元件测试界面14可以是一个探针卡或是一个待测元件卡，而连接器16则位于探针卡或待测元件卡上，用来与芯片15电连接。此外，时脉产生电路122、逻辑信号产生电路124以及混合信号产生电路126之间，是通过多条金属导线11传递数字信号及模拟信号。另外，时脉产生电路122、逻辑信号产生电路124以及混合信号产生电路126与待测元件测试界面14之间则通过位于待测元件测试界面14上的接脚电通道13传递测试所需的数字及模拟信号，然后依据芯片15传回的混合信号转换为数字信号后传递给测试机台10，测试机台10便可以依据传回的数字信号判断测试结果。

上述有关测试机台在测试时所需的数字及模拟信号，均是由设定在测试主机台内的测试程序(Test Program)来控制。然而这样的设计，可能因为待测元件测试界面14与混合信号产生电路126间的金属导线11过长，导致信号的衰减或是拾取过多的杂讯，而无法得到正确的测试结果。尤其是在进行高速芯片的测试时，这样的问题将会更加严重。

发明内容

鉴于上述的发明背景中，为了符合产业上某些利益的需求，本发明的主要目的在于提供一种将测试待测元件所需的混合信号产生电路整合至待测元件测试界面上，用以缩短待测元件与混合信号产生电路间的距离，以降低杂讯并可提高模拟信号的强度。

本发明的另一主要目的在于提供一种将测试待测元件所需的混合信号产生电路整合至待测元件测试界面上，因此设置在待测元件测试界面上的混合信号产生电路可任意被更换成不同等级的数字转换模拟电路元件或模拟转数字电路元件，如此，就不需要随时更新测试装置，从而可以用很低廉的成本任意升级待测混合信号芯片的等级，因此可有效降低整个测试的成本。

依据上述的目的，本发明首先提供一种混合信号元件测试装置的测试界面，其中测试界面包括：一个电连接装置、多个设置于测试界面上的混合信号产生电路以及多个用以电连接电连接装置及多个混合信号产生电路的接脚电通道。

本发明接着再提供一种测试装置，包括测试主机及测试界面，其中测试界面包括：一个电连接装置、多个设置于测试界面上的混合信号产生电路以及多个用以电连接电连接装置及多个混合信号产生电路的接脚电通道。

附图说明

图1为现有技术的功能方框示意图；以及

图2与图3为本发明的功能方框示意图。

主要元件标记说明

10    测试机台            11     金属导线

12    待测混合信号模块    122    时脉产生电路

124   逻辑信号产生电路    126    混合信号产生电路

13    接脚电通道          14     待测元件测试界面

15    芯片                16     连接器

20    测试机台            22     测试主机

222   时脉产生电路        224    逻辑信号产生电路

226   时脉信号            228    数字信号

24    待测元件测试界面    242    接脚电通道

244   电连接装置          246    混合信号产生电路

248   待测元件

具体实施方式

本发明在此所探讨的方向为一种整合混合信号处理电路的测试机界面。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定于混合信号处理电路测试界面的技术人员所熟习的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以权利要求为准。

如图2，测试机台20上至少设置有一个测试主机22及一个待测元件测试界面24，以下简称测试界面24。测试主机22上则至少设置一个时脉产生电路222及一个逻辑信号产生电路224；而测试界面24则包括多个接脚电通道242、电连接装置244及多个混合信号产生电路246，其中测试主机22及测试界面24之间是通过多条金属导线相互连接。在此要强调，在本发明个实施例中，测试界面24可以是一个探针卡(probe card)或是一个待测元件卡(DUT card)，而混合信号产生电路246则可为数字转换模拟电路或模拟转数字电路(AD/DAconverter)所组成。当测试界面24为一个待测元件卡时，其上的电连接装置244可以是一个或多个待测元件的插座所组成，用以电连接一个完成封装的芯片(chip)。而当测试界面24为一个探针卡时，其上的电连接装置244可以是一个具有探针的探针座所组成，以探针来测试一片晶片(wafer)上一个或一个以上的区域。

首先如图2所示，当一个待测元件248设置于待测元件卡上的电连接装置244(例如一个或多个插座)上时，测试主机22依据测试程序启动时脉产生电路222及逻辑信号产生电路224，并将时脉信号226传送至逻辑信号产生电路224以及待测元件测试界面24上的接脚电通道242，然后再传递至待测元件插座244及混合信号产生电路246，使得测试机台上各个元件间的操作能够达到同步。逻辑信号产生电路224所产生的数字信号228，则是通过接脚电通道242被传送到混合信号产生电路246，使得混合信号产生电路246将接收到的数字信号转换成模拟信号，然后送到位在待测元件插座244上的待测元件248上；同时，也使得混合信号产生电路246将待测元件248所送出的模拟信号转换成数字信号后，通过接脚电通道242被传送回测试主机22内。这些信号的传送及转换均由测试主机22上的测试程序来控制。

很明显地，在本实施例中，由于待测元件248所需的混合信号产生电路246经整合至待测元件测试界面24上，因此，测试主机22就只需要提供标准的时脉产生电路222及逻辑信号产生电路224，然后在测试程序的控制下就能执行待测元件248的测试。此设置的改变，使得混合信号产生电路246所产生的混合信号传送至待测元件248间的距离可以最短，从而可避免信号的衰减及拾取过多的杂讯，也因此本发明可以执行较高速的待测元件248测试。同时，设置在待测元件测试界面24上的混合信号产生电路246也可任意被更换成不同等级的数字转换模拟电路元件或模拟转数字电路元件，如此，就不需要随时更新测试装置，从而可以用很低廉的成本任意升级待测元件248的等级，因此可有效降低整个测试的成本。

另一方面，由于混合信号产生电路246经整合至待测元件测试界面24上，因此，测试主机22就专门提供测试时所需的数字信号228，而不需要因为待测元件248型式的不同，而要时常更换测试主机22内的电路。因此就本发明的测试主机22而言，只需要在不同的测试程序的控制下，提供所需的时脉信号226以及所需的数字信号228，就能执行不同型式的待测元件248的测试，因此可缩短测试机台设定的时间。另外，本发明的待测元件测试界面24上也可以设置多个待测元件插座244，因此可在测试程序的控制下并行测试，从而可有效的提升产能。

接着，请参照图3，为本发明的探针卡(probe card)上设置混合信号产生电路的测试机台的示意图。如图3所示，很明显地，本实施例是将测试界面24以一个探针卡来取代，此时，电连接装置244已更换为一个具有探针的探针座。当一个待测元件248，例如一片晶片(图中未示)，装置于测试机台20上时，测试主机22依据测试程序启动时脉产生电路222及逻辑信号产生电路224，并将时脉信号226传送至逻辑信号产生电路224以及测试界面24上的接脚电通道242，然后再由接脚电通道242传递至探针座244及混合信号产生电路246，使得测试机台20上各个元件间的操作能够达到同步。逻辑信号产生电路224所产生的数字信号228，则是通过接脚电通道242被传送到混合信号产生电路246。通过测试程序的控制，可以使得一部份的混合信号产生电路246将接收到的数字信号228转换成模拟信号，然后驱动探针座244以便利用其上的探针对晶片上的一个或一个以上的区域进行测试。同时，也可以使得一部份的混合信号产生电路246将待测元件248所送出的模拟信号转换成数字信号228后，通过接脚电通道242被传送回测试主机22内。这些信号的传送及转换均由测试主机22上的测试程序来控制。

通过上述的说明，本发明位于探针卡上的混合信号产生电路246可以视为一个整合的模拟/数字转换电路，并且可以依据测试程序的控制来执行数字/模拟信号的接转换与传递。同时，模拟/数字转换电路可任意被更换成不同等级的数字转换模拟电路元件或模拟转数字电路元件，如此可以用很低廉的成本来执行高阶或高速等级的混合信号芯片的测试。

显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其他的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求；凡其它未脱离本发明所揭示的精神下所完成的等效变更或改进，均应包含在权利要求中。

Claims (1)

1.一种待测元件的测试装置，包括测试主机及测试界面，其中该测试主机提供一时脉产生电路及一逻辑信号产生电路以产生一时脉信号及一逻辑信号且该测试主机通过多条金属导线与该测试界面连接，其特征在于该测试界面包括：

电连接器，用以电连接待测元件；

多个混合信号产生电路，设置于该测试界面上；及

多个接脚电通道，设置于该测试界面上，用以电连接该电连接器及该多个混合信号产生电路，其中：

该时脉信号及该逻辑信号通过多条金属导线与该测试界面的该多个接脚电通道连接，而该时脉信号由该时脉产生电路依据测试主机中的测试程序产生。

Images