KR20030083559A

KR20030083559A - 반도체 시험용 테스트 보드

Info

Publication number: KR20030083559A
Application number: KR1020020081140A
Authority: KR
Inventors: 이토다이스케; 나카가와히로시; 이토카쓰토시; 시노나가나오유키; 센바신지
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2002-04-18
Filing date: 2002-12-18
Publication date: 2003-10-30
Also published as: TWI223091B; DE10259790A1; JP2003315408A; US6724213B2; TW200305725A; US20030197524A1; CN1452231A

Abstract

DUT와 테스터의 접속의 신뢰성, 전기적 특성을 향상시키는 동시에, 시험공정을 간소화하여 측정효율을 향상시키는 것을 목적으로 한다. 복수의 DUT(피시험 반도체장치)(20)와 반도체 시험장치의 테스트 베드(5)를 접속하여 테스트 베드(5)로부터 복수의 DUT(20)로 시험신호를 보내는 반도체 시험용 테스트 보드에 있어서, 테스트 베드(5)와 접속되는 마더보드(4)와, 복수의 DUT(20)의 각각과 접속되는 다층 배선기판(2)과, 마더보드(4)와 다층 배선기판(2) 사이에 배치된 스크램블 기판(3)을 구비하고, 마더보드(4)와 스크램블 기판(3)과의 사이, 및 다층 배선기판(2)과 스크램블 기판(3)과의 사이를 각각 암형 커넥터(8, 10), 숫형 커넥터(9)에 의해 접속하였다.

Description

반도체 시험용 테스트 보드{TEST BOARD FOR TESTING SEMICONDUCTOR DEVICE}

본 발명은, 반도체장치의 시험시에 반도체 시험장치와 반도체장치를 접속하는 반도체 시험용 테스트 보드에 관한 것이다.

종래의 다층 배선기판 테스트 지그공구의 구조를 도 9에 나타내었다. 다층 배선기판 테스트 지그공구에 있어서는, 테스터(반도체 시험장치)의 테스트 베드(105)의 포고핀으로부터의 출력신호는, 다층 배선기판(마더보드)(104), 중계 다층 배선기판(I/F 기판)(103), 콘택소켓(102)을 중계하여 DUT(Device Under Test)(120)에 입력된다. 중계 다층 배선기판(103), 콘택소켓(102)은 DUT(120)의 패키지 형상, DUT(120)의 핀 위치에 대응하고 있고, 각각 케이블 배선으로 접속되어 있다. 그리고, 테스트 베드(105)로부터 시험신호를 라인 트레이(101) 상의 DUT(120)로 전송하여, 소정의 테스트가 행하여진다.

그렇지만, 테스터의 능력으로부터 동시에 테스트할 수 있는 DUT(120)의 수는 한정되고 있고, 또한, 그것의 개수는 DUT(120)의 종류에 의해서도 변동된다. 이 때문에, DUT(120)의 패키지 형상, DUT(120)의 핀 위치, DUT(120)의 반송형태 등의 파라미터에 따라서 다층 배선기판 테스트 지그공구의 사양은 다종다양해진다.

이러한 다종다양의 시험에 대응시키기 위해, 도 9에 나타낸 바와 같이 종래의 다층 배선기판 테스트 지그공구에서는, 그것의 구조상, 다층 배선기판(104)과 중계 다층 배선기판(I/F 기판)(103)의 접속에 있어서 동축 케이블(106)을 사용한 배선이 불가피하였다. 그리고, DUT(120)의 사양에 따라서 동축 케이블(106)에 의한 배선을 변경하는 것이 행하여지고 있었다. 이 경우, 1개의 DUT(120)(IC)에 대하여 수십본의 동축 케이블(106)이 필요하게 되어, 예를 들면 30개의 DUT(120)를 동시에 시험하는 경우에는 동축 케이블(l06)에 의한 배선이 대단히 복잡해져, 배선접속공정이 대단히 번잡화하는 동시에, 배선의 신뢰성, 전기적 특성이 열화한다고 하는 문제가 생기고 있었다.

또한, 종래의 시험방법에서는, 라인 트레이(101) 상에 DUT(120)로서의 단체의 IC를 적재할 필요가 있고, 그 때문에 시험공정이 번잡하게 된다고 하는 문제가 있었다. 더구나, 시험이 완료하면 라인 트레이(101) 상으로부터IC를 별도의 트레이로 바꿔옮겨야 하는 작업이 필요하였다.

본 발명은 전술한 바와 같은 문제를 해결하기 위해 행해진 것으로, DUT와 테스터의 접속의 신뢰성, 전기적 특성을 향상시키는 동시에, 시험공정을 간소화하여측정효율을 향상시키는 것을 목적으로 한다.

도 1은 본 발명의 실시예 1에 관한 다층 배선기판 테스트 지그공구(반도체 시험용 테스트 보드)의 구성을 나타낸 개략단면도이다.

도 2는 테스터의 최대 동시 측정수와 리드 프레임 상의 IC 수가 적합하지 않은 상태를 나타낸 평면도이다.

도 3은 리드 프레임을 접속한 상태를 나타낸 평면도이다.

도 4는 테스터의 최대 동시 측정수에 맞추어 설정된 리드 프레임 상의 IC의 분할 위치를 나타낸 평면도이다.

도 5는 도 4에서 분할한 32개의 IC의 배열패턴의 각각을 나타낸 모식도이다.

도 6은 암형 커넥터를 나타낸 모식도이다.

도 7은 숫형 커넥터를 나타낸 모식도이다.

도 8은 암형 커넥터와 숫형 커넥터를 접속한 상태를 나타낸 모식도이다

도 9는 종래의 다층 배선기판 테스트 지그공구의 구조를 나타낸 모식도이다.

* 도면의 주요부분에 대한 부호의 설명 *

1: 리드 프레임2, 3, 4: 다층 배선기판

5: 테스트 베드6: 챔버

7: 프레임 반송 트레이8, 10: 암형 커넥터

9: 숫형 커넥터11: 배열패턴(A)

12: 배열패턴(B)13: 배열패턴(C)

14a, 14b, 14c: 경계선16, 16a∼16c, 17: 커넥터 금도금부

20: DUT

본 발명의 반도체 시험용 테스트 보드는, 복수의 피시험 반도체장치와 반도체 시험장치를 접속하여 상기 반도체 시험장치로부터 상기 복수의 피시험 반도체장치로 시험신호를 보내는 반도체 시험용 테스트 보드에 있어서, 상기 반도체 시험장치 상에 배치되어, 상기 반도체 시험장치와 접속되는 제 1 배선기판과, 상기 복수의 피시험 반도체장치의 각각과 콘택부를 통해 접속되는 제 2 배선기판과, 상기 제 1 배선기판과 상기 제 2 배선기판 사이에 배치된 제 3 배선기판을 구비하고, 상기 제 1 배선기판과 상기 제 3 배선기판과의 사이, 및 상기 제 2 배선기판과 상기 제 3 배선기판과의 사이가 각각 커넥터에 의해 접속된 것이다.

또한, 상기 복수의 피시험 반도체장치는 리드 프레임 상에 적재되어, 해당 리드 프레임 상의 복수의 피시험 반도체장치와 접속되는 것이다.

또한, 상기 리드 프레임은 긴 변 방향으로 복수개 접속되고, 상기 리드 프레임의 반송에 동기시켜 상기 시험신호를 보내는 것이다.

또한, 상기 제 3 배선기판은, 상기 리드 프레임 상에 있어서 상기 복수의 피시험 반도체장치가 다른 배열패턴에 대응하는 복수의 회로를 구비하는 것이다.

또한, 상기 커넥터는, 상기 제 1 및 상기 제 2 배선기판에 대하여 상기 제 3 배선기판이 활주가능하게 구성되는 동시에, 상기 제 3 배선기판의 활주위치에 대응하여 접속상태가 전환되는 복수의 배선패턴을 구비하고, 상기 복수의 회로의 전환을 상기 복수의 배선패턴의 접속상태를 전환하는 것으로 행하는 것이다.

[실시예]

실시예 1:

도 1은, 본 발명의 실시예 1에 관한 다층 배선기판 테스트 지그공구(반도체 시험용 테스트 보드)의 구성을 나타낸 개략단면도이다. 이 다층 배선기판 테스트 지그공구는, 테스터(반도체 시험장치)의 테스터 베드(5) 상에 배치되어, 테스트 베드의 테스터 핀과 DUT(20)를 전기적으로 접속하는 것이다.

도 1에 나타낸 바와 같이, 이 테스트 지그공구는, 테스트 베드(5) 상부에 배치되어, 암형 커넥터를 실장한 다층 배선기판(4)(마더보드(4)), 표면과 이면의 양면에 숫형 커넥터(9)를 실장한 다층 배선기판(3)(스크램블 기판(3)), DUT(20)와 스크램블 기판(3) 사이의 중계기판인 다층 배선기판(2)을 갖고 구성되고, 이들 다층 배선기판이 겹쳐 배치된 것이다. 다층 배선기판(2)은 하부의 I/F 기판과 상부의 프레임 콘택부로 구성되어 있고, I/F 기판의 하면측에는 암형 커넥터(8)가 실장되어 있다.

실시예 1에 있어서, 테스트가 행하여지는 DUT(20)는 리드 프레임(1) 상에 탑재된 상태의 각 IC(반도체칩)이다. 리드 프레임(1)을 개개의 IC 마다로 분리하기 전에 시험을 행하는 것으로, 리드 프레임(1) 상의 IC를 수지밀봉한 후, 계속해서 시험공정을 행할 수 있어, 제조공정을 간소화할 수 있다.

DUT(20)인 각 IC은, 리드 프레임(1)에 탑재된 상태에서 챔버(16) 내부에 배치되어 있다. 챔버(16) 내부에는 리드 프레임(1)을 반송하기 위한 프레임 반송 트레이(7)가 설치된다.

다층 배선기판(2)의 프레임 콘택부는, 쳄버(16) 중에서 리드 프레임(1) 상의 DUT(20)와 전기적으로 접속되고, 이에 따라 소정의 온도에서의 테스트가 실시된다. 스크램블 기판(3)은 DUT(20)의 사양에 따라서 전용으로 설계, 제작된다.

이 다층 배선기판 테스트 지그공구에서는, 마더보드(4)와 스크램블 기판(3)을 암형 커넥터(10), 숫형 커넥터(9)를 사용하여 접속하고 있다. 또한, 스크램블 기판(3)과 다층 배선기판(2)을 숫형 커넥터(9), 암형 커넥터(8)를 사용하여 접속하고 있다. 실시예 1에 있어서는, 암형 커넥터(8, 10), 숫형 커넥터(9)로서 예를 들면 제로 인셔션 커넥터(ZIF(Zero Insertion Force) 커넥터)를 사용할 수 있다. 이 구조에 의해, 각 다층 배선기판 사이의 접속을 배선리스 구조로 할 수 있어, 테스트 베드(5)의 테스터 핀으로부터 DUT(20)까지의 신호선의 전기적 접속에 있어서, 동축 케이블 등의 배선재가 불필요하게 된다. 이 때문에, 종래의 동축 케이블을 사용한 배선과 비교하여, 조립시의 배선접속 미스를 억제할 수 있다. 또한, 배선부의 경시변화에 기인한 배선열화를 억제할 수 있어, 높은 신뢰성을 유지할 수 있다.

이상 설명한 바와 같이 실시예 1에 의하면, 다층 배선기판(2)과 스크램블 기판(3)을 암형 커넥터(8) 및 숫형 커넥터(9)를 사용하여 접속하고, 다층 배선기판(4)과 스크램블 기판(3)을 암형 커넥터(10) 및 숫형 커넥터(9)를 사용하여 접속했기 때문에, 각 다층 배선기판 사이의 접속을 배선리스 구조로 할 수 있어, 테스트 베드(5)로부터 DUT(20)까지의 전기적접속에 있어서, 동축 케이블 등의 배선재를 불필요하게 할 수 있다. 따라서, 조립시의 배선접속 미스를 억제할 수 있어, 번잡한 배선접속공정이 불필요해진다. 또한, 배선부의 경시변화에 기인한 배선열화를 억제할 수 있기 때문에, 높은 신뢰성을 유지할 수 있다.

실시예 2:

다음에, 본 발명의 실시예 2에 관해서 도면에 근거하여 설명한다. 실시예 2는, 실시예 1의 다층 배선기판 테스트 지그공구에 있어서, 테스터의 능력으로부터 정해지는 최대 동시 측정수의 DUT(20)의 시험을 가능하게 한 것이다.

도 2는, 리드 프레임(1) 상의 IC를 분리하지 않고 시험을 행하는 경우에, 테스터의 최대 동시 측정수와 1개의 리드 프레임(1) 상의 IC 수가 적합하지 않은 경우를 나타내고 있다. 여기서, 리드 프레임(1)이 탑재하고 있는 IC의 수는 3행×10열=30개이다.

한편, 테스터 능력으로부터 정해지는 최대 동시 측정수는, IC의 사양에도 따르지만, 통상 4개, 8개, 16개, 32개 등의 값이다. 따라서, 도 2에 나타낸 바와 같이, 본래의 테스터의 능력에서는 더 2개의 IC를 여분으로 측정할 수 있음에도 불구하고, 1개의 리드 프레임(1)을 측정한 경우에 측정되는 IC의 수는 30개로서, 테스터 능력의 최대 동시 측정수에서 테스트를 행할 수 없다.

특히, 리드 프레임(1)에 배치할 수 있는 IC의 수는, IC의 사양, 반도체 제조장치, 시험장치의 사양으로부터 제약을 받기 때문에, 이들 요인으로부터 필연적으로 정해져 버린다. 이 때문에, 테스터의 최대 동시 측정수와 리드 프레임(1) 상의IC의 수를 과부족없이 적합시키는 것은 어렵다.

실시예 2에서는, 복수의 리드 프레임(1)을 접속하여 길이방향으로 연장시켜, 1회의 시험마다 챔버(16) 내에서 리드 프레임(1)을 반송하고, 리드 프레임(1)의 끝으로부터 테스터의 최대 동시 측정수의 IC를 시험하는 것이다.

도 3은 리드 프레임(1)을 접속한 상태를 나타낸 평면도이다. 이와 같이, 복수의 리드 프레임(1)끼리를 인접시키고, 챔버(16)의 프레임 반송 트레이(7)에서 순차 반송시켜, 테스터의 최대 동시 측정수의 IC를 시험한다.

여기서는, 테스터의 최대 동시 측정수가 32개인 경우를 예로 들어 설명한다. 도 3에 나타낸 바와 같이 리드 프레임(1)을 접속한 경우라도, 10열씩 IC의 테스트를 행하면 IC 30개씩 밖에 테스트할 수 없다. 이 때문에, 테스터 최대 동시 측정수 32개에 대하여 2개 부족하여, 동시 측정효율이 저하하게 된다. 따라서, 실시예 2에서는 접속한 리드 프레임(1)의 1회의 시험마다의 IC의 분할 위치를, 테스터의 최대 동시 측정수에 맞추어 변경하도록 하고 있다.

도 4는, 테스터의 최대 동시 측정수에 맞추어 설정한 리드 프레임 상의 IC의 분할 위치를 나타낸 평면도이다. 도 4에 있어서, 경계선(14a, 14b, 14c)은, 배열된 리드 프레임(1)을 테스터의 최대 동시 측정수마다 분할한 경계를 나타내고 있다. 이와 같이, 복수의 리드 프레임(1)을 나란하게 접속하여, 테스터의 최대 동시 측정수인 32개씩으로 분할함으로써, 1회의 시험으로 최대 동시 측정수의 IC를 시험하는 것이 가능해진다.

도 5는, 도 4의 경계선(14a, 14b, 14c)에서 분할된 32개의 IC의 배열패턴을나타낸 모식도이다. 리드 프레임(1)에 대하여 IC가 긴 변 방향으로 3행 배치되어 있는 경우, 경계선(14a, 14b, 14c)에서 분할한 32개의 IC의 배열패턴은, 예를 들면 도 5에 나타낸 배열패턴(A)(11), 배열패턴(B)(12), 배열패턴(C)(13)의 3종류가 된다.

따라서, 테스터로부터의 시험신호를 3종류의 배열패턴에 맞추어 전환하면서 리드 프레임(1)을 반송하여, 배열패턴(A)(11), 배열패턴(B)(12), 배열패턴(C)(13)의 IC를 반복하여 테스트함으로써, 32개씩의 IC를 시험하는 것이 가능해진다.

배열패턴의 전환 기능은 스크램블 기판(3)이 구비하고 있다. 스크램블 기판(3)은, 배열패턴(A)(11), 배열패턴(B)(12), 배열패턴(C)(13)의 모든 배선사양(회로)을 포함하고 있고, 각각의 배열패턴에 대응하는 배선사양을 1회의 시험마다 전환하여 테스터로부터의 시험신호를 다층 배선기판(2)으로 보낸다.

이에 따라, 3종류의 배열패턴에 대응하도록, 1회의 테스트마다 배열패턴, 테스터핀으로부터의 배선을 전환할 수 있어, 테스터의 최대 동시 측정수 32개에 의한 테스트 실시가 가능해진다. 따라서, IC의 동시측정수를 증가시킬 수 있어, 측정효율을 향상시킬 수 있다.

도 9에 나타낸 것과 같은 동축 케이블로 접속된 종래의 다층 배선기판 테스트 지그공구와 같은 배열패턴의 전환을 행하는 경우, 3종류의 배열패턴마다 동축 케이블에 의한 배선이 다르기 때문에, 각 배선패턴에 대응하는 테스트 지그공구 모두를 제작해야 한다. 실시예 2에서는, 스크램블 기판(3)이 배선패턴의 전환 기능을 구비하기 때문에, 테스트 지그공구는 1개로 완료하여, 시험에 관한 비용을 최소한으로 억제할 수 있고, 또한 유지보수 등의 보수작업도 용이하게 행할 수 있다.

이상 설명한 바와 같이 실시예 2에 따르면, 리드 프레임(1)을 긴 변 방향으로 접속하고, 프레임 반송 트레이(7)로 리드 프레임(1)을 길이방향으로 반송하면서 테스터의 최대 동시측정수의 IC를 순차적으로 시험하는 것에 의해, 리드 프레임(1) 상의 IC의 배치에 제약을 받는 일 없이 최대 동시 측정수의 IC를 시험하는 것이 가능해진다. 이때, 1회 마다 IC의 배열패턴이 다른 경우라도, 스크램블 기판(3)에 의해 배열패턴을 순차적으로 전환하는 것으로, 1회의 시험으로 항상 최대 동시 측정수의 IC를 시험하는 것이 가능해진다. 따라서, IC의 동시측정수를 증가시키는 수 있어, 측정효율을 대폭 향상시킬 수 있다.

실시예 3:

다음에, 본 발명의 실시예 3에 관해 도면에 근거하여 설명한다. 실시예 3은, 실시예 2에 있어서의 배열패턴의 전환을, 스크램블 기판(3)과 다층 배선기판(2)의 접속상태를 전환하는 것으로 행하는 것이다.

도 6은, 다층 배선기판(2)에 실장된 암형 커넥터(8)를 나타낸 모식도이다. 또한, 도 7은, 스크램블 기판(3)에 실장된 숫형 커넥터(9)를 나타낸 모식도이다. 도 6 및 도 7에 나타낸 바와 같이, 암형 커넥터(8)에는 직선 상에 연장되는 홈이 설치되고, 숫형 커넥터(9)에는 리브형의 돌기가 형성되어 있다.

도 6 및 도 7에 근거하여 스크램블 기판(3)과 다층 배선기판(2)의 전기적 접속을 전환하는 방법에 관해 설명한다. 도 7에 나타낸 바와 같이, 숫형 커넥터(9)는, 복수의 커넥터 금도금부(16)를 구비하고 있다. 커넥터 금도금부(16)는 숫형 커넥터(9)의 리브형의 돌기의 양측에 배열되어 있다. 커넥터 금도금부(16)는, 등 피치로 배치된 커넥터 금도금부 16a, 커넥터 금도금부 16b, 커넥터 금도금부 16c의 3종류의 패턴으로 이루어진다.

실시예 2에서 설명한 바와 같이, 스크램블 기판(3)은, 배열패턴(A)(11), 배열패턴(B)(12), 배열패턴(C)(13)의 모든 배선 사양을 구비하고 있다. 스크램블 기판(3) 상에 있어서, 커넥터 금도금부 16a는, 배열패턴(A)(11)에 대응하는 배선과 접속되어 있다. 마찬가지로, 커넥터 금도금부 16b는, 배열패턴(B)(12)에 대응하는 배선과 접속되어 있고, 커넥터 금도금부 16c는, 배열패턴(C)(13)에 대응하는 배선과 접속되어 있다. 그리고, 도 7에 나타낸 바와 같이, 커넥터 금도금부 16a, 16b, 16c는, 숫형 커넥터(9)의 돌기부에 이 순서로 반복하여 배치되어 있다.

도 7에 나타낸 바와 같이, 암형 커넥터(8)는, 숫형 커넥터(9)의 3개의 커넥터 금도금부(16a, 16b, 16c)에 대하여 1개의 커넥터 금도금부(17)를 구비하고 있다. 커넥터 금도금부(17)는, 암형 커넥터(8)의 홈 내부에 커넥터 금도금부(16a, 16b, 16c)의 3개 분의 피치로 배치되어 있다.

도 8은, 암형 커넥터(8)와 숫형 커넥터(9)를 접속한 상태를 나타낸 모식도이다. 테스트시에 암형 커넥터(8)와 숫형 커넥터(9)가 접속된 상태에서는, 커넥터 금도금부(16a, 16b, 16c) 중 어느 하나와 커넥터 금도금부(17)가 전기적으로 접속된다.

여기서, 커넥터 금도금부 16a는 배열패턴(A)(11)에 대응하고 있기 때문에,커넥터 금도금부 16a와 커넥터 금도금부(17)가 접속되어 있는 상태에서는, 배열패턴(A)(11)에 의해 테스트가 행하여진다. 마찬가지로, 커넥터 금도금부 16b는 배열패턴(B)(12)에 대응하고, 커넥터 금도금부 16c는 배열패턴(C)(13)에 대응하고 있기 때문에, 커넥터 금도금부 16b와 커넥터 금도금부(17)가 접속되어 있는 상태에서는 배열패턴(B)(12)에 의한 테스트가, 커넥터 금도금부 16c와 커넥터 금도금부(17)가 접속되어 있는 상태에서는 배열패턴(C)(13)에 의한 테스트가 행하여진다.

그리고, 배열패턴(A)(11), 배열패턴(B)(12), 배열패턴(C)(13)의 전환을, 커넥터 금도금부(16a, 16b, 16c)에 대한 커넥터 금도금부(17)의 접속상태를 전환하는 것에 의해 행한다. 암형 커넥터(8)와 숫형 커넥터(9)는 홈과 리브형의 돌기로 끼워맞추어져 있기 때문에, 커넥터 금도금부(16a, 16b, 16c)의 배열 피치분 만큼 양자를 상대적으로 이동시키는 것으로 접속상태의 전환을 행할 수 있다.

실시예 3에서는, 도 1에 나타낸 스크램블 기판(3)과 마더보드(4)와의 접속에 있어서도, 스크램블 기판(3)의 숫형 커넥터(9)와 마더보드(4)의 암형 커넥터(10)는 홈과 리브형의 돌기로 끼워맞추어져 있다. 그리고, 스크램블 기판(3)의 표리면에 있어서 숫형 커넥터(9)의 리브의 연장되는 방향은 동일하다. 따라서, 다층 배선기판(2) 및 마더보드(4)를 고정한 상태에서 스크램블 기판(3)만을 이동시킬 수 있다. 이때, 스크램블 기판(3)의 숫형 커넥터(9)와 마더보드(4)의 암형 커넥터(10)의 전기적인 접속상태는 전환할 필요가 없기 때문에, 스크램블 기판(3)과 마더보드(4)의 서로의 대향이동에 의해서는 양자의 전기적인 접속상태가 전환되는 것이 없도록 해 둔다.

구체적으로는, 1회째의 테스트에서는 커넥터 금도금부(17)와, 커넥터 금도금부 16a가 접속되어, 다층 배선기판(2)이 배열패턴(A)(11)에 대응한 스크램블 기판(3)의 배선과 콘택한다. 이때, 테스트는 배열패턴(A)(11)에서 행해진다. 2회째의 테스트에서는, 스크램블 기판(3)이 커넥터 금도금부(16)의 1피치분 만큼 수평방향으로 이동하여, 커넥터 금도금부(17)와 커넥터 금도금부 16b가 접속되어, 다층 배선기판(2)이 배열패턴(B)(12)에 대응한 스크램블 기판(3)의 배선과 콘택한다. 이때, 테스트는 배열패턴(B)(12)에서 행해진다. 3회째의 테스트에서는, 다시 스크램블 기판(3)이 커넥터 금도금부(16)의 1피치분 만큼 수평방향으로 이동하여, 커넥터 금도금부(17)와 커넥터 금도금부 16c가 접속되어, 다층 배선기판(2)이 배열패턴(C)(13)에 대응한 스크램블 기판(3)의 배선과 콘택한다. 이때, 테스트는 배열패턴(C)(13)에서 행해진다. 스크램블 기판(3)의 이동은, 프레임 반송 트레이(7)에 의한 프레임(1)의 전송과 동기시켜 기계제어에 의해 자동으로 행한다.

이와 같이, 1회의 측정마다 스크램블 기판(3)을 커넥터 금도금부(16)의 1피치분씩 이동시키는 것으로, 배열패턴(A)(11), 배열패턴(B)(12), 배열패턴(C)(13)을 용이하게 전환할 수 있다. 따라서, 배열패턴마다 다층 배선기판(2)과 마더보드(4)를 접속하는 배선을 다시 하는 등의 작업이 불필요하게 되어, 측정효율을 대폭적으로 향상시킬 수 있다.

이상에서 설명한 바와 같이 실시예 3에 따르면, 암형 커넥터(8)와 숫형 커넥터(9)를 활주시켜 전기적 접속상태를 전환하는 것에 의해, 스크램블 기판(3)에 설치된 각 배열패턴에 대응한 배선을 전환할 수 있다. 따라서, 테스터의 최대 동시측정수의 패턴인 배열패턴(A)(11), 배열패턴(B)(12), 배열패턴(C)(13)의 전환을 순간에 행할 수 있어, 측정효율을 대폭 향상시키는 것이 가능해진다.

본 발명은, 이상 설명한 바와 같이 구성되어 있기 때문에, 이하에 나타낸 것 같은 효과를 발휘한다.

제 1 배선기판과 제 3 배선기판의 사이, 및 제 2 배선기판과 제 3 배선기판의 사이를 각각 커넥터에 의해 접속했기 때문에, 각 배선기판 사이의 접속을 배선리스 구조로 할 수 있어, 동축 케이블 등의 배선재를 불필요하게 할 수 있다. 따라서, 조립시의 배선 접속미스를 억제할 수 있어, 번잡한 배선접속공정이 불필요해진다. 또한, 배선부의 경시변화에 기인한 배선열화를 억제할 수 있기 때문에, 높은 신뢰성을 유지할 수 있다.

리드 프레임 상에 배치된 상태의 복수의 피시험 반도체장치와 접속하여 시험을 행하도록 하였기 때문에, IC를 수지밀봉한 후, 계속해서 시험공정을 행할 수 있어, 제조공정을 간소화할 수 있다.

리드 프레임을 긴 변 방향으로 접속하고, 리드 프레임의 반송과 동기시켜 시험신호를 보내는 것에 의해, 테스터의 최대 동시 측정수의 IC를 순차적으로 시험하는 것이 가능해진다.

제 3 배선기판이 다른 배열패턴에 대응하는 복수의 회로를 구비하기 때문에, 1회의 시험마다 IC의 배열패턴이 다른 경우라도, 배열패턴을 순차적으로 전환할 수있다. 따라서, 리드 프레임 상의 IC의 배치에 제약을 받는 일 없이 최대 동시 측정수의 IC를 시험하는 것이 가능해진다. 이에 따라, IC의 동시측정수를 증가시킬 수 있어, 측정효율을 대폭적으로 향상시킬 수 있다.

제 1 및 제 2 배선기판에 대하여 제 3 배선기판이 활주가능해지도록 커넥터를 구성하고, 다시 제 3 배선기판의 활주위치에 대응하여 접속상태가 전환되는 복수의 배선패턴을 커넥터에 설치하였기 때문에, 복수의 회로의 전환을 배선패턴의 접속상태를 전환하는 것으로 행하는 것이 가능해진다. 따라서, 배열패턴마다의 배선의 재시도가 불필요하게 되어, 테스터의 최대 동시 측정수의 배열패턴의 전환을 순간적으로 행할 수 있다. 이에 따라, 측정효율을 대폭 향상시키는 것이 가능해진다.

Claims

복수의 피시험 반도체장치와 반도체 시험장치를 접속하여 상기 반도체 시험장치로부터 상기 복수의 피시험 반도체장치로 시험신호를 보내는 반도체 시험용 테스트 보드에 있어서,

상기 반도체 시험장치 상에 배치되어, 상기 반도체 시험장치와 접속되는 제 1 배선기판과,

상기 복수의 피시험 반도체장치의 각각과 콘택부를 통해 접속되는 제 2 배선기판과,

상기 제 1 배선기판과 상기 제 2 배선기판 사이에 배치된 제 3 배선기판을 구비하고,

상기 제 1 배선기판과 상기 제 3 배선기판과의 사이, 및 상기 제 2 배선기판과 상기 제 3 배선기판과의 사이가 각각 커넥터에 의해 접속된 것을 특징으로 하는 반도체 시험용 테스트 보드.
제 1항에 있어서,

상기 복수의 피시험 반도체장치는 리드 프레임 상에 적재되어, 해당 리드 프레임 상의 복수의 피시험 반도체장치와 접속되고,

상기 리드 프레임은 긴 변 방향으로 복수개 접속되며, 상기 리드 프레임의반송에 동기시켜 상기 시험신호를 보내는 것을 특징으로 하는 반도체 시험용 테스트 보드.
제 2항에 있어서,

상기 제 3 배선기판은, 상기 리드 프레임 상에 있어서 상기 복수의 피시험 반도체장치가 다른 배열패턴에 대응하는 복수의 회로를 구비하고,

상기 커넥터는, 상기 제 1 및 상기 제 2 배선기판에 대하여 상기 제 3 배선기판이 활주가능하게 구성되는 동시에, 상기 제 3 배선기판의 활주위치에 대응하여 접속상태가 전환되는 복수의 배선패턴을 구비하며,

상기 복수의 회로의 전환을 상기 복수의 배선패턴의 접속상태를 전환하는 것으로 행하는 것을 특징으로 하는 반도체 시험용 테스트 보드.