KR102174641B1

KR102174641B1 - Ｉｃ 테스트 모듈

Info

Publication number: KR102174641B1
Application number: KR1020190125786A
Authority: KR
Inventors: 정인권
Original assignee: 정인권
Priority date: 2019-10-11
Filing date: 2019-10-11
Publication date: 2020-11-05

Abstract

본 발명은 집적회로(IC)의 성능을 검사하는데 사용되는 테스트 모듈에 관한 것으로서, 상,하부 모듈 사이에 개재되는 검사대상인 칩의 전기적 신호가 상부 모듈로부터 하부 모듈로 전달되는 접속구조를 갖는 IC 테스트 모듈에 있어서 상기 상부 모듈의 프레임을 관통하여 착탈 가능하도록 체결되는 상부 소켓과; 상기 상부 소켓에 대응하여 상기 하부 모듈의 프레임을 관통하여 착탈 가능하도록 체결되는 하부 소켓을 포함하고, 상기 접속구조는 상기 상부 소켓과 상기 하부 소켓 간의 전기적 접속으로 달성되는 것을 특징으로 한다. 이에 의해, 상,하부 모듈 간 접속구조를 개선함으로써 내구성이 향상된 IC 테스트 모듈을 제공할 수 있다.

Description

ＩＣ 테스트 모듈{IC TEST MODULE}

본 발명은 집적회로(IC)의 성능을 검사하는데 사용되는 테스트 모듈에 관한 것으로서, 보다 상세하게는 내구성이 향상된 IC 테스트 모듈에 관한 것이다.

일반적으로 IC 테스트 모듈은 도 1에 도시된 바와 같이 검사대상인 칩(chip, 1)의 전기적 신호가 상부 모듈(10)의 PCB(11)를 매개로 하여 양측단부의 접속블록(12)을 통해 하부 모듈(20)의 프레임(21)으로 전달된 다음, 성능검사를 위한 메인 PCB(22)에 도달한다.

이때, 상부 모듈(10)측 접속블록(12)과 하부 모듈(20)측 프레임(21) 간의 접속구조는, 도 2에 도시된 바와 같이 접속블록(12)에 삽입되어 하단부가 돌출되는 다수의 정렬된 포고핀(pogo pin, 13)이 프레임(21)의 표면에 단턱을 두고 돌출 형성되는 다수의 정렬된 풋 포인트(foot point, 23)에 가압 접촉됨으로써 전기적 접속이 이루어지도록 한 방식을 취한다.

그러나, 이러한 포고핀(13)과 풋 포인트(23) 간의 접속 구조는 프레임(21)에 고정적으로 형성되는 풋 포인트(23)가 포고핀(13)에 의한 반복적인 타격으로 인해 쉽게 마모되거나 파손되는 현상이 발생하였으며, 어느 하나의 풋 포인트(23)가 손상되더라도 칩(1)에 대한 제대로 된 테스트를 수행하기 위해서는 전체 프레임(21) 내지 전체 하부 모듈(20)을 교체하여야 하므로 손실의 발생이 불가피하였다는 문제가 있었다.

[선행기술문헌]

특허공개 제10-2004-0012318호 (공개일자: 2004.02.11.)

특허공개 제10-2010-0095142호 (공개일자: 2010.08.30.)

특허등록 제10-1149759호 (등록일자: 2012.05.18.)

특허공개 제10-2019-0108329호 (공개일자: 2019.09.24.)

따라서, 본 발명의 목적은 상,하부 모듈 간 접속구조를 개선함으로써 내구성이 향상된 IC 테스트 모듈을 제공하는 데 있다.

상기 목적을 달성하기 위해 본 발명은 상,하부 모듈 사이에 개재되는 검사대상인 칩의 전기적 신호가 상부 모듈로부터 하부 모듈로 전달되는 접속구조를 갖는 IC 테스트 모듈에 있어서, 상기 상부 모듈의 프레임을 관통하여 착탈 가능하도록 체결되는 상부 소켓과; 상기 상부 소켓에 대응하여 상기 하부 모듈의 프레임을 관통하여 착탈 가능하도록 체결되는 하부 소켓을 포함하고, 상기 접속구조는 상기 상부 소켓과 상기 하부 소켓 간의 전기적 접속으로 달성되는 것을 특징으로 하는 IC 테스트 모듈을 제공한다.

여기서, 상기 상부 소켓은 다수의 암형 또는 수형 포고핀(pogo pin)이 내장되고, 상기 하부 소켓은 상기 상부 소켓의 포고핀에 대응하여 다수의 수형 또는 암형 포고핀이 내장되어, 상기 전기적 접속은 상기 상부 소켓과 상기 하부 소켓에 각기 내장되는 포고핀 간의 접촉을 통해 달성되는 구성을 취할 수도 있다.

이때, 상기 상부 모듈의 프레임 상면에 상기 상부 소켓의 포고핀의 상단부와 전기적으로 접촉하는 신호전달용 PCB가 설치되고, 상기 하부 모듈의 프레임 저면에 상기 하부 소켓의 포고핀의 하단부와 전기적으로 연결되는 메인 PCB가 설치되는 구성을 취할 수도 있다.

이상과 같이, 본 발명에 따른 IC 테스트 모듈에 의하면 상부 모듈에 탈착 가능하게 체결되는 상부 소켓과 하부 모듈에 탈착 가능하게 체결되는 하부 소켓 간을 통해 상,하부 모듈 간의 전기적 접속구조를 달성함으로써 반복사용으로 인한 오작동 시 문제되는 상부 또는 하부 소켓만을 교체하여 설치하면 되므로 전체 IC 테스트 모듈의 수명을 연장시킬 수 있으며 종래 상,하 모듈 간 접속불량에 따른 테스트 모듈의 잦은 교체 및 이로 인한 손실을 예방할 수 있다.

도 1은 종래기술에 따른 IC 테스트 모듈의 단면도,
도 2는 도 1의 IC 테스트 모듈에서 상,하부 모듈 간 접속구조를 도시한 부분확대도,
도 3은 본 발명의 실시예에 따른 IC 테스트 모듈의 일 구성요소인 상부 모듈의 평면도 및 측단면도,
도 4는 도 3의 상부 모듈에 체결되는 상부 소켓의 평면도 및 측단면도,
도 5는 본 발명의 실시예에 따른 IC 테스트 모듈의 일 구성요소인 하부 모듈의 평면도 및 측단면도,
도 6은 도 5의 하부 모듈에 체결되는 하부 소켓의 평면도 및 측단면도,
도 7은 도 3 및 도 4의 상,하부 모듈 간 전기적 접속 전,후의 모습을 도시한 단면도이다.

본 발명의 실시예에 따른 IC 테스트 모듈(100)은 도 3에 도시된 바와 같은 상부 모듈(110)과 도 5에 도시된 바와 같은 하부 모듈(120)을 포함한다.

상부 모듈(110)은 도 3에 도시된 바와 같이 상기 하부 모듈(120)과 직접적으로 대면하게 되는 프레임(111)에서 테스트 대상인 칩(도면 미도시)이 수용되는 칩수용부(112)의 좌우 양측으로 소켓 체결공(111a, 111b)이 관통 형성되고, 이들 소켓 체결공(111a, 111b)에는 각각 상부 소켓(113, 114)이 일치 삽입되어 착탈 가능하도록 볼트 체결된다.

상부 소켓(113, 114)은 도 4에 도시된 바와 같이 다수의 포고핀 삽입공(113a)이 관통 형성되어 각 삽입공(113a)에 포고핀(113b)이 삽입 설치된다.

포고핀(113a)의 하단부(도 4에서 좌측 단부)는 저면으로 소켓(113)의 표면으로부터 돌출되어 상부 모듈(110)의 하부에서 대면하게 되는 하부 모듈(120)을 향해 노출된다(도 3의 114b 참조).

도 3에서 포고핀(114b)의 상단부(우측 단부)는 프레임(111)의 상면(우측면) 상에 적층 설치되는 신호전달용 PCB(115)와 전기적으로 접촉된다.

하부 모듈(120)은 도 5에 도시된 바와 같이 상기 상부 모듈(110)과 직접적으로 대면하게 되는 프레임(121)에서 테스트 대상인 칩(도면 미도시)이 탑재되는 칩탑재부(122)의 좌우 양측으로 소켓 체결공(121a, 121b)이 상기한 상부 모듈(도 3의 110)의 소켓 체결공(111a, 111b)에 대응하여 관통 형성되고, 이들 소켓 체결공(121a, 121b)에는 각각 상부 소켓(123, 124)이 일치 삽입되어 착탈 가능하도록 볼트 체결된다. 본 실시예에서 하부 모듈(120)에는 4개의 상부 모듈(110)이 대응하여 결합하는 구조이다.

하부 소켓(123, 144)은 도 6에 도시된 바와 같이 다수의 포고핀 삽입공(123a)이 관통 형성되어 각 삽입공(123a)에 포고핀(123b)이 삽입 설치된다.

포고핀(123a)의 상단부(도 6에서 우측 단부)는 상면으로 소켓(123)의 표면으로부터 돌출되어 하부 모듈(120)의 상부에서 대면하게 되는 상부 모듈(110)을 향해 노출된다(도 5의 124b 참조).

도 5에서 포고핀(124b)의 하단부(우측 단부)는 프레임(121)의 저면(우측면)에 적층 설치되는 메인 PCB(도면 미도시)와 전기적으로 연결된다.

이상과 같은 구성의 상부 모듈(110)과 하부 모듈(120)에 의하면 도 7에 도시된 바와 같이 칩탑재부(122)에 칩(1)이 탑재된 하부 모듈(120)의 상부에는 상부 모듈(110)이 대응하여 배치되며, 이때 하부 소켓(123) 또한 상부 소켓(113)과 상하로 일치 대응하도록 배치된다.

이러한 상태에서 상부 모듈(110)이 하강하면 도 8에 도시된 바와 같이 칩(1)에 전기적으로 접촉하게 되는 포고핀(116)을 통해 전기적 신호가 수신되고 상단의 신호전달용 PCB(도 3의 115)을 경유하여 일측에 위치한 상부 소켓(113)의 포고핀(113b)으로 전달된다. 이때, 포고핀(113b)은 상부 모듈(110)의 하강으로 인해 하부 소켓(123)측 포고핀(123b)과 가압 접촉하여 그 하단부를 통해 접속되는 메인 PCB(도면 미도시)로 상기 전기적 신호를 전달한다.

도 7, 도 8에서 상측의 포고핀(113b)은 암형(female) 포고핀이고 하측의 포고핀(123b)은 수형(male) 포고핀이나 이러한 조합에 한정되는 것은 아니며, 예를 들어 상하 암,수 포고핀(113b, 123b)이 서로 바뀌어 구비될 수도 있다.

한편, 이상에서 설명된 IC 테스트 모듈(100)은 본 발명의 이해를 돕기 위한 일 실시예에 불과하므로 본 발명의 권리범위 내지 기술적 범위가 상기 설명된 바에 한정되는 것으로 이해되어서는 곤란하다. 본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다.

1: 칩(chip, IC)
110: 상부 모듈
111: 프레임
111a, 111b: 소켓 체결공
112: 칩수용부
113, 114: 상부 소켓
113a: 삽입공
113b, 114b: 포고핀
115: 신호전달용 PCB
120: 하부 소켓
121: 프레임
121a, 121b: 소켓 체결공
122: 칩탑재부
123, 124: 하부 소켓
123a: 삽입공
123b, 124b: 포고핀

Claims

삭제
삭제
상,하부 모듈 사이에 개재되는 검사대상인 칩의 전기적 신호가 상부 모듈로부터 하부 모듈로 전달되는 접속구조를 갖는 IC 테스트 모듈에 있어서,
상기 상부 모듈의 프레임을 관통하여 착탈 가능하도록 체결되는 상부 소켓과; 상기 상부 소켓에 대응하여 상기 하부 모듈의 프레임을 관통하여 착탈 가능하도록 체결되는 하부 소켓을 포함하고, 상기 접속구조는 상기 상부 소켓과 상기 하부 소켓 간의 전기적 접속으로 달성되고,
상기 상부 소켓은 다수의 암형 또는 수형 포고핀(pogo pin)이 내장되고, 상기 하부 소켓은 상기 상부 소켓의 포고핀에 대응하여 다수의 수형 또는 암형 포고핀이 내장되어, 상기 전기적 접속은 상기 상부 소켓과 상기 하부 소켓에 각기 내장되는 포고핀 간의 접촉을 통해 달성되며,
상기 상부 모듈의 프레임 상면에 상기 상부 소켓의 포고핀의 상단부와 전기적으로 접촉하는 신호전달용 PCB가 설치되고, 상기 하부 모듈의 프레임 저면에 상기 하부 소켓의 포고핀의 하단부와 전기적으로 연결되는 메인 PCB가 설치되는 것을 특징으로 하는 IC 테스트 모듈.