KR100624060B1 - 기판 이상 검출 회로를 가진 장치 - Google Patents

Abstract

반도체 시험 장치에서의 DSA의 오장착이나, 커넥터의 접속 불량을 확실하게 발견, 방지한다. 소켓 보드(11)를 탑재한 1조의 DSA(10a, 10b)와, 이 1조의 DSA(10a, 10b)의 각 소켓 보드(11)의 커넥터(14)가 접속되는 커넥터를 구비한 마더 보드(20)를 갖는 반도체 시험 장치로서, 1조의 DSA(10a, 10b)에 각각 구비되며, 해당 DSA(10a, 10b)에 부여되는 ID 번호를 설정하고, 해당 ID 번호를 나타내는 ID 신호를 출력하는 ID 설정용 보드와, ID 설정용 보드로부터 출력되는 ID 신호를 입력하고, 그 ID 신호의 일치 불일치를 검출하는 일치 회로와, 마더 보드(20)측의 커넥터(21)의 하나로부터 신호를 입력하고, 대응하는 DSA측의 커넥터(14)를 경유하여 모든 커넥터(21, 14)에 순차적으로 신호를 전송하여, 출력 신호의 유무를 검출하는 데이지 체인 회로를 구비하고 있다.

데이지 체인 회로, DSA, ID 일치 회로, 소켓 보드, 마더 보드, 커넥터

Description

기판 이상 검출 회로를 가진 장치{DEVICE WITH BOARD ABNORMALITY DETECTING CIRCUIT}

본 발명은, 예를 들면 반도체 부품의 시험을 행하기 위한 반도체 시험 장치와 같이, 1 또는 2 이상의 커넥터를 구비한 기판이, 대응하는 상대측 기판에 접속됨으로써 동작하는 장치에 관한 것이다.

특히, 본 발명은, 복수의 기판이 1조로 되어 상대측 기판에 접속되는 장치에서, 해당 1조의 기판의 조합을 나타내는 ID 신호를 입력함으로써 해당 기판의 조합의 일치 불일치를 검출하는 일치 회로 등의 비교 수단을 구비함으로써, 이종 기판이 조합되어 사용되는 것을 용이하고 또한 확실하게 검출하여, 기판의 오장착에 의한 기판이나 소켓, 탑재 부품 등의 파손, 고장 등을 미연에 방지할 수 있는, 복수의 소켓 보드를 구비하는 DSA가 복수 조합되어 동시 사용되는 반도체 시험 장치에 적합한 이상 검출 회로를 구비한 장치에 관한 것이다.

또한, 본 발명은, 1 또는 2 이상의 커넥터를 구비한 기판이, 대응하는 1 또는 2 이상의 커넥터를 구비한 상대측 기판에 접속되는 장치에서, 접속되는 모든 커넥터를 경유하여 신호를 전송하고, 해당 신호의 출력 결과를 검출하는 데이지 체인 회로를 구비함으로써, 대응하는 커넥터의 접속 불량이나 탈락 등을 용이하고 또한 확실하게 검출하여, 커넥터의 접속 불량에 의한 동작 불량이나 작업 효율의 저하 등을 미연에 방지할 수 있는, 복수의 커넥터가 동시에 접속되는 마더 보드와 소켓 보드를 구비하는 반도체 시험 장치에 적합한 이상 검출 회로를 구비한 장치에 관한 것이다.

일반적으로, 반도체 부품의 시험을 행하는 반도체 시험 장치에서는, 시험 대상으로 되는 반도체 부품을 소켓 보드라고 하는 기판 상에 탑재하고, 이 소켓 보드를 시험 장치 본체측의 마더 보드라고 하는 기판에 접속함으로써, 마더 보드를 통해 시험에 필요한 소정의 전기 신호를 소켓 보드에 입출력하여 반도체 부품의 시험이 행해지도록 되어 있다.

여기서, 종래의 반도체 시험 장치에서는, 반도체 부품을 탑재하는 소켓 보드와 시험 장치 본체측의 마더 보드가, 와이어나 납땜 등에 의해 전기적으로 접속되도록 되어 있어, 소켓 보드와 마더 보드는 탈착 불능의 일체불가분한 구성으로 되어 있었다. 이러한 소켓 보드와 마더 보드가 일체불가분하게 접속되는 종래의 반도체 시험 장치에서는, 소켓 보드를 단독으로 탈착, 교환할 수 없어, 다양화가 현저한 각종 반도체 부품의 시험에 대응하는 것이 곤란하다고 하는 문제가 발생하였다.

최근에는, 반도체 부품의 복잡화, 고밀도화의 진전에 수반하여, 패키지 구조나 핀 구조가 서로 다른 반도체 부품이 다수 개발, 제공되고 있어, 다양한 다른 구조의 반도체 부품을 시험하기 위해서는, 반도체 부품의 인터페이스로 되는 소켓 보드를, 각 반도체 부품의 핀 구조, 패키지 구조에 대응한 것으로 변경할 필요가 있 었다. 그러나, 종래의 반도체 시험 장치에서는, 상술한 바와 같이, 소켓 보드가 장치 본체측의 마더 보드에 납땜되거나 하여 일체불가분하게 접속되도록 되어 있었기 때문에, 소켓 보드만을 착탈, 교환할 수 없어, 종류가 다른 반도체 부품의 시험을 행하고자 하면, 마더 보드를 포함하는 시험 장치 전체를 교환해야만 하였다.

이와 같이 장치 전체의 교환을 필요로 하는 종래의 반도체 시험 장치에서는, 새로운 시험 장치의 도입에 시간이 걸려, 시험 기간이 장기화될 뿐만 아니라, 고액의 시험 장치를 반도체 부품마다 도입, 교환해야만 하기 때문에, 시험 비용의 증대나 자원의 낭비 등을 초래하는 결과로 되었다. 이 때문에, 다양화의 진전이 현저한 최근의 반도체 부품에 대하여, 그 모두를 시험 장치의 교환에 의해 대응하는 것은 매우 곤란하게 되었다.

따라서, 본원 출원인은, 예의 연구 끝에, 일본 특원2002-047186호에서, 반도체 시험 장치에서의 소켓 보드와 마더 보드 등의 접속 구조로서, 상호 착탈 가능하게 접속할 수 있는 커넥터를 채용함으로써, 소켓 보드를 마더 보드에 대하여 착탈, 교환 가능하게 한 반도체 시험 장치를 안출하기에 이르렀다.

도 8은, 이 일본 특원2002-047186호에서 본원 출원인이 제안하고 있는 반도체 시험 장치를 개념적으로 도시하는 설명도로서, (a)는 분해 상태의 정면도, (b)는 복수의 소켓 보드를 구비한 DSA의 저면도이다. 이들 도면에 도시한 바와 같이, 이 반도체 시험 장치에서는, 복수의 소켓 보드(111)를 탑재한 DSA(110)와 마더 보드(120)가 착탈 가능하게 구성되어 있다.

DSA(Device Specific Adapter)(110)는, 복수의 소켓 보드(111) 및 커넥터 (114)가 SB(소켓 보드) 프레임(112)에 탑재, 고정되어 일체적으로 유닛화된 소켓 보드 기판이다.

이 DSA(110)는, 복수의 소켓 보드(111)가 베이스로 되는 SB 프레임(112) 상에 배열되어 설치됨과 함께, 도 8(b)에 도시한 바와 같이, 저면측에는, 대응하는 마더 보드(120)측의 커넥터(도시 생략)에 끼워 맞추는 복수의 커넥터(114)가 노출되도록 되어 있다. 그리고, 도 8(a)에 도시한 바와 같이, 이 DSA(110)가 마더 보드(120) 상에 탑재됨으로써, DSA 저면의 각 커넥터(114)가, 마더 보드측의 대응하는 커넥터(121)에 각각 끼워 맞춰, 접속되어, DSA 상의 복수의 소켓 보드(111)가 마더 보드(120)측에 전기적으로 접속되게 된다. 또한, DSA(110)는, 다수의 반도체 부품을 동시에 시험하기 위해, 하나의 마더 보드 상에 동일 구성의 DSA가 2개 1조, 4개 1조라는 복수 단위로 탑재되도록 되어 있고, 도 8(b)에서는 2개 1조의 DSA(110)의 배치 상태를 나타내고 있다.

이러한 반도체 시험 장치에 따르면, 복수의 소켓 보드(111)를 탑재한 DSA(110)가, 커넥터(114)를 통해 마더 보드(120)에 대하여 착탈 가능하게 접속할 수 있도록 되어 있기 때문에, 임의의 DSA(110)를 마더 보드(120)에 착탈, 교환할 수 있어, 예를 들면 패키지 구조나 핀 구조가 서로 다른 반도체 부품을 시험하는 경우에는, DSA(110)를 마더 보드(120)로부터 떼어내어(도 8(a) 참조), 시험 대상의 반도체 부품에 대응한 소켓 보드(111)를 탑재한 다른 DSA(110)로 변경하는 것이 가능하게 되었다.

따라서, 이 반도체 시험 장치에서는, 소켓 보드를 탑재하는 DSA만을 단독으 로 교환함으로써, 서로 다른 종류의 반도체 부품의 시험에 대응하는 것이 가능해져, 종래 장치와 같이 마더 보드를 포함하는 장치 전체의 교환 등이 불필요하게 되어, 저비용으로 범용성이 우수한 반도체 시험 장치를 실현할 수 있었다.

그런데, 이상과 같이 DSA를 마더 보드측에 착탈할 수 있는 반도체 시험 장치에서는, 상술한 바와 같이, 다수의 반도체 부품을 동시에 시험하기 위해, 동일 종류의 소켓 보드를 탑재한 DSA를 마더 보드 상에 복수 탑재하는 경우가 있었다. 그런데, DSA는, 외형, 외관 자체는 동일한 것이 보통이기 때문에, 탑재되어 있는 소켓 보드의 종류, 구조 등이 서로 다른 경우라도, DSA 단위로는 구별이 되지 않는 경우가 있었다. 이 때문에, 서로 다른 종류나 구조의 소켓 보드를 구비하는 2 이상의 DSA가, 잘못 조합되어 동일한 마더 보드 상에 탑재될 가능성이 있었다.

종류가 서로 다른 소켓 보드가 탑재된 DSA가 동일 마더 보드 상에 탑재되면, 시험 대상으로 되는 반도체 부품과 소켓 보드의 소켓 구조가 적합하지 않게 되어, 그 상태 그대로 반도체 부품을 탑재하고자 하면, IC 소켓이나 소켓 가이드, 디바이스(반도체 부품), 디바이스 교환용의 체인지 키드 등에 물리적인 파손 등이 발생할 우려가 있다. 따라서, 이러한 DSA의 오장착은 미연에 방지할 필요가 있었다.

여기서, 이러한 이종류의 소켓 보드가 탑재된 DSA가 잘못 조합되어 사용되는 것을 방지하는 수단으로서, 예를 들면, DSA의 틀체에 핀과 핀 구멍을 형성하거나 요철 형상을 형성하여, 올바른 조합의 DSA간에서만, 핀이나 요철 형상이 맞물리도록 하는 것이 생각된다. 그러나, 이와 같이 요철이나 끼워 맞춤 구조를 DSA의 틀체에 형성하는 방법에서는, 소켓 보드의 종류와 끼워 맞춤 구조를 변경해야만 하므 로, 종류가 서로 다른 반도체 부품을 시험할 때마다, DSA의 틀체를 새롭게 설계, 제조해야만 하다고 하는 문제가 발생하였다.

또한, 이와 같이 DSA의 틀체에 끼워 맞춤 구조나 요철을 형성하거나, 핀을 부착하면, DSA의 프레임으로서의 두께가 얇아지게 되어, 강도적으로 약해진다고 하는 문제도 있었다.

한편, DSA 탈착형의 반도체 시험 장치에서는, 도 8에 도시한 바와 같이, 복수의 소켓 보드 및 커넥터를 틀체 상에 일정수 배열하여 설치하여 유닛화하고 있어(도 8(b) 참조), 하나의 DSA에 다수의 커넥터가 구비되게 되며, 대응하는 마더 보드측에도 다수의 커넥터가 구비되도록 되어 있었다. 이 때문에, DSA가 마더 보드에 탈착될 때에, 소켓 보드와 마더 보드 사이에서 접속되는 다수의 커넥터에, 끼워 맞춤 불량이나 접속 불량이 발생하는 경우가 있었다.

그리고, 이러한 커넥터의 접속 불량 등이 발생하면, 정상적인 시험을 행할 수 없게 되어, 작업 효율이 악화됨과 함께, 시험 장치에 대한 신뢰성이 저하될 우려가 있었다.

이상과 같은 경위로부터, DSA 탈착측의 반도체 시험 장치와 같이, 동일 종류의 기판(DSA)을 오류없이 조합하여 사용할 필요가 있는 장치나, 기판간에서 다수의 커넥터의 착탈, 끼워 맞춤이 반복되는 장치에서는, 기판의 오장착, 오사용 등이나, 커넥터의 접속 불량이나 도통 불량 등의 발생을 미연에 발견하고, 이것을 유효하게 방지할 수 있는 새로운 수단의 개발이 요구되게 되었다. 따라서, 본원 출원인은, 그 후의 또 다른 예의 연구 끝에, 상술한 바와 같은 복수 기판의 오장착 등을 확실 하게 방지할 수 있음과 함께, 복수 커넥터간의 도통 불량 등도 확실하게 발견할 수 있는 본원 발명을 창작하기에 이르렀다.

본 발명은, 이상과 같은 과제를 해결하기 위해 제안된 것으로, 복수의 기판이 1조로 되어 상대측 기판에 접속되는 장치에서, 해당 1조의 기판의 조합을 나타내는 ID 신호를 입력함으로써 해당 기판의 조합의 일치 불일치를 검출하는 일치 회로 등의 비교 수단을 구비함으로써, 이종 기판이 조합되어 사용되는 것을 용이하고 또한 확실하게 검출하여, 기판의 오장착에 의한 기판이나 소켓, 탑재 부품 등의 파손, 고장 등을 미연에 방지할 수 있는, 특히, 복수의 소켓 보드를 구비하는 DSA가 복수 조합되어 동시 사용되는 반도체 시험 장치에 적합한 이상 검출 회로를 가진 장치의 제공을 목적으로 한다.

또한, 본 발명은, 1 또는 2 이상의 커넥터를 구비한 기판이, 대응하는 1 또는 2 이상의 커넥터를 구비한 상대측 기판에 접속되는 장치에서, 접속되는 모든 커넥터를 경유하여 신호를 전송하고, 해당 신호의 출력 결과를 검출하는 데이지 체인 회로를 구비함으로써, 대응하는 커넥터의 접속 불량이나 탈락 등을 용이하고 또한 확실하게 검출하여, 커넥터의 접속 불량에 의한 동작 불량이나 작업 효율의 저하 등을 미연에 방지할 수 있는, 특히, 복수의 커넥터가 동시에 접속되는 마더 보드와 소켓 보드를 구비하는 반도체 시험 장치에 적합한 이상 검출 회로를 가진 장치의 제공을 목적으로 한다.

<발명의 개시>

상기 목적을 달성하기 위해, 본 발명의 기판 이상 검출 회로를 가진 장치는, 제1항에 기재한 바와 같이, 복수의 기판이 조합되어 이루어지는 적어도 1조의 기판군과, 이 기판군이 접속되는 상대측 기판을 갖는 장치로서, 상기 기판군의 각 기판에 각각 구비되며, 해당 기판군에 대하여 부여되는 소정의 ID 번호를 설정함과 함께, 해당 ID 번호를 나타내는 ID 신호를 출력하는 ID 설정용 보드와, 상기 기판군에 대응하는 상대측 기판에 구비되며, 상기 ID 설정용 보드로부터 출력되는 각 ID 신호를 입력하는 ID 신호 입력 보드와, 상기 ID 신호 입력 보드로부터 출력되는 각 ID 신호를 입력하고, 대응하는 상기 각 기판의 ID 신호를 비교하는 비교 수단을 구비하며, 상기 기판군에서의 기판의 조합 이상을 검출하는 구성으로 되어 있다.

이러한 구성으로 이루어지는 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, ID 설정용 보드와, 이 ID 설정용 보드로부터 출력되는 ID 신호의 일치성을 검출하는 일치 회로 등의 비교 수단을 구비함으로써, 기판군을 구성하는 2 이상의 기판이 소정의 조합을 만족하는 것을 나타내는 ID 번호를 부여하는 것만으로, 그 ID 번호를 각 기판으로부터 입력하여 그 일치 불일치를 비교, 판정할 수 있다. 이에 의해, 기판의 구성이나 외형 등을 변경하지 않고, 기판군 고유의 ID 번호에 의해 복수 기판의 조합을 판별할 수 있어, 이종 기판이 조합된 것을 용이하고 또한 확실하게 검출하여, 오장착 등에 의한 기판이나 소켓, 탑재 부품 등의 파손, 고장 등을 확실하게 방지할 수 있다.

또한, 이와 같이 기판측으로부터의 ID 신호를 입력함으로써, 기판의 조합이 올바른지의 여부를 판정함으로써, 해당 기판이 장치측에 탑재됨과 동시에 그 조합의 일치성을 판단할 수 있어, 보다 신속한 판정 처리가 가능해져, 장치에 기판을 탑재하여 행하는 본래의 작업, 처리를 효율적으로 행할 수 있게 된다.

또한, ID 번호를 부여하여 기판군을 특정할 수 있으므로, 기판의 종류나 수가 증감된 경우에도, ID 번호의 부가, 삭제에 의해 용이하게 대응하는 것이 가능해져, 범용성, 확장성이 우수한 이상 검출 회로를 실현할 수 있다.

한편, 본 발명의 이상 검출 회로를 가진 장치는, 제2항에 기재한 바와 같이, 커넥터를 구비한 기판과, 이 기판의 각 커넥터가 접속되는 커넥터를 구비한 상대측 기판을 갖는 장치로서, 상기 상대측 기판 또는 상기 기판의 하나의 커넥터로부터 신호를 입력하고, 대응하는 각 커넥터를 경유하여 모든 커넥터에 순차적으로 신호를 전송하여, 출력 신호의 유무를 검출하는 데이지 체인 회로를 구비하고, 상기 기판 및 상대측 기판의 모든 커넥터의 접속 이상을 검출하는 구성으로 하고 있다.

이러한 구성으로 이루어지는 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, 1 또는 2 이상의 모든 커넥터를 경유하여 신호를 전송하는 데이지 체인 회로를 구비함으로써, 어느 하나의 커넥터 사이에 접속 불량, 접속 이상 등이 있으면, 이것을 즉시 검출할 수 있다. 또한, 이와 같이 접속되는 커넥터 사이에 신호를 전송시킴으로써 접속 불량 등을 검출함으로써, 기판간의 커넥터가 접속됨과 동시에 그 문제점의 유무를 판정할 수 있어, 신속하게 접속 불량 등을 발견하는 것이 가능해져, 기판간의 커넥터를 접속하여 행하는 본래의 작업, 처리를 효율적으로 행할 수 있게 된다.

이에 의해, 다수의 커넥터가 동시에 접속되는 경우에도, 접속 불량이나 탈락 등을 용이하고 또한 확실하게 발견할 수 있어, 커넥터의 접속 불량에 의한 동작 불 량이나 작업 효율의 저하 등이 없는 신뢰성이 높은 장치를 실현할 수 있다.

또한, 본 발명의 기판 이상 검출 회로를 가진 장치는, 제3항에 기재한 바와 같이, 커넥터를 구비한 복수의 기판이 조합되어 이루어지는 적어도 1조의 기판군과, 이 기판군의 각 기판의 커넥터가 접속되는 커넥터를 구비한 상대측 기판을 갖는 장치로서, 상기 기판군의 각 기판에 각각 구비되며, 해당 기판군에 대하여 부여되는 소정의 ID 번호를 설정함과 함께, 해당 ID 번호를 나타내는 ID 신호를 출력하는 ID 설정용 보드와, 상기 기판군에 대응하는 상대측 기판에 구비되며, 상기 ID 설정용 보드로부터 출력되는 각 ID 신호를 입력하는 ID 신호 입력 보드와, 상기 ID 신호 입력 보드로부터 출력되는 각 ID 신호를 입력하고, 대응하는 상기 각 기판의 ID 신호를 비교하는 비교 수단과, 상기 상대측 기판 또는 상기 기판의 하나의 커넥터로부터 신호를 입력하고, 대응하는 각 커넥터를 경유하여 모든 커넥터에 순차적으로 신호를 전송하여, 출력 신호의 유무를 검출하는 데이지 체인 회로를 구비하고, 상기 기판군에서의 기판의 조합 이상을 검출함과 함께, 상기 기판 및 상대측 기판의 모든 커넥터의 접속 이상을 검출하는 구성으로 하고 있다.

이러한 구성으로 이루어지는 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, 기판군에 부여되는 ID 번호의 일치성을 판정하는 일치 회로 등의 비교 수단과, 커넥터의 접속 불량을 검출하는 데이지 체인 회로의 쌍방을 구비함으로써, 기판의 조합 이상을 확실하게 검출함과 동시에, 해당 기판과 상대측 기판 사이의 커넥터 접속 불량에 대해서도 검출할 수 있다. 이에 의해, 복수의 기판이 조합되어 사용되며, 또한, 각 기판이 복수의 커넥터를 구비하여 상대측에 접속되는 장치 에서, ID 번호를 부여하여 기판 사이의 조합 이상을 확실하게 검출함과 함께, 다수의 커넥터의 접속 불량도 용이하게 발견할 수 있어, 더욱 범용성, 확장성이 우수하고 신뢰성이 높은 장치를 제공할 수 있다.

그리고, 특히, 제4항에 기재된 이상 검출 회로를 가진 장치에서는, 상기 ID 신호 설정용 보드가, 상기 기판에 복수 구비되고, 해당 복수의 ID 신호 설정용 보드에 의해, 해당 기판의 하나의 ID 번호가 설정, 출력되는 구성으로 하고 있다.

이러한 구성으로 이루어지는 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, 복수의 ID 신호 설정용 보드를 구비하고, 이 복수의 ID 신호 설정용 보드에서 설정되는 모든 번호로 하나의 ID 번호를 구성할 수 있어, 사용하는 기판의 수, 종류 등에 따라, 임의의 ID 번호를 자유롭게 설정할 수 있다. 이에 의해, 기판의 종류나 수가 증감된 경우에도, ID 번호의 부가, 삭제, 변경 등을 보다 용이하게 행할 수 있어, 더욱 범용성, 확장성이 우수한 이상 검출 회로를 제공할 수 있다.

한편, 제5항에 기재된 이상 검출 회로를 가진 장치에서는, 상기 데이지 체인 회로가, 상기 기판 및 상대측 기판의 커넥터의 1 또는 2 이상의 핀이, 해당 기판 및 상대측 기판 내에서 단락됨으로써 접속되는 구성으로 하고 있다.

이러한 구성으로 이루어지는 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, 상호 접속되는 기판 사이에 구비되는 커넥터의 기존의 핀을 이용하여, 각 핀을 해당 기판 내에서 단락시킴으로써, 모든 커넥터를 경유하여 신호를 전송하는 본 발명의 데이지 체인 회로를 구성할 수 있다. 이에 의해, 특별한 회로나 수단 등을 별도로 설치하지 않고, 본 발명에 따른 데이지 체인 회로에 의해, 복수의 커 넥터의 접속 불량, 접속 이상 등을 검출할 수 있어, 기판이나 장치 등을 대형화, 복잡화시키지 않고, 탑재되는 기판 사이의 접속 불량을 미연에 발견할 수 있는 신뢰성이 높은 장치를 제공할 수 있다.

그리고, 제6항에 기재된 이상 검출 회로를 가진 장치에서는, 상기 기판이, 시험 대상으로 되는 반도체 부품이 탑재, 접속되는 1 또는 2 이상의 소켓 보드를 갖는 DSA로 이루어지며, 상기 상대측 기판이, 상기 DSA가 탑재, 접속되는 반도체 시험 장치의 마더 보드로 이루어지는 구성으로 하고 있다.

또한, 제7항에 기재된 이상 검출 회로를 가진 장치에서는, 상기 기판이, 시험 대상으로 되는 반도체 부품이 탑재, 접속되는 1 또는 2 이상의 소켓 보드를 갖는 DSA로 이루어지며, 상기 기판군이, 상기 DSA로 이루어지는 기판이 복수 조합되어 이루어지고, 상기 상대측 기판이, 상기 기판군을 구성하는 복수의 DSA가 일체적으로 탑재, 접속되는 반도체 시험 장치의 마더 보드로 이루어지는 구성으로 하고 있다.

이러한 구성으로 이루어지는 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, 본 발명에 따른 기판을 DSA로 하고, 상대측 기판을 DSA가 탑재되는 마더 보드로서 구성하며, 또한, 복수의 기판을 구비하는 기판군을, DSA를 복수 구비한 DSA군으로서 구성함으로써, DSA 탈착형의 반도체 시험 장치를 본 발명에 따른 이상 검출 회로를 가진 장치로서 구성할 수 있다. 이에 의해, 소켓 보드를 구비한 DSA를 단독으로 교환함으로써 다양한 다른 반도체 부품의 시험에 대응할 수 있는 반도체 시험 장치에서, 본 발명의 이상 검출 회로를 이용하여 DSA의 혼동이나, 커넥터 의 탈락이나 접촉 불량 등을 용이하고 또한 확실하게 검출할 수 있도록 되어, 오장착이나 장착 불량의 발생을 미연에 방지하여 신뢰성이 높은 반도체 부품의 시험을 행할 수 있는 반도체 시험 장치를 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치를 도시하는 분해 사시도.

도 2는 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치를 도시하는 도면으로, (a)는 DSA를 마더 보드측으로부터 떼어낸 상태의 정면도, (b)는 (a)에 도시한 DSA의 저면도.

도 3은 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치에서의 ID 설정용 보드와 컨택트 핀용 보드를 개념적으로 도시하는 주요부 단면 정면도.

도 4는 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치에서의 ID 설정용 보드와 ID 일치 회로를 개념적으로 도시하는 블록도.

도 5는 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치에서의 ID 일치 회로의 상세를 도시하는 회로도.

도 6은 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치에서의 데이지 체인 회로를 개념적으로 도시하는 설명도.

도 7은 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치에서의 유틸리티 보드를 개념적으로 도시하는 블록도.

도 8은 일본 특원2002-047186호에서 본원 출원인이 제안하고 있는 반도체 시험 장치를 개념적으로 도시하는 설명도로서, (a)는 DSA를 마더 보드측으로부터 떼어낸 상태의 정면도, (b)는 (a)에 도시한 DSA의 저면도.

<발명을 실시하기 위한 최량의 형태>

이하, 본 발명에 따른 기판 이상 검출 회로를 가진 장치의 바람직한 실시예에 대하여, 도 1∼도 7을 참조하면서 설명한다.

도 1은 본 발명의 일 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치를 도시하는 분해 사시도이다. 또한, 도 2는 본 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치를 도시하는 도면으로, (a)는 DSA를 마더 보드측으로부터 떼어낸 상태의 정면도, (b)는 (a)에 도시한 DSA의 저면도이다.

이들 도면에 도시한 바와 같이, 본 실시예에 따른 기판 이상 검출 회로를 가진 장치는, 기판의 동일 면 상에 복수 구비된 커넥터를, 대응하는 상대측 기판의 복수의 커넥터에 접속시키는 장치로서, 반도체 부품을 탑재하기 위한 소켓 보드(11)를 복수 배열하여 설치한 DSA(10)와, 이 DSA(10)가 접속되는 상대측으로 되는 마더 보드(20)를 구비한 반도체 시험 장치를 구성하고 있다. 그리고, 본 실시예는, 이 반도체 시험 장치에서의 DSA(10)의 혼동이나 DSA(10)와 마더 보드(20)의 커넥터 접속 불량을 검출하는 이상 검출 회로를 구비하는 것이다.

[반도체 시험 장치]

우선, 도 1 및 도 2를 참조하여, 본 실시예에 따른 기판 이상 검출 회로를 가진 장치를 구성하는 반도체 시험 장치에 대하여 설명한다. 동도에 도시한 바와 같이, 본 실시예에 따른 반도체 시험 장치는, 도 8에 도시한 반도체 시험 장치와 거의 마찬가지의 구성으로 되어 있으며, 시험 대상으로 되는 반도체 부품(도시 생략)을 탑재하는 소켓 보드(11)를 구비하는 DSA(10)가 마더 보드(20)에 대하여 착탈 가능하게 구성되어 있어, DSA(10)만을 단독으로 교환함으로써, 다른 종류의 반도체 부품의 시험에도 대응할 수 있는 시험 장치로 되어 있다.

DSA(Device Specific Adapter)(10)는, 도 1에 도시한 바와 같이, 복수의 소켓 보드(11)를 구비함과 함께, 소켓 보드 저면측에는 커넥터(14)가 배치되어(도 2(b) 참조), 이들 복수의 소켓 보드(11)와 대응하는 커넥터(14)가 1장의 기판 형상으로 일체적으로 유닛화된 것으로, 통상, 이 DSA를 1단위로 하여 제조, 착탈, 교환 등이 이루어지도록 되어 있다. 이와 같이 복수의 소켓 보드가 유닛화된 DSA 단위로 취급됨으로써, 예를 들면 패키지 구조나 핀 구조가 서로 다른 반도체 부품에 대하여, 유닛화된 DSA 단위로 대응하는 소켓 보드가 준비되며, 반도체 부품에 따른 DSA를 마더 보드에 착탈, 교환함으로써 서로 다른 다양한 복수의 반도체 부품의 시험을 행할 수 있도록 되어 있다.

그리고, 이러한 DSA 착탈형의 반도체 시험 장치에서는, 다수의 반도체 부품의 시험을 동시에 실시할 수 있도록, 하나의 마더 보드에, 동일 구성의 소켓 보드를 구비한 DSA를 2개 1조, 4개 1조 등, 복수의 DSA를 1조로서 탑재하여 사용할 수 있도록 되어 있다. 본 실시예에서는, 도 1에 도시한 바와 같이, 2개의 DSA(10)(DSA-A(10a) 및 DSA-B(10b))를 1조로 하고 있으며, 이 2개 1조의 DSA(10)가 마더 보드(20) 상에 일체적으로 탑재, 접속되도록 되어 있다. 구체적으로는, 본 실시예에 따른 DSA(10)는, 복수의 소켓 보드(11)가, 베이스 기판으로 되는 프레임 형상의 SB 프레임(소켓 보드 프레임)(12) 상에 배치됨과 함께, SB 프레임(12)의 프레임 공간 내에, 각 소켓 보드(11)에 대응하여 접속되는 커넥터(14)가 배치되도록 되어 있다.

각 소켓 보드(11)는, 각각, 시험 대상으로 되는 반도체 부품을 탑재하여 전기적으로 접속하는 부품 탑재 접속부(소켓부)를 구비한 기판으로 이루어져, 각 소켓 보드(11)에 하나씩 반도체 부품이 탑재되도록 되어 있다. 그리고, 이 복수의 소켓 보드(11)가, 각각 SB 프레임(12)의 틀체 부분 상에 탑재, 고정되도록 되어 있다.

SB 프레임(12)은, 금속 등으로 이루어지는 프레임 부재로, 복수의 공간을 구비하고 있으며(도 2(b) 참조), 본 실시예에서는, 도 2에 도시한 바와 같이, 1열 8개, 합계 16개의 공간 영역을 구비하도록 되어 있다. 그리고, 도 2(b)에 도시한 바와 같이, 이 SB 프레임(12)의 각 공간 내에, 각각, 소켓 보드(11)에 접속되는 커넥터(14)가 수납되도록 되어 있다. 여기서, 본 실시예에 따른 DSA(10)에서는, 도 1, 도 2에 도시한 바와 같이, SB 프레임(12)이 1열 8개의 공간 영역을 2열 구비하고 있으며, 합계 16의 공간 영역에 대하여, 각각 소켓 보드(11) 및 대응하는 커넥터(14)가 2개씩, 합계 32개 구비되도록 되어 있다. 단, 소켓 보드(11) 및 커넥터(14)의 수, SB 프레임(12)의 공간 수 등은 특별히 한정되는 것은 아니다.

이상과 같이 SB 프레임(12)에 커넥터(14)가 수납됨으로써, 각 소켓 보드(11)의 저면측에 커넥터(14)가 배치되고, 각 커넥터(14)가 SB 프레임(12) 상의 대응하 는 소켓 보드(11)에 접속됨과 함께, 소켓 보드 저면측에서 동일 평면 상에 고정되게 되며, 마더 보드(20)측의 대응하는 커넥터(21)(도 1 참조)에 대하여, 모든 커넥터가 동시에 탈착되도록 되어 있다. 따라서, 이 DSA(10)측의 커넥터(14)와 마더 보드(20)측의 커넥터(21)가, 모두 정상적으로 끼워 맞춰, 접속되지 않는 경우, 커넥터의 접속 불량으로 되며, 이 커넥터의 접속 불량의 유무가, 후술하는 데이지 체인 회로(40)에 의해 검출되도록 되어 있다.

SB 프레임(12) 상에 탑재되는 각 소켓 보드는, 도 1에 도시한 바와 같이, 각 소켓 보드의 기판 네 모서리를 절개한 형상으로 되어 있고, 이 절개 부분으로부터 SB 프레임(12)의 틀체 부분이 노출되도록 되어 있으며, 이 SB 프레임(12)의 노출부분에, 마더 보드(20)측으로 돌출되어 설치된 위치 결정 핀(22)이 삽입되는 위치 결정 구멍(15)이 형성되어 있다. 이 위치 결정 구멍(15)에 위치 결정 핀(22)이 삽입됨으로써, DSA(10)가 마더 보드(20)에 대하여 소정의 위치에서 위치 결정되어 고정되게 된다. 여기서, 위치 결정 구멍(15)(및 위치 결정 핀(22))은, 본 실시예에서는, SB 프레임(12)의 길이 방향의 좌우 2개소에 위치하도록 형성하고 있지만(도 2 참조), DSA(10)가 소정의 위치에 위치 결정되는 한, 어떠한 위치에도 위치 결정 핀(22) 및 위치 결정 구멍(15)을 형성할 수 있으며, 또한, 그 수도 특별히 한정되지 않는다.

또한, 이 SB 프레임(12)에는, 도 2에 도시한 바와 같이, 커넥터 배치면의 복수의 각 커넥터(14)와 간섭하지 않는 영역에, DSA(10)의 ID 번호를 설정하고, 해당 ID 번호를 나타내는 ID 신호를 출력하는 ID 설정용 보드(13)가 배치되어 있다.

이 ID 설정용 보드(13)의 상세는 후술한다.

그리고, 이상과 같은 구성으로 이루어지는 DSA(10)는, 동일 구조의 소켓 보드(11)를 탑재한 2장의 DSA-A(10a)와 DSA-B(10b)가 1조로서 조합되며, 이 2장 1조의 DSA(10)가 일체적으로 마더 보드(20)에 탑재되도록 되어 있다. 즉, 본 실시예에서는, 2장 1조의 DSA(10), 소켓 보드(11)의 종류에 따라, 예를 들면 「DSA-A 및 B」, 「DSA-C 및 D」, 「DSA-E 및 F」 …와 같이 하여, 동일 구조의 소켓 보드(11)를 탑재한 2장의 DSA(10)가 조합되어 사용되게 된다. 따라서, 이 경우, 예를 들면 「DSA-A와 DSA-C」나, 「DSA-B와 DSA-D」가 조합되는 것은, 서로 다른 종류의 소켓 보드(11)가 마더 보드(20) 상에 탑재되게 되어, DSA(10)의 조합으로서 이상으로 된다.

그리고, 이러한 DSA(10)의 조합의 일치 불일치가, 후술하는 ID 설정용 보드(13)를 통해 ID 일치 회로(30)에서 검출되도록 되어 있다.

마더 보드(20)는, 도 1에 도시한 바와 같이, 반도체 시험 장치의 본체측에 구비되는 기판으로, 상술한 바와 같이, 복수의 소켓 보드(11)를 유닛화한 DSA(10)측에 대응하는 복수의 커넥터(21)가 구비되어 있다(도 1 참조). 이 마더 보드(20)에 커넥터를 통해 DSA(10)가 접속됨으로써, DSA측에는 마더 보드(20)를 통해 시험에 필요한 소정의 전기 신호가 입출력되어, 각 소켓 보드(11) 상의 반도체 부품의 시험이 행해지도록 되어 있다.

그리고, 본 실시예에서는, 이 마더 보드(20)의 상면의, 복수의 커넥터(21)와 간섭하지 않는 영역에, DSA(10)측의 ID 설정용 보드(13)와 접촉하는 컨택트 핀용 보드(23)가 배치되어 있다. 이 컨택트 핀용 보드(23)의 상세는, DSA(10)측의 ID 설정용 보드(13)와 함께 후술한다.

또한, 본 실시예에서 마더 보드(20)로서 나타내는 부분은, 일반적으로, 반도체 시험 장치의 본체 상에 구비되는 마더 보드 외에, SPCF나 금속 플레이트, 퍼포먼스 보드, 유틸리티 보드 등이 포함되는 것으로, 후술하는 바와 같이, 본 실시예에서는, 이상 검출 회로가 마더 보드(20) 내의 유틸리티 보드(20a)에 구비되도록 되어 있다. 따라서, 본 실시예에 말하는 「마더 보드」는, 유닛화된 DSA(10)가 착탈 가능하게 접속되는, 본 발명에 따른 상대측 기판을 의미하는 것이다. 또한, 상세한 설명은 생략하지만, 상술한 DSA(10) 및 마더 보드(20) 외에, 본 실시예의 반도체 시험 장치에 구비되는 구성, 기능은, 기존의 반도체 시험 장치와 마찬가지인 것으로 되어 있다.

[ID 설정용 보드]

다음으로, 도 3 및 도 4를 참조하여, 본 실시예에 따른 ID 설정용 보드(13)에 대하여 설명한다. 도 3은, 본 실시예에 따른 ID 설정용 보드(13)와 컨택트 핀용 보드(23)를 개념적으로 도시하는 주요부 단면 정면도이다. 또한, 도 4는, 본 실시예에 따른 ID 설정용 보드(13)와 ID 일치 회로(30)의 관계를 개념적으로 도시하는 블록도이다.

이들 도면에 도시한 ID 설정용 보드(13)는, 각 DSA(10)(DSA-A 및 B, DSA-C 및 D …)의 조합을 나타내는 ID 번호를 설정하고, 해당 ID 번호를 나타내는 ID 신호를 출력하는 기판으로, DSA(10)의 커넥터 배치면측에 구비되도록 되어 있다.

이 ID 설정용 보드(13)는, SB 프레임(12)의 커넥터 배치면의, 복수의 각 커넥터(14)와 간섭하지 않는 영역에 배치되도록 되어 있으며, 본 실시예에서는, 도 2에 도시한 바와 같이, 각 DSA(10)(10a, 10b)에 8개씩의 ID 설정용 보드(13)가 배치되어 있다.

그리고, 이 ID 설정용 보드(13)가 대향하는 마더 보드(20)측에는, ID 신호 입력용 보드로 되는 컨택트 핀용 보드(23)가 구비되어 있다. 이 컨택트 핀용 보드(23)는, 도 1에 도시한 바와 같이, 각 ID 설정용 보드(13)에 대응하는 위치에, 2장의 DSA(10a, 10b)에 대응하여 각 8개, 합계 16개의 컨택트 핀용 보드(23)가, 각각, ID 설정용 보드(13)와 마찬가지로, 마더 보드 복수의 각 커넥터(21)와 간섭하지 않는 영역에 배치되어 있다. 이에 의해, DSA(10)가 마더 보드(20) 상에 탑재되면, 대응하는 ID 설정용 보드(13)의 ID 신호 출력 패드(13a)와 컨택트 핀용 보드(23)의 컨택트 핀(23a)이 접촉하여, 후술하는 바와 같이, DSA(10)의 탑재와 동시에, ID 일치 회로(30)에 대하여 ID 신호를 자동적으로 출력할 수 있도록 되어 있다.

각 ID 설정용 보드(13)는, 도 3에 도시한 바와 같이, DSA(10)의 마더 보드(20)측에 대향하는 면에 볼트 등의 고정 수단으로 배치, 고정된 기판 표면에, 2개 한쌍의 ID 신호 출력 패드(13a)를 구비하고 있다. 한쌍의 ID 신호 출력 패드(13a)는, 각각 관통 홀(13b)을 통해 기판 이면측(DSA(10)측)의 2개 한쌍의 ID 번호 설정 패드(13c)에 접속되어 있다.

각 ID 번호 설정 패드(13c)는, 점퍼선(13d)을 통해, 각각, GND 패드(13e)에 접속되도록 되어 있다. GND 패드(13e)는, 도시하지 않은 도체 패턴을 통해, 예를 들면 ID 설정용 보드(13)를 고정하는 볼트 등에 접지되도록 되어 있다. 그리고, 이 GND 패드(13e)에 점퍼선(13d)을 접속할지의 여부에 따라, ID 번호 설정 패드(13c)를 GND 또는 OPEN으로 설정할 수 있도록 되어 있다.

구체적으로는, ID 번호 설정 패드(13c)가 GND로 설정(GND 패드(13e)에 접속)된 경우, ID 신호 출력 패드(13a)로부터 후술하는 ID 일치 회로(30)에 출력되는 신호는, 입력측이 접지되기 때문에 LOW(0)로 된다. 한편, ID 번호 설정 패드(13c)가 OPEN으로 설정(GND 패드(13e)에 비접속)된 경우, ID 신호 출력 패드(13a)로부터 ID 일치 회로(30)에 출력되는 신호는, ID 일치 회로(30)의 전원 전압 Vcc에 의해 HIGH(1)로 된다(도 5 참조).

이와 같이, 본 실시예에 따른 ID 설정용 보드(13)에서는, 점퍼선(13d)의 접속의 유무에 따라, ID 번호 설정 패드(13c)에 접속된 ID 신호 출력 패드(13a)로부터 출력되는 신호를, LOW(0)/HIGH(1)로 전환할 수 있도록 되어 있다. 그리고, 이 ID 설정용 보드(13)에 대하여, 임의의 LOW(0)/HIGH(1) 신호를 설정함으로써, 원하는 ID 번호를 나타내는 ID 신호를 ID 일치 회로(30)에 입력할 수 있다(도 4 참조).

여기서, 본 실시예에서는, 도 2에 도시한 바와 같이, 각 DSA(10)(10a, 10b)에 8개씩의 ID 설정용 보드(13)가 배치되어 있으며, 각 ID 설정용 보드(13)는, 2개의 ID 신호 출력 패드(13a)를 구비하고 있다. 이에 의해, ID 설정용 보드(13a)에서 설정할 수 있는 ID 번호는, 1조의 DSA(10)(10a, 10b)에 대하여, 16비트의 신호를 할당하는 것이 가능하게 되지만, 본 실시예에서는, 이 16비트 신호 중, 상위(또는 하위)의 14비트의 신호를, ID 번호를 나타내는 ID 신호로서 할당하도록 하고 있 다.

예를 들면, 「DSA-A 및 B」의 조합을 나타내는 ID 번호를 「00000000000001」로 하고, 「DSA-C 및 D」를 나타내는 ID 번호를 「00000000000010」으로 하는 등, 14비트의 범위에서 임의로 ID 번호를 부여할 수 있다.

그리고, 도 4에 도시한 바와 같이, 이 14비트의 ID 신호가 각 DSA(10a, 10b)로부터 출력되어, 마더 보드(20)측의 컨택트 핀용 보드(23)를 통해 ID 일치 회로(30)에 입력되도록 되어 있다.

또한, 이 DSA(10)의 ID 번호를 나타내는 ID 신호의 비트수는, 본 실시예에서의 14비트의 경우에 한정되는 것이 아니라, DSA(10)의 종류의 따라 임의로 설정할 수 있으며, 또한, 필요로 되는 비트 수에 따라, ID 설정용 보드(13)의 수나, 출력 패드 수도 변경할 수 있다. 예를 들면, 1000종류의 DSA(10)가 사용되는 반도체 시험 장치의 경우에는, ID 번호는 1000개로 되기 때문에, 10비트의 신호를 이용하면, 1024개의 ID를 부여할 수 있다. 따라서, 이 경우에는, 본 실시예의 ID 설정용 보드(13)와 같이 출력 수가 「2」의 ID 설정용 보드이면, 각 DSA에 대하여 5개씩 설치하도록 하면 된다. 이에 대하여, 10000종류의 DSA(10)가 사용 가능한 반도체 시험 장치의 경우에는, ID 번호도 10000개 필요로 되어, 본 실시예와 같이, 14비트의 신호를 이용함으로써 16384가지의 ID 번호를 부여할 수 있다. 이와 같이, 본 실시예에 따른 ID 설정용 보드(13)는, 설치 수, 출력 비트 수, 또한, 사용 가능한 비트 수 중 어떤 비트를 ID 신호로서 할당할지에 대해서는, 임의로 설정할 수 있다.

또한, 이 ID 설정용 보드(13)에의 ID 번호의 설정은, DSA(10)의 조립 전에 행해 두어, DSA(10)에 탑재하는 소켓 보드(11)의 종류가 설정된 후, 대응하는 2개 1조에, 동일한 ID 번호를 설정한 ID 설정용 보드(13)를 DSA(10)의 소정 개소에 부착하는 것이 바람직하다. 또한, 한번 설정된 ID 번호는, 통상은 후에 변경할 필요는 없고, 또한, 준비되지 않은 ID 변경에 의해 DSA(10)의 오장착 등이 발생하는 경우도 있기 때문에, ID 설정용 보드(13)는, 본 실시예에 도시한 바와 같이, DSA(10)측에 볼트 등을 이용하여 고정하고, 착탈 불능으로 부착하는 것이 바람직하다.

[ID 일치 회로]

다음으로, 도 5를 참조하여, 본 실시예에 따른 ID 일치 회로(30)에 대하여 설명한다. 도 5는 본 실시예에 따른 ID 일치 회로(30)의 상세를 도시하는 회로도이다.

도 5에 도시한 바와 같이, 본 실시예에 따른 ID 일치 회로(30)는, 1조의 DSA(10)(10a, 10b)의 일치 불일치를 검출하는 회로로서, ID 신호를 비교하는 비교 수단으로 되어 있다. 본 실시예에서는, DSA(10a, 10b)의 각 ID 설정용 보드(13)로부터 입력되는 각 14비트의 ID 신호를 입력하도록 되어 있다. 구체적으로는, ID 일치 회로(30)는, 도 5에 도시한 바와 같이, 각 14비트의 ID 신호를 입력하는 14개의 XOR 회로와 7개의 NOR 회로 및 1개의 AND 회로로 이루어지며, 각 DSA(10a, 10b)의 ID 설정용 보드(13)로부터 입력되는 14비트의 ID 신호를, 대응하는 비트끼리에서 비교하고, 모든 비트가 일치하는 경우에만, HIGH(1)의 신호가 출력되며, 그 밖의 경우에는 LOW(0)의 신호가 출력되도록 되어 있다. 이에 의해, 마더 보드(20) 상에 탑재되는 DSA(10)의 조합의 일치가 검출되게 되어, 종류가 서로 다른 DSA(10) 가 조합된 경우에는, 이상 신호(LOW(0) 신호)를 출력할 수 있기 때문에, 이상 발생에 대응한 처리를 행하는 것이 가능하게 된다. 본 실시예에서는, 후술하는 바와 같이, DSA(10)를 마더 보드(20)측에 로크하는 로크 기구를 로크 불능 상태로 제어함과 함께, ID 번호 불일치를 나타내는 표시를 행하도록 하고 있다.

또한, 본 실시예에서는, 이 ID 일치 회로(30)를, 마더 보드(20)측의 유틸리티 보드(20a)에 구비하고 있고(도 4, 도 7 참조), ID 신호의 불일치가 검출된 경우에는, 후술하는 바와 같이, 유틸리티 보드(20a)에서 「ID 번호 이상 있음」으로서 처리되도록 되어 있다.

또한, ID 신호를 비교하기 위한 비교 수단으로서는, 본 실시예에서 설명한 ID 일치 회로(30) 이외의 구성을 채용하는 것도 가능하다. 즉, 비교 수단은, ID 신호를 비교함으로써 종류가 서로 다른 DSA가 조합된 것을 검출할 수 있는 한, 어떠한 회로나 장치 등을 채용할 수도 있다.

[데이지 체인 회로]

다음으로, 도 6을 참조하여, 본 실시예에 따른 데이지 체인 회로(40)에 대하여 설명한다. 도 6은, 본 실시예에 따른 데이지 체인 회로(40)를 개념적으로 도시하는 설명도이다.

도 6에 도시한 바와 같이, 데이지 체인 회로(40)는, 마더 보드(20)측의 하나의 커넥터(21)(도 6 좌단의 커넥터(21))로부터 신호를 입력하고, 대응하는 DSA(10)측의 커넥터(14)(도 6 좌단의 커넥터(14))를 경유하여, 마더 보드(20)와 DSA(10)의 모든 커넥터(21, 14)에 순차적으로 신호를 전송하여, 출력 신호의 유무를 검출하는 회로로 되어 있다. 구체적으로는, 데이지 체인 회로(40)는, 마더 보드(20)측의 커넥터(21) 및 DSA(10)측의 커넥터(14)의 각각에 대응하는 핀을 데이지 체인용으로 할당하고, 모든 커넥터가 순차적으로 직렬로 접속되도록 전송 선로를 형성하도록 함으로써, 본 실시예에서는, 도 6에 도시한 바와 같이, 마더 보드(20)측의 커넥터(21) 및 DSA(10)측의 커넥터(14)의, 각각 2개의 핀을 단락시킴으로써, 모든 커넥터를 직렬로 접속하고 있다.

우선, 마더 보드(20)측에서는, 각 커넥터(21)의 2개의 핀(도 6에서는 오스형 핀)을 데이지 체인용으로 할당하여, 하나를 입력측, 다른 하나를 출력측으로 하고 있다. 그리고, 인접하는 커넥터(21) 사이에서, 한쪽의 커넥터(21)의 데이지 체인용 출력 핀과, 다른쪽의 커넥터(21)의 데이지 체인용 입력 핀을, 단락선(21a)을 통해 접속하도록 하고 있다. 또한, DSA(10)측에서도, 각 커넥터(14)의 2개의 핀(도 6에서는 메스형 핀)을 데이지 체인용으로 할당하여, 하나를 입력측, 다른 하나를 출력측으로 하고, 해당 커넥터(14) 내에서, 입력측과 출력측을 단락선(14a)으로 접속하도록 하고 있다.

또한, 각 커넥터(21, 14)에서의 데이지 체인용의 핀은, 각 커넥터에서 사용되지 않는 빈 핀 등을 이용할 수 있으며, 또한, 데이지 체인용으로 전용의 핀을 설치할 수도 있다.

이러한 데이지 체인 회로(40)에 따르면, 마더 보드(20)측과 DSA(10)측의 대응하는 모든 커넥터가 정상적으로 접속된 경우에만, 데이지 체인 회로(40)의 입력측과 출력측이 도통되게 되며, 어느 하나의 커넥터에서 접속 불량이 있는 경우에 는, 데이지 체인 회로(40)는 도통되지 않게 된다. 따라서, 이 데이지 체인 회로(40)의 입력측에 전압을 인가해 둠으로써, 커넥터의 접속과 동시에, 모든 커넥터에 접속 불량이 없는 경우에는 정상 신호(HIGH(1) 신호)가 출력되게 되며, 이 출력 신호의 유무를 감시함으로써, 마더 보드(20)측과 DSA(10)측의 대응하는 커넥터가 모두 정상적으로 접속되어 있는지의 여부를 검출할 수 있다. 이에 의해, 마더 보드(20)와 DSA(10) 간의 커넥터 접속 이상이, DSA(10)가 마더 보드(20)측에 탑재되어 커넥터끼리가 접속됨과 동시에 검출되게 된다.

그리고, 이 데이지 체인 회로(40)로부터의 출력 신호는, 유틸리티 보드(20a)에 입력되도록 되어 있어(도 7 참조), 후술하는 바와 같이, ID 신호의 일치 불일치와 동시에 유틸리티 보드(20a)에서 이상 발생의 유무가 판단되며, 이상인 경우에는「Daisy Chain 이상 있음」으로서 처리되게 된다.

또한, 데이지 체인 회로(40)는, 본 실시예에서는, 마더 보드(20)측 및 DSA(10)측의 각 커넥터의 각각 2핀을 데이지 체인용으로 할당하고 있지만, 이것은, 특히 2핀에 한정되는 것은 아니다. 즉, 데이지 체인 회로(40)는, 마더 보드(20)측과 DSA(10)측의 모든 커넥터가 순차적으로 직렬로 접속되도록 전송 선로를 형성할 수 있는 한, 사용되는 핀 수나 접속 방법은 특별히 한정되는 것은 아니다. 따라서, 예를 들면, DSA(10)와 마더 보드(20)가 동축 커넥터를 구비하는 경우에는, 동축 커넥터의 SIG선과 GND선을 단락시킴으로써, SIG선을 데이지 체인의 입력측, GND선을 출력측에 할당하여 데이지 체인 회로(40)를 구성하는 것도 가능하다.

또한, 본 실시예에서는, 데이지 체인 회로(40)의 입력 및 출력을 마더 보드 (20)측에서 행하고 있지만, DSA(10)측에서 데이지 체인 회로(40)에의 신호의 입출력을 행하는 것도 가능하다.

[유틸리티 보드]

다음으로, 도 7을 참조하여, 본 실시예에 따른 유틸리티 보드(20a)에 대하여 설명한다. 도 7은 본 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치에서의 유틸리티 보드(20a)를 개념적으로 도시하는 블록도이다.

본 실시예의 유틸리티 보드(20a)는, 마더 보드(20)측에 구비되는 기판으로, 도 7에 도시한 바와 같이, 데이지 체인 회로(40)로부터의 출력 신호가 입력됨과 함께, ID 설정용 보드(13)로부터의 ID 신호가 입력되는 ID 일치 회로(30)를 구비하고 있다. 그리고, 유틸리티 보드(20a)는, 도 7에 도시한 바와 같이, 데이지 체인 회로(40)와 ID 일치 회로(30)의 출력 신호를 입력하는 1개의 AND 회로(33)와, 데이지 체인 회로(40)의 출력 신호를 입력하는 데이지 체인 이상 신호 입력부(34) 및 ID 일치 회로(30)의 출력 신호를 입력하는 ID 번호 이상 신호 입력부(35)를 구비하고 있다.

AND 회로(33)는, 데이지 체인 회로(40)와 ID 일치 회로(30)로부터 입력되는 신호가 HIGH(1), 즉 정상인 경우에만, 「이상 없음」을 나타내는 신호(HIGH(1) 신호)를 출력한다. 이 AND 회로(33)의 출력 신호에 의해, DSA(10)의 ID 불일치가 없고, 또한, DSA(10)와 마더 보드(20)의 모든 커넥터에 접속 불량이 없는지의 여부가 검출되어, 「이상 없음」의 제어가 행해지게 된다. 본 실시예에서는, 이 AND 회로(33)로부터 「이상 없음」 신호가 출력되면, DSA(10)를 마더 보드(20)측에 로크하 는 로크 기구를 로크 상태(LOCK)로 제어하도록 되어 있다.

한편, 데이지 체인 이상 신호 입력부(34) 또는 ID 번호 이상 신호 입력부(35)에서는, 입력되는 신호가 LOW(0), 즉 이상 신호인 경우에, 「이상 있음」을 나타내는 신호를 출력하도록 되어 있다. 이에 의해, DSA(10)와 마더 보드(20) 중 어느 하나의 커넥터에 접속 불량이 있으며, 또한, DSA(10)의 ID에 불일치가 있는 것이 검출되어, 「Daisy Chain 이상 있음」 또는 「ID 번호 이상 있음」으로서 처리되게 된다. 본 실시예에서는, 이 「이상 있음」 신호에 의해, DSA(10)를 마더 보드(20)측에 로크하는 로크 기구를 로크 불능 상태(FREE)로 제어함과 함께, 「Daisy Chain 이상 있음」 또는 「ID 번호 이상 있음」에 해당하는 LED 등을 점등시켜, 이상 발생을 장치 외부에 통지하도록 하고 있다.

[이상 검출 동작]

다음으로, 이상과 같은 구성으로 이루어지는 본 실시예에 따른 기판 이상 검출 회로를 가진 반도체 시험 장치에서의 이상 검출 동작에 대하여 설명한다.

우선, DSA(10)를 2매 1조로서 준비하고, 마더 보드(20)의 소정의 위치에 탑재하여, 마더 보드(20)측의 커넥터(21)와 각 DSA(10)의 커넥터(14)를 끼워 맞춰, 접속시킨다. DSA(10)가 마더 보드(20)에 탑재되면, 각 DSA(10)의 ID 설정용 보드(13)의 ID 신호 출력 패드(13a)가, 대응하는 마더 보드(20)측의 컨택트 핀용 보드(23)의 컨택트 핀(23a)에 접촉하고, 해당 DSA(10)의 ID 번호를 나타내는 ID 신호가 출력된다.

출력된 ID 신호는, 컨택트 핀(23a)을 경유하여 유틸리티 보드(20a)의 ID 일 치 회로(30)에 입력되어, 2매의 DSA(10)의 ID 신호가 비교되어 일치 불일치가 검출되며, 그 결과가, 유틸리티 보드(20a)의 AND 회로(33) 및 ID 번호 이상 신호 입력부(35)에 입력된다.

또한, DSA(10)가 마더 보드(20)에 탑재되어, DSA(10)와 마더 보드(20)의 각 커넥터가 접속되어 데이지 체인 회로(40)가 도통되면, 데이지 체인 신호가 출력되어, 유틸리티 보드(20a)의 AND 회로(33) 및 데이지 체인 이상 신호 입력부(34)에 입력된다.

그리고, 유틸리티 보드(20a)의 AND 회로(33)에서는, 각 회로에서 입력되는 신호가 HIGH(1), 즉 정상인 경우에는, 「이상 없음」을 나타내는 신호(HIGH(1) 신호)가 출력된다.

이에 의해, 마더 보드(20)에 탑재된 2매 1조의 DSA(10)의 ID에는 불일치가 없고, 또한 DSA(10)와 마더 보드(20)의 모든 커넥터가 정상적으로 접속되게 되어, 「이상 없음」으로서, DSA(10)를 마더 보드(20)측에 로크하는 로크 기구가 DSA(10)를 로크(LOCK)한다. 따라서, 이 상태에서, DSA(10)와 마더 보드(20)를 이용한 반도체 부품의 시험을 행할 수 있다.

한편, 데이지 체인 이상 신호 입력부(34) 또는 ID 번호 이상 신호 입력부(35)에서는, LOW(0), 즉 이상 신호가 입력되면, DSA(10)와 마더 보드(20) 중 어느 하나의 커넥터에 접속 불량이 있고, 또한, 마더 보드(20)에 탑재된 DSA(10)의 조합에 이상이 있는 것으로 하여, 「이상 있음」을 나타내는 신호를 출력한다. 이에 의해, 해당하는 「Daisy Chain 이상 있음」 또는 「ID 번호 이상 있음」의 처리가 행해지게 된다.

즉, DSA(10)를 마더 보드(20)측에 로크하는 로크 기구가 로크 불능 상태(FREE)로 제어되어 함과 함께, 「Daisy Chain 이상 있음」 또는 「ID 번호 이상 있음」에 해당하는 LED 등이 점등되어, 이상 발생이 장치 외부로 통지되게 된다. 따라서, 이 상태에서는, 반도체 시험 장치를 사용할 수 없어, 조합을 혼동한 DSA(10)가 마더 보드(20)에 장착된 상태 그대로 반도체 시험이 행해지거나, 일부의 커넥터가 접속 불량인 상태 그대로 시험이 행해지게 되는 경우는 없다.

이상 설명한 바와 같이, 본 실시예에 따른 기판 이상 검출 회로를 가진 장치에 따르면, DSA(10)의 조합을 나타내는 ID 설정용 보드(13)와, ID 설정용 보드(13)로부터 출력되는 ID 신호의 일치성을 검출하는 ID 일치 회로(30)를 구비함으로써, 소정의 ID 번호를 부여하고, 그 ID 번호의 일치 불일치를 판정하는 것만으로, 2매 1조의 DSA(10)가 소정의 조합으로 되어 있는지의 여부를 판정할 수 있다.

이에 의해, DSA(10)의 구성이나 외형 등을 변경하지 않고, 각 DSA(10)에 고유의 ID 번호를 부여함으로써, DSA(10)의 조합의 적부를 판별할 수 있어, DSA(10)의 혼동을 용이하고 또한 확실하게 검출하여, DSA(10)의 오장착 등에 의한 소켓, 탑재 부품 등의 파손, 고장 등을 확실하게 방지할 수 있다.

또한, 본 실시예에서는, DSA(10)측으로부터의 ID 신호를 입력하여, 해당 DSA(10)의 조합이 올바른지의 여부가 판정되기 때문에, DSA(10)가 마더 보드(20)측에 탑재됨과 동시에 그 조합의 적부를 판단할 수 있어, 신속한 판정 처리가 가능하게 되어, 반도체 시험 장치에 의한 본래의 시험 작업이나 처리 등을 효율적으로 행 할 수 있다.

또한, ID 번호를 부여하여 DSA(10)의 조합을 특정할 수 있기 때문에, DSA(10)의 종류나 수가 증감된 경우에도, ID 번호의 부가, 삭제에 의해 용이하게 대응하는 것이 가능해져, 범용성, 확장성이 우수한 이상 검출 회로를 실현할 수 있다.

또한, 본 실시예에서는, DSA(10)와 마더 보드(20)의 모든 커넥터를 경유하여 신호를 전송하는 데이지 체인 회로(40)를 구비하고 있기 때문에, 어느 하나의 커넥터 사이에 접속 불량, 접속 이상 등이 있어도, 이것을 즉시 검출할 수 있다.

또한, 모든 커넥터 간에 신호를 전송시키는 데이지 체인 회로(40)에 의해 접속 불량 등을 검출함으로써, DSA(10)와 마더 보드(20) 간의 커넥터가 접속됨과 동시에 그 불량, 문제점의 유무를 판정할 수 있다.

이에 의해, 다수의 커넥터를 갖는 DSA(10)와 마더 보드(20)가 구비되는 반도체 시험 장치라도, 접속 불량이나 탈락 등을 용이하고 또한 확실하게 발견할 수 있어, 커넥터의 접속 불량에 의한 동작 불량이나 작업 효율의 저하 등이 없는 신뢰성이 높은 시험 장치를 실현할 수 있다. 특히, 본 실시예에서는, ID 일치 회로(30)와 데이지 체인 회로(40)의 쌍방을 구비함으로써, DSA(10)의 조합 이상을 확실하게 검출할 수 있음과 함께, DSA(10)와 마더 보드(20) 간의 커넥터 접속 불량에 대해서도 동시에 검출할 수 있다.

이에 의해, 복수의 DSA(10)가 조합되어 사용되며, 또한, 각 DSA(10)가 복수의 커넥터(14)를 구비하는 반도체 시험 장치에서, ID 번호를 부여하여 DSA(10)의 조합 이상을 확실하게 검출함과 함께, 다수의 커넥터의 접속 불량도 용이하게 발견할 수 있어, 보다 범용성, 확장성이 우수하고 신뢰성이 높은 반도체 시험 장치를 제공할 수 있다.

이상, 본 발명의 기판 이상 검출 회로를 가진 장치에 대하여, 바람직한 실시예를 도시하여 설명하였지만, 본 발명에 따른 기판 이상 검출 회로를 가진 장치는, 상술한 실시예에만 한정되는 것이 아니라, 본 발명의 범위에서 다양한 변경 실시가 가능한 것은 물론이다.

예를 들면, 상기 실시예에서는, ID 설정용 보드를, 1조의 DSA의 ID 번호의 설정, 출력에만 사용하였지만, 이것을 다른 용도에 사용되는 임의의 번호를 설정, 출력하는 번호 설정 수단으로서 사용할 수도 있다. 즉, 상기 실시예에서는, ID 설정용 보드가 2비트의 신호를 설정, 출력함과 함께, 이 2비트 신호를, 모두 ID 번호를 나타내는 ID 신호로서 사용하였지만, 예를 들면, ID 설정용 보드를, 6비트의 신호가 설정, 출력 가능한 구성으로 하면, 2비트에 대해서는, 본 발명에 따른 ID 신호로서 사용하고, 남은 4비트분을 다른 신호용으로서 할당하는 것이 가능하게 된다. 이에 의해, 예를 들면, 사용자측에서 임의의 일련 번호나 사용자 번호, 정리 번호 등을 입력, 설정하기 위한 번호 수단으로 할 수 있다.

또한, 상기 실시예에서 설명한 반도체 시험 장치에서는, ID 일치 회로와 데이지 체인 회로의 쌍방을 구비함으로써, DSA의 조합 이상의 검출을 행함과 동시에, DSA, 마더 보드 간의 커넥터 접속 불량의 검출도 행하도록 되어 있지만, 이것은, 어느 한쪽만이어도 물론된다.

또한, ID 일치 회로에서 조합의 적부가 판정되는 기판군으로서, 상기 실시예에서는 2매 1조의 DSA를 예로 들고 있지만, 이것은 2매 1조에 한정되는 것이 아니라, 2매 이상이면 3매 1조, 4매 1조어도 되는 것은 물론이다. 마찬가지로, 데이지 체인 회로에서 접속 불량이 검출되는 커넥터 수도, 상기 실시예에서는 복수의 커넥터로 하고 있지만, 이것은, 접속되는 기판 사이에 적어도 하나씩의 커넥터가 구비되는 것이면 된다.

또한, 상기 실시예에서는, 반도체 시험 장치에서의 소켓 보드와 마더 보드의 커넥터의 착탈을 예로 들어 본 발명에 따른 기판 이상 검출 회로를 설명하였지만, 본 발명의 이상 검출 회로가 이용되는 대상은, DSA와 마더 보드를 구비한 반도체 시험 장치에 한정되는 것은 아니다. 즉, 본 발명의 기판 이상 검출 회로를 가진 장치는, 2 이상의 기판이 조합되어 상대측 기판에 접속되거나, 1 또는 2 이상의 커넥터를 구비한 기판이, 대응하는 커넥터를 구비하는 상대측 기판에 접속됨으로써 동작하는 장치인 한, 어떠한 기판이나 장치에 대해서도 적용이 방해되는 것은 아니다.

이상 설명한 바와 같이, 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, 복수의 기판이 1조로 되어 상대측 기판에 접속되는 장치에서, 해당 1조의 기판의 조합을 나타내는 ID 신호를 입력함으로써 해당 기판의 조합의 일치 불일치를 검출하는 일치 회로 등의 비교 수단을 구비함으로써, 이종 기판이 조합되어 사용되는 것을 용이하고 또한 확실하게 검출할 수 있다. 이에 의해, 기판의 오장착에 의한 기판이나 소켓, 탑재 부품 등의 파손, 고장 등을 미연에 방지할 수 있으며, 특히, 복수의 소켓 보드를 구비하는 DSA가 복수 조합되어 동시 사용되는 반도체 시험 장치에 적합하게 된다.

또한, 본 발명의 기판 이상 검출 회로를 가진 장치에 따르면, 1 또는 2 이상의 커넥터를 구비한 기판이, 대응하는 1 또는 2 이상의 커넥터를 구비한 상대측 기판에 접속되는 장치에서, 접속되는 모든 커넥터를 경유하여 신호를 전송하고, 해당 신호의 출력 결과를 검출하는 데이지 체인 회로를 구비함으로써, 대응하는 커넥터의 접속 불량이나 탈락 등을 용이하고 또한 확실하게 검출할 수 있다. 이에 의해, 커넥터의 접속 불량에 의한 동작 불량이나 작업 효율의 저하 등을 미연에 방지할 수 있으며, 특히, 복수의 커넥터가 동시에 접속되는 마더 보드와 소켓 보드를 구비하는 반도체 시험 장치에 적합하다.

Claims (16)

1. 복수의 기판이 조합되어 이루어지는 적어도 1조의 기판군과, 이 기판군이 접속되는 상대측 기판을 갖는 장치로서,

   상기 기판군의 각 기판에 각각 구비되며, 상기 복수의 기판의 조합에 대하여 부여되는 소정의 ID 번호를 설정함과 함께, 당해 ID 번호를 나타내는 ID 신호를 출력하는 ID 설정용 보드와,

   상기 기판군에 대응하는 상대측 기판에 구비되며, 상기 ID 설정용 보드로부터 출력되는 각 ID 신호를 입력하는 ID 신호 입력 보드와,

   상기 ID 신호 입력 보드로부터 출력되는 각 ID 신호를 입력하고, 상기 복수의 기판의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하는지의 여부를 검출하는 일치 회로를 포함하고,

   상기 기판은 시험 대상으로 되는 반도체 부품이 탑재 및 접속되는 복수의 소켓 보드를 갖는 DSA로 이루어지며,

   상기 기판군은 상기 DSA로 이루어지는 기판이 복수 조합되어 이루어지며,

   상기 상대측 기판은 상기 기판군을 구성하는 복수의 DSA가 일체적으로 탑재, 접속되는 반도체 시험 장치의 마더 보드로 이루어지며,

   상기 일치 회로에 있어서, 상기 복수의 기판의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하지 않는 경우에, 상기 기판군에서의 기판의 조합이 이상인 것으로 검출하는 것을 특징으로 하는 기판 이상 검출 회로를 가진 장치.
2. 삭제
3. 복수의 커넥터를 구비한 복수의 기판이 조합되어 이루어지는 적어도 1조의 기판군과, 이 기판군의 각 기판의 커넥터가 접속되는 복수의 커넥터를 구비한 상대측 기판을 갖는 장치로서,

   상기 기판군의 각 기판에 각각 구비되며, 상기 복수의 기판의 조합에 대하여 부여되는 소정의 ID 번호를 설정함과 함께, 당해 ID 번호를 나타내는 ID 신호를 출력하는 ID 설정용 보드와,

   상기 기판군에 대응하는 상대측 기판에 구비되며, 상기 ID 설정용 보드로부터 출력되는 각 ID 신호를 입력하는 ID 신호 입력 보드와,

   상기 ID 신호 입력 보드로부터 출력되는 각 ID 신호를 입력하고, 상기 복수의 기판의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하는지의 여부를 검출하는 일치 회로와,

   상기 상대측 기판 또는 상기 기판의 하나의 커넥터로부터 신호를 입력하고, 대응하는 각 커넥터를 경유하여 모든 커넥터에 순차적으로 신호를 전송하여, 출력 신호의 유무를 검출하는 데이지 체인 회로를 포함하고,

   상기 기판은 시험 대상으로 되는 반도체 부품이 탑재 및 접속되는 복수의 소켓 보드를 갖는 DSA로 이루어지며,

   상기 기판군은 상기 DSA로 이루어지는 기판이 복수 조합되어 이루어지며,

   상기 상대측 기판은 상기 기판군을 구성하는 복수의 DSA가 일체적으로 탑재, 접속되는 반도체 시험 장치의 마더 보드로 이루어지며,

   상기 일치 회로에 있어서, 상기 복수의 기판의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하지 않는 경우에, 상기 기판군에서의 기판의 조합이 이상인 것으로 검출함과 함께, 상기 기판 및 상대측 기판의 대응하는 모든 커넥터의 접속 이상을 검출하는 것을 특징으로 하는 기판 이상 검출 회로를 가진 장치.
4. 제1항 또는 제3항에 있어서, 상기 ID 설정용 보드가 상기 기판에 복수 구비되며, 당해 복수의 ID 설정용 보드에 의해 당해 기판의 하나의 ID 번호가 설정, 출력되는 것을 특징으로 하는 기판 이상 검출 회로를 가진 장치.
5. 제3항에 있어서, 상기 데이지 체인 회로는 상기 기판 및 상대측 기판의 커넥터에 구비되는 1 또는 2 이상의 핀이 당해 기판 및 상대측 기판 내에서 단락됨으로써 접속되는 것을 특징으로 하는 기판 이상 검출 회로를 가진 장치.
6. 삭제
7. 삭제
8. 제1항 또는 제3항에 있어서, 상기 ID 설정용 보드는 상기 ID 신호를 소정의 비트수로 출력하고, 상기 일치 회로는 대응하는 상기 각 기판의 ID 신호를 대응하는 비트끼리 비교하며, 모든 비트가 일치하는 경우에 기판의 조합 정상 신호를 출력하고, 다른 경우에 기판 조합 이상 신호를 출력하는 것을 특징으로 하는 기판 이상 검출 회로를 가진 장치.
9. 제1항에 있어서, 상기 일치 회로는 ID 신호에 기초하여 ID 번호의 일치를 검출한 경우에 상기 기판군을 상기 상대측 기판에 로크하는 로크 기구를 로크 상태로 제어함과 함께, ID 번호의 불일치를 검출한 경우에 상기 로크 기구를 로크 불능 상태로 제어하는 것을 특징으로 하는 기판 이상 검출 회로를 가진 장치.
10. 시험 대상으로 되는 반도체 부품이 탑재 및 접속되는 복수의 소켓 보드와, 복수의 커넥터를 구비하는 DSA로서,

    복수의 DSA가 조합되어, 상대측 기판에 접속되고,

    상기 DSA에 구비되며, 상기 복수의 DSA의 조합에 대하여 부여되는 소정의 ID 번호를 설정함과 함께, 당해 ID 번호를 나타내고, 상기 복수의 DSA 중 다른 DSA의 ID 신호와 일치하는지의 여부가 검출되는, ID 신호를 출력하는 ID 설정용 보드를 더 포함하는 것을 특징으로 하는 DSA.
11. 제10항에 있어서, 상기 커넥터가 수용되는 소켓 보드 프레임을 더 포함하고, 상기 소켓 보드 프레임에 있어서, 상기 커넥터와 간섭하지 않는 영역에 상기 ID 설정용 보드가 고정되어 있는 것을 특징으로 하는 DSA.
12. 제10항에 있어서, 상기 상대측 기판은 ID 신호 입력 보드를 구비하고, 상기 ID 설정용 보드는 상기 상대측 기판에 접속된 경우에 각 ID 신호를 상기 상대측 기판의 상기 ID 신호 입력 보드에 입력하는 것을 특징으로 하는 DSA.
13. 제10항에 있어서, 상기 상대측 기판 또는 상기 기판의 하나의 커넥터로부터 신호를 입력하고, 대응하는 각 커넥터를 경유하여 모든 커넥터에 순차적으로 신호를 전송하여, 출력 신호의 유무를 검출함으로써, 상기 상대측 기판과의 사이에 데이지 체인 회로를 형성하는 것을 특징으로 하는 DSA.
14. 제10항에 있어서, 상기 ID 신호 입력 보드로부터 출력되는 각 ID 신호를 입력하고, 상기 복수의 DSA의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하는지의 여부를 검출하는 일치 회로를 더 포함하고, 상기 일치 회로에 있어서, 상기 복수의 DSA의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하지 않는 경우에, 상기 기판군에서의 DSA의 조합이 이상인 것으로 검출하는 기판 이상 검출 회로를 가진 장치에 설치된 상기 상대측 기판에 대하여 착탈되는 것을 특징으로 하는 DSA.
15. 복수의 기판이 조합되어 이루어지는 적어도 1조의 기판군의 각 기판에 각각 구비되며, 상기 복수의 기판의 조합에 대하여 부여되는 소정의 ID 번호가 설정된 ID 설정용 보드로부터 당해 ID 번호를 나타내는 ID 신호를 출력하는 단계와,

    상기 기판군이 상대측 기판에 접속된 경우에, 상기 기판군에 대응하는 상대측 기판에 구비된 ID 신호 입력 보드에, 상기 ID 설정용 보드로부터 출력되는 각 ID 신호를 입력하는 단계와,

    상기 ID 신호 입력 보드로부터 출력되는 각 ID 신호를 입력하고, 상기 복수의 기판의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하는지의 여부를 검출하는 단계와,

    상기 복수의 기판의 상기 ID 설정용 보드의 상기 ID 신호가 서로 일치하는 않는 경우에, 상기 기판군에서의 기판의 조합이 이상인 것으로 검출하는 단계를 포함하고,

    상기 기판은 시험 대상으로 되는 반도체 부품이 탑재 및 접속되는 복수의 소켓 보드를 갖는 DSA로 이루어지며,

    상기 기판군은 상기 DSA로 이루어지는 기판이 복수 조합되어 이루어지며,

    상기 상대측 기판은 상기 기판군을 구성하는 복수의 DSA가 일체적으로 탑재, 접속되는 반도체 시험 장치의 마더 보드로 이루어지는 것을 특징으로 하는 기판 이상 검출 방법.
16. 삭제

Images