JP2003255020A

JP2003255020A - 基板異常検出回路付き装置

Info

Publication number: JP2003255020A
Application number: JP2002056570A
Authority: JP
Inventors: Kosaku Hirano; 耕作平野
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2002-03-01
Filing date: 2002-03-01
Publication date: 2003-09-10
Anticipated expiration: 2022-03-01
Also published as: CN1639579A; MY134319A; TW200303990A; KR20100050568A; KR100966686B1; JP3790175B2; DE10392347T5; KR20050121763A; CN1639579B; TWI325060B; WO2003075026A1; CN1811479A; TWI277757B; KR100624060B1; KR20040082446A; TWI292484B; TW200739100A; TW200634322A

Abstract

(57)【要約】【課題】半導体試験装置におけるＤＳＡの誤装着や、
コネクタの接続不良を確実に発見，防止する。【解決手段】ソケットボード１１を搭載した一組のＤ
ＳＡ１０ａ，０ｂと、この一組のＤＳＡ１０ａ，１０ｂ
の各ソケットボード１１のコネクタ１４が接続されるコ
ネクタを備えたマザーボード２０を有する半導体試験装
置であって、一組のＤＳＡ１０ａ，１０ｂにそれぞれ備
えられ、当該ＤＳＡ１０ａ，１０ｂに付与されるＩＤ番
号を設定し、当該ＩＤ番号を示すＩＤ信号を出力するＩ
Ｄ設定用ボードと、ＩＤ設定用ボードから出力されるＩ
Ｄ信号を入力し、そのＩＤ信号の一致不一致を検出する
一致回路と、マザーボード２０側のコネクタ２１の一つ
から信号を入力し、対応するＤＳＡ側のコネクタ１４を
経由して全コネクタ２１，１４に順次信号を伝送して、
出力信号の有無を検出するデージーチェーン回路とを備
える構成としてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば半導体部品
の試験を行うための半導体試験装置のように、一又は二
以上のコネクタを備えた基板が、対応する相手側基板に
接続されることにより動作する装置に関する。特に、本
発明は、複数の基板が一組となって相手側基板に接続さ
れる装置において、当該一組の基板の組合せを示すＩＤ
信号を入力することで当該基板の組合せの一致不一致を
検出する一致回路を備えることにより、異種基板が組み
合わされて使用されることを容易かつ確実に検出し、基
板の誤装着による基板やソケット，搭載部品等の破損，
故障等を未然に防止することができる、複数のソケット
ボードを備えるＤＳＡが複数組み合わされて同時使用さ
れる半導体試験装置に好適な異常検出回路を備えた装置
に関する。

【０００２】また、本発明は、一又は二以上のコネクタ
を備えた基板が、対応する一又は二以上のコネクタを備
えた相手側基板に接続される装置において、接続される
全コネクタを経由して信号を伝送し、当該信号の出力結
果を検出するデージーチェーン回路を備えることによ
り、対応するコネクタの接続不良や脱落等を容易かつ確
実に検出し、コネクタの接続不良による動作不良や作業
効率の低下等を未然に防止することができる、複数のコ
ネクタが同時に接続されるマザーボードとソケットボー
ドを備える半導体試験装置に好適な異常検出回路を備え
た装置に関する。

【０００３】

【従来の技術】一般に、半導体部品の試験を行う半導体
試験装置では、試験対象となる半導体部品をソケットボ
ードと呼ばれる基板上に搭載し、このソケットボードを
試験装置本体側のマザーボードと呼ばれる基板に接続す
ることで、マザーボードを介して試験に必要な所定の電
気信号をソケットボードに入出力して半導体部品の試験
が行われるようになっている。ここで、従来の半導体試
験装置では、半導体部品を搭載するソケットボードと試
験装置本体側のマザーボードとが、ワイヤやはんだ付け
等によって電気的に接続されるようになっており、ソケ
ットボードとマザーボードとは脱着不能な一体不可分な
構成となっていた。このようなソケットボードとマザー
ボードが一体不可分に接続される従来の半導体試験装置
では、ソケットボードを単独で脱着，交換することがで
きず、多様化の著しい各種の半導体部品の試験に対応す
ることが困難となるという問題が発生した。

【０００４】近年は、半導体部品の複雑化，高密度化の
進展にともなって、パッケージ構造やピン構造が異なる
半導体部品が多数開発，提供されており、種々異なる構
造の半導体部品を試験するには、半導体部品のインター
フェイスとなるソケットボードを、各半導体部品のピン
構造，パッケージ構造に対応したものに変更する必要が
あった。ところが、従来の半導体試験装置では、上述の
ように、ソケットボードが装置本体側のマザーボードに
はんだ付け等されて一体不可分に接続されるようになっ
ていたため、ソケットボードのみを着脱，交換するとい
うことはできず、種類の異なる半導体部品の試験を行お
うとすれば、マザーボードを含む試験装置全体を交換し
なければならなかった。

【０００５】このように装置全体の交換を必要とする従
来の半導体試験装置では、新たな試験装置の導入に時間
がかかり、試験期間が長期化するだけでなく、高額な試
験装置を半導体部品ごとに導入，交換しなければならな
いことから、試験コストの増大や資源の浪費等を招く結
果となった。このため、多様化の進展が顕著な最近の半
導体部品について、そのすべてを試験装置の交換によっ
て対応することはきわめて困難となっていた。そこで、
本願出願人は、鋭意研究の末、特願２００２−０４７１
８６号において、半導体試験装置におけるソケットボー
ドとマザーボード等の接続構造として、互いに着脱自在
に接続できるコネクタを採用することにより、ソケット
ボードをマザーボードに対して着脱，交換自在にした半
導体試験装置を案出するに至った。

【０００６】図８は、この特願２００２−０４７１８６
号において本願出願人が提案している半導体試験装置を
概念的に示す説明図であり、（ａ）は分解状態の正面
図、（ｂ）は複数のソケットボードを備えたＤＳＡの底
面図である。これらの図に示すように、この半導体試験
装置では、複数のソケットボード１１１を搭載したＤＳ
Ａ１１０とマザーボード１２０とが着脱自在に構成され
ている。ＤＳＡ（Device Specific Adapter）１１０
は、複数のソケットボード１１１及びコネクタ１１４が
ＳＢ（ソケットボード）フレーム１１２に搭載，固定さ
れて一体的にユニット化されたソケットボード基板であ
る。

【０００７】このＤＳＡ１１０は、複数のソケットボー
ド１１１がベースとなるＳＢフレーム１１２上に列設さ
れるとともに、図８（ｂ）に示すように、底面側には、
対応するマザーボード１２０側のコネクタ（図示省略）
に嵌合する複数のコネクタ１１４が露出するようになっ
ている。そして、図８（ａ）に示すように、このＤＳＡ
１１０がマザーボード１２０上に搭載されることで、Ｄ
ＳＡ底面の各コネクタ１１４が、マザーボード側の対応
するコネクタ１２１にそれぞれ嵌合，接続され、ＤＳＡ
上の複数のソケットボード１１１がマザーボード１２０
側に電気的に接続されることになる。なお、ＤＳＡ１１
０は、多数の半導体部品を同時に試験するために、一つ
のマザーボード上に同一構成のＤＳＡが２個一組，４個
一組といった複数単位で搭載されるようになっており、
図８（ｂ）では２個一組のＤＳＡ１１０の配設状態を示
している。

【０００８】このような半導体試験装置によれば、複数
のソケットボード１１１を搭載したＤＳＡ１１０が、コ
ネクタ１１４を介してマザーボード１２０に対して着脱
自在に接続できるようになっているので、任意のＤＳＡ
１１０をマザーボード１２０に着脱，交換することがで
き、例えばパッケージ構造やピン構造が異なる半導体部
品を試験する場合には、ＤＳＡ１１０をマザーボード１
２０から取り外し（図８（ａ）参照）、試験対象の半導
体部品に対応したソケットボード１１１を搭載した他の
ＤＳＡ１１０に変更することが可能となった。従って、
この半導体試験装置では、ソケットボードを搭載するＤ
ＳＡのみを単独で交換することで、異なる種類の半導体
部品の試験に対応することが可能となり、従来装置のよ
うにマザーボードを含む装置全体の交換等が不要とな
り、低コストで汎用性に優れた半導体試験装置を実現す
ることができた。

【０００９】

【発明が解決しようとする課題】ところで、以上のよう
にＤＳＡをマザーボード側に着脱できる半導体試験装置
においては、上述したように、多数の半導体部品を同時
に試験するため、同一種類のソケットボードを搭載した
ＤＳＡをマザーボード上に複数搭載することがあった。
ところが、ＤＳＡは、外形，外観自体は同一であること
が普通であるため、搭載されているソケットボードの種
類，構造等が異なる場合でも、ＤＳＡ単位では区別がつ
かないことがあった。このため、異なる種類や構造のソ
ケットボードを備える二以上のＤＳＡが、誤って組み合
わされて同一のマザーボード上に搭載される可能性があ
った。

【００１０】種類の異なるソケットボードが搭載された
ＤＳＡが同一マザーボード上に搭載されると、試験対象
となる半導体部品とソケットボードのソケット構造が適
合しないことになり、そのまま半導体部品を搭載しよう
とすれば、ＩＣソケットやソケットガイド，デバイス
（半導体部品），デバイス交換用のチェンジキッド等に
物理的な破損等が生じるおそれがある。従って、このよ
うなＤＳＡの誤装着は未然に防止する必要があった。

【００１１】ここで、このような異種類のソケットボー
ドが搭載されたＤＳＡが誤って組み合わされて使用され
るのを防止する手段として、例えば、ＤＳＡの枠体にピ
ンとピン穴を形成したり凹凸形状を形成し、正しい組合
せのＤＳＡ間でのみ、ピンや凹凸形状が噛み合うように
することが考えられる。しかし、このように凹凸や嵌合
構造をＤＳＡの枠体に設ける方法では、ソケットボード
の種類ごとに嵌合構造を変更しなければならず、種類の
異なる半導体部品を試験するたびに、ＤＳＡの枠体を新
たに設計，製造しなければならないという問題が生じ
た。また、このようにＤＳＡの枠体に嵌合構造や凹凸を
設けたり、ピンを取り付けたりすると、ＤＳＡのフレー
ムとしての厚さが薄くなってしまい、強度的に弱くなる
という問題もあった。

【００１２】一方、ＤＳＡ脱着型の半導体試験装置で
は、図８に示したように、複数のソケットボード及びコ
ネクタを枠体上に一定数列設してユニット化してあり
（図８（ｂ）参照）、一つのＤＳＡに多数のコネクタが
備えられることになり、対応するマザーボード側にも多
数のコネクタが備えられるようになっていた。このた
め、ＤＳＡがマザーボードに脱着される際に、ソケット
ボードとマザーボード間で接続される多数のコネクタ
に、嵌合不良や接続不良が生じることがあった。そし
て、このようなコネクタの接続不良等が生じると、正常
な試験が行えなくなり、作業効率が悪化するとともに、
試験装置に対する信頼性が低下するおそれがあった。

【００１３】以上のような経緯から、ＤＳＡ脱着側の半
導体試験装置のように、同一種類の基板（ＤＳＡ）を誤
りなく組み合わせて使用する必要のある装置や、基板間
で多数のコネクタの着脱，嵌合が繰り返される装置にお
いては、基板の誤装着，誤使用等や、コネクタの接続不
良や導通不良等の発生を未然に発見し、これを有効に防
止し得る新たな手段の開発が望まれることとなった。そ
こで、本願出願人は、その後の更なる鋭意研究の末、上
述のような複数基板の誤装着等を確実に防止できるとと
もに、複数コネクタ間の導通不良等も確実に発見し得る
本願発明を創作するに至ったものである。

【００１４】本発明は、以上のような課題を解決するた
めに提案されたものであり、複数の基板が一組となって
相手側基板に接続される装置において、当該一組の基板
の組合せを示すＩＤ信号を入力することで当該基板の組
合せの一致不一致を検出する一致回路を備えることによ
り、異種基板が組み合わされて使用されることを容易か
つ確実に検出し、基板の誤装着による基板やソケット，
搭載部品等の破損，故障等を未然に防止することができ
る、特に、複数のソケットボードを備えるＤＳＡが複数
組み合わされて同時使用される半導体試験装置に好適な
異常検出回路付き装置の提供を目的とする。

【００１５】また、本発明は、一又は二以上のコネクタ
を備えた基板が、対応する一又は二以上のコネクタを備
えた相手側基板に接続される装置において、接続される
全コネクタを経由して信号を伝送し、当該信号の出力結
果を検出するデージーチェーン回路を備えることによ
り、対応するコネクタの接続不良や脱落等を容易かつ確
実に検出し、コネクタの接続不良による動作不良や作業
効率の低下等を未然に防止することができる、特に、複
数のコネクタが同時に接続されるマザーボードとソケッ
トボードを備える半導体試験装置に好適な異常検出回路
付き装置の提供を目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項１記載の基板異常検出回路付き装置
は、複数の基板が組み合わされてなる少なくとも一組の
基板群と、この基板群が接続される相手側基板とを有す
る装置であって、前記基板群の各基板にそれぞれ備えら
れ、当該基板群に対して付与される所定のＩＤ番号を設
定するとともに、当該ＩＤ番号を示すＩＤ信号を出力す
るＩＤ設定用ボードと、前記基板群に対応する相手側基
板に備えられ、前記ＩＤ設定用ボードから出力される各
ＩＤ信号を入力するＩＤ信号入力ボードと、前記ＩＤ信
号入力ボードから出力される各ＩＤ信号を入力し、対応
する前記各基板のＩＤ信号の一致不一致を検出する一致
回路と、を備え、前記基板群における基板の組合せ異常
を検出する構成としてある。

【００１７】このような構成からなる本発明の基板異常
検出回路付き装置によれば、ＩＤ設定用ボードと、この
ＩＤ設定用ボードから出力されるＩＤ信号の一致性を検
出する一致回路を備えることで、基板群を構成する二以
上の基板が所定の組合せを満たすことを示すＩＤ番号を
付与するだけで、そのＩＤ番号を各基板から入力してそ
の一致不一致を判定することができる。これにより、基
板の構成や外形等を変更することなく、基板群固有のＩ
Ｄ番号により複数基板の組合せを判別することができ、
異種基板が組み合わされたことを容易かつ確実に検出し
て、誤装着等による基板やソケット，搭載部品等の破
損，故障等を確実に防止することができる。また、この
ように基板側からのＩＤ信号を入力することにより、基
板の組合せが正しいか否かを判定することで、当該基板
が装置側に搭載されると同時にその組合せの一致性を判
断することができ、より迅速な判定処理が可能となり、
装置に基板を搭載して行う本来の作業，処理を効率良く
行うことができるようになる。しかも、ＩＤ番号を付与
して基板群を特定することができるので、基板の種類や
数が増減した場合にも、ＩＤ番号の付加，削除によって
容易に対応することが可能となり、汎用性，拡張性に優
れた異常検出回路を実現することができる。

【００１８】一方、請求項２記載の異常検出回路付き装
置は、一又は二以上のコネクタを備えた基板と、この基
板の各コネクタが接続される一又は二以上のコネクタを
備えた相手側基板とを有する装置であって、前記相手側
基板又は前記基板の一のコネクタから信号を入力し、対
応する各コネクタを経由して全コネクタに順次信号を伝
送し、出力信号の有無を検出するデージーチェーン回路
を備え、前記基板及び相手側基板の全コネクタの接続異
常を検出する構成としてある。

【００１９】このような構成からなる本発明の基板異常
検出回路付き装置によれば、一又は二以上の全コネクタ
を経由して信号を伝送するデージーチェーン回路を備え
ることで、いずれかのコネクタ間に接続不良，接続異常
等があると、これを直ちに検出することができる。しか
も、このように接続されるコネクタ間に信号を伝送させ
ることにより接続不良等を検出することで、基板間のコ
ネクタが接続されると同時にその不具合の有無を判定す
ることができ、迅速に接続不良等を発見することが可能
となり、基板間のコネクタを接続して行う本来の作業，
処理を効率良く行うことができるようになる。これによ
り、多数のコネクタが同時に接続される場合にも、接続
不良や脱落等を容易かつ確実に発見することができ、コ
ネクタの接続不良による動作不良や作業効率の低下等の
ない信頼性の高い装置を実現することができる。

【００２０】さらに、請求項３記載の基板異常検出回路
付き装置は、一又は二以上のコネクタを備えた複数の基
板が組み合わされてなる少なくとも一組の基板群と、こ
の基板群の各基板のコネクタが接続される一又は二以上
のコネクタを備えた相手側基板とを有する装置であっ
て、前記基板群の各基板にそれぞれ備えられ、当該基板
群に対して付与される所定のＩＤ番号を設定するととも
に、当該ＩＤ番号を示すＩＤ信号を出力するＩＤ設定用
ボードと、前記基板群に対応する相手側基板に備えら
れ、前記ＩＤ設定用ボードから出力される各ＩＤ信号を
入力するＩＤ信号入力ボードと、前記ＩＤ信号入力ボー
ドから出力される各ＩＤ信号を入力し、対応する前記各
基板のＩＤ信号の一致不一致を検出する一致回路と、前
記相手側基板又は前記基板の一のコネクタから信号を入
力し、対応する各コネクタを経由して全コネクタに順次
信号を伝送し、出力信号の有無を検出するデージーチェ
ーン回路と、を備え、前記基板群における基板の組合せ
異常を検出するとともに、前記基板及び相手側基板の全
コネクタの接続異常を検出する構成としてある。

【００２１】このような構成からなる本発明の基板異常
検出回路付き装置によれば、基板群に付与されるＩＤ番
号の一致性を判定する一致回路と、コネクタの接続不良
を検出するデージーチェーン回路の双方を備えることに
より、基板の組合せ異常を確実に検出すると同時に、当
該基板と相手側基板の間のコネクタ接続不良についても
検出することができる。これにより、複数の基板が組み
合わせて使用され、かつ、各基板が複数のコネクタを備
えて相手側に接続される装置において、ＩＤ番号を付与
して基板間の組合せ異常を確実に検出するとともに、多
数のコネクタの接続不良も容易に発見することができ、
更に汎用性，拡張性に優れ信頼性の高い装置を提供する
ことができる。

【００２２】そして、特に、請求項４記載の異常検出回
路付き装置では、前記ＩＤ信号設定用ボードが、前記基
板に複数備えられ、当該複数のＩＤ信号設定用ボードに
より、当該基板の一のＩＤ番号が設定，出力される構成
としてある。

【００２３】このような構成からなる本発明の基板異常
検出回路付き装置によれば、複数のＩＤ信号設定用ボー
ドを備え、この複数のＩＤ信号設定用ボードで設定され
る全番号で一つのＩＤ番号を構成することができ、使用
する基板の数，種類等に応じて、任意のＩＤ番号を自由
に設定することができる。これにより、基板の種類や数
が増減した場合にも、ＩＤ番号の付加，削除，変更等が
より容易に行え、更に汎用性，拡張性に優れた異常検出
回路を提供することができる。

【００２４】一方、請求項５記載の異常検出回路付き装
置では、前記デージーチェーン回路が、前記基板及び相
手側基板のコネクタの一又は二以上のピンが、当該基板
及び相手側基板内において短絡されることにより接続さ
れる構成としてある。

【００２５】このような構成からなる本発明の基板異常
検出回路付き装置によれば、互いに接続される基板間に
備えられるコネクタの既存のピンを利用して、各ピンを
当該基板内で短絡させることで、全コネクタを経由して
信号を伝送する本発明のデージーチェーン回路を構成す
ることができる。これにより、特別な回路や手段等を別
途設けることなく、本発明に係るデージーチェーン回路
によって、複数のコネクタの接続不良，接続異常等を検
出することができ、基板や装置等を大型化，複雑化させ
ることなく、搭載される基板間の接続不良を未然に発見
できる信頼性の高い装置を提供することができる。

【００２６】そして、請求項６記載の異常検出回路付き
装置では、前記基板が、試験対象となる半導体部品が搭
載，接続される一又は二以上のソケットボードを有する
ＤＳＡからなり、前記相手側基板が、前記ＤＳＡが搭
載，接続される半導体試験装置のマザーボードからなる
構成としてある。

【００２７】さらに、請求項７記載の異常検出回路付き
装置では、前記基板が、試験対象となる半導体部品が搭
載，接続される一又は二以上のソケットボードを有する
ＤＳＡからなり、前記基板群が、前記ＤＳＡからなる基
板が複数組み合わされてなり、前記相手側基板が、前記
基板群を構成する複数のＤＳＡが一体的に搭載，接続さ
れる半導体試験装置のマザーボードからなる構成として
ある。

【００２８】このような構成からなる本発明の基板異常
検出回路付き装置によれば、本発明に係る基板をＤＳＡ
とし、相手側基板をＤＳＡが搭載されるマザーボードと
して構成し、さらに、複数の基板を備える基板群を、Ｄ
ＳＡを複数備えたＤＳＡ群として構成することで、ＤＳ
Ａ脱着型の半導体試験装置を本発明に係る異常検出回路
付き装置として構成することができる。これにより、ソ
ケットボードを備えたＤＳＡを単独で交換することによ
り種々異なる半導体部品の試験に対応できる半導体試験
装置において、本発明の異常検出回路を用いてＤＳＡの
取り違えや、コネクタの脱落や接触不良等を容易かつ確
実に検出することができるようになり、誤装着や装着不
良の発生を未然に防止して信頼性の高い半導体部品の試
験を行える半導体試験装置を提供することができる。

【００２９】

【発明の実施の形態】以下、本発明に係る基板異常検出
回路付き装置の好ましい実施形態について、図１〜図７
を参照しつつ説明する。図１は、本発明の一実施形態に
係る基板異常検出回路付きの半導体試験装置を示す分解
斜視図である。また、図２は、本実施形態に係る基板異
常検出回路付きの半導体試験装置を示す、（ａ）はＤＳ
Ａをマザーボード側から取り外した状態の正面図、
（ｂ）は（ａ）に示すＤＳＡの底面図である。同図に示
すように、本実施形態に係る基板異常検出回路付き装置
は、基板の同一面上に複数備えられたコネクタを、対応
する相手側基板の複数のコネクタに接続させる装置とし
て、半導体部品を搭載するためのソケットボード１１を
複数列設したＤＳＡ１０と、このＤＳＡ１０が接続され
る相手側となるマザーボート２０を備えた半導体試験装
置を構成している。そして、本実施形態は、この半導体
試験装置におけるＤＳＡ１０の取り違えやＤＳＡ１０と
マザーボード２０のコネクタ接続不良を検出する異常検
出回路を備えるものである。

【００３０】［半導体試験装置］まず、図１及び図２を
参照して、本実施形態に係る基板異常検出回路付き装置
を構成する半導体試験装置について説明する。同図に示
すように、本実施形態に係る半導体試験装置は、図８で
示した半導体試験装置とほぼ同様の構成となっており、
試験対象となる半導体部品（図示省略）を搭載するソケ
ットボード１１を備えるＤＳＡ１０がマザーボード２０
に対して着脱自在に構成されており、ＤＳＡ１０のみを
単独で交換することで、異なる種類の半導体部品の試験
にも対応できる試験装置となっている。

【００３１】ＤＳＡ（Device Specific Adapter）１０
は、図１に示すように、複数のソケットボード１１を備
えるとともに、ソケットボード底面側にはコネクタ１４
が配設され（図２（ｂ）参照）、これら複数のソケット
ボード１１と対応するコネクタ１４が一枚の基板状に一
体的にユニット化されたもので、通常、このＤＳＡを一
単位として製造，着脱，交換等がなされるようになって
いる。このように複数のソケットボードがユニット化さ
れたＤＳＡ単位で扱われることで、例えばパッケージ構
造やピン構造が異なる半導体部品について、ユニット化
されたＤＳＡ単位で対応するソケットボードが用意さ
れ、半導体部品に応じたＤＳＡをマザーボードに着脱，
交換することで種々異なる複数の半導体部品の試験が行
えるようになっている。

【００３２】そして、このようなＤＳＡ着脱型の半導体
試験装置では、多数の半導体部品の試験を同時に実施で
きるよう、一つのマザーボードに、同一構成のソケット
ボードを備えたＤＳＡを２個一組，４個一組等、複数の
ＤＳＡを一組として搭載して使用できるようになってい
る。本実施形態では、図１に示すように、２個のＤＳＡ
１０（ＤＳＡ−Ａ１０ａ及びＤＳＡ−Ｂ１０ｂ）を一組
としてあり、この２個一組のＤＳＡ１０がマザーボード
２０上に一体的に搭載，接続されるようになっている。

【００３３】具体的には、本実施形態に係るＤＳＡ１０
は、複数のソケットボード１１が、ベース基板となる枠
状のＳＢフレーム（ソケットボードフレーム）１２上に
列設されるとともに、ＳＢフレーム１２の枠空間内に、
各ソケットボード１１に対応して接続されるコネクタ１
４が配設されるようになっている。各ソケットボード１
１は、それぞれ、試験対象となる半導体部品を搭載して
電気的に接続する部品搭載接続部（ソケット部）を備え
た基板からなり、各ソケットボード１１に一つずつ半導
体部品が搭載されるようになっている。そして、この複
数のソケットボード１１が、それぞれＳＢフレーム１２
の枠体部分上に搭載，固定されるようになっている。

【００３４】ＳＢフレーム１２は、金属等からなる枠部
材で、複数の空間を備えており（図２（ｂ）参照）、本
実施形態では、図２に示すように、１列８個，合計１６
個の空間領域を備えるようになっている。そして、図２
（ｂ）に示すように、このＳＢフレーム１２の各空間内
に、それぞれ、ソケットボード１１に接続されるコネク
タ１４が収納されるようになっている。ここで、本実施
形態に係るＤＳＡ１０では、図１，図２に示すように、
ＳＢフレーム１２が１列８個の空間領域を２列備えてお
り、合計１６の空間領域に対して、それぞれソケットボ
ード１１及び対応するコネクタ１４が２個ずつ、合計３
２個備えられるようになっている。但し、ソケットボー
ド１１及びコネクタ１４の数，ＳＢフレーム１２の空間
数等は特に限定されるものではない。

【００３５】以上のようにＳＢフレーム１２にコネクタ
１４が収納されることで、各ソケットボード１１の底面
側にコネクタ１４が配設され、各コネクタ１４がＳＢフ
レーム１２上の対応するソケットボード１１に接続され
るとともに、ソケットボード底面側において同一平面上
に固定されることになり、マザーボード２０側の対応す
るコネクタ２１（図１参照）に対して、全コネクタが同
時に脱着されるようになっている。従って、このＤＳＡ
１０側のコネクタ１４とマザーボード２０側のコネクタ
２１とが、すべて正常に嵌合，接続されない場合、コネ
クタの接続不良となり、このコネクタの接続不良の有無
が、後述するデージーチェーン回路４０によって検出さ
れるようになっている。

【００３６】ＳＢフレーム１２上に搭載される各ソケッ
トボードは、図１に示すように、各ソケットボードの基
板四隅を切り欠いた形状となっており、この切欠き部分
からＳＢフレーム１２の枠体部分が露出するようになっ
ており、このＳＢフレーム１２の露出部分に、マザーボ
ード２０側に突設された位置決めピン２２が挿入される
位置決め孔１５が形成されている。この位置決め孔１５
に位置決めピン２２が挿入されることで、ＤＳＡ１０が
マザーボード２０に対して所定の位置で位置決めされて
固定されることになる。ここで、位置決め孔１５（及び
位置決めピン２２）は、本実施形態では、ＳＢフレーム
１２の長手方向の左右二箇所に位置するように形成して
あるが（図２参照）、ＤＳＡ１０が所定の位置に位置決
めされる限り、どのような位置に位置決めピン２２及び
位置決め孔１５を設けることもでき、また、その数も特
に限定されない。

【００３７】さらに、このＳＢフレーム１２には、図２
に示すように、コネクタ配設面の複数の各コネクタ１４
と干渉しない領域に、ＤＳＡ１０のＩＤ番号を設定し、
当該ＩＤ番号を示すＩＤ信号を出力するＩＤ設定用ボー
ド１３が配設されている。このＩＤ設定用ボード１３の
詳細は後述する。そして、以上のような構成からなるＤ
ＳＡ１０は、同一構造のソケットボード１１を搭載した
二枚のＤＳＡ−Ａ１０ａとＤＳＡ−Ｂ１０ｂが一組とし
て組み合わされ、この二枚一組のＤＳＡ１０が一体的に
マザーボード２０に搭載されるようになっている。

【００３８】すなわち、本実施形態では、二枚一組のＤ
ＳＡ１０、ソケットボード１１の種類に応じて、例えば
「ＤＳＡ−Ａ及びＢ」，「ＤＳＡ−Ｃ及びＤ」，「ＤＳ
Ａ−Ｅ及びＦ」．．．のようにして、同一構造のソケッ
トボード１１を搭載した二枚のＤＳＡ１０が組み合わさ
れて使用されることになる。従って、この場合、例えば
「ＤＳＡ−ＡとＤＳＡ−Ｃ」や、「ＤＳＡ−ＢとＤＳＡ
―Ｄ」が組み合わされることは、異なる種類のソケット
ボード１１がマザーボード２０上に搭載されることにな
り、ＤＳＡ１０の組合せとして異常となる。そして、こ
のようなＤＳＡ１０の組合せの一致不一致が、後述する
ＩＤ設定用ボード１３を介してＩＤ一致回路３０で検出
されるようになっている。

【００３９】マザーボード２０は、図１に示すように、
半導体試験装置の本体側に備えられる基板で、上述のよ
うに、複数のソケットボード１１をユニット化したＤＳ
Ａ１０側に対応する複数のコネクタ２１が備えられてい
る（図１参照）。このマザーボード２０にコネクタを介
してＤＳＡ１０が接続されることにより、ＤＳＡ側には
マザーボード２０を介して試験に必要な所定の電気信号
が入出力され、各ソケットボード１１上の半導体部品の
試験が行われるようになっている。そして、本実施形態
では、このマザーボード２０の上面の、複数のコネクタ
２１と干渉しない領域に、ＤＳＡ１０側のＩＤ設定用ボ
ード１３と接触するコンタクトピン用ボード２３が配設
されている。このコンタクトピン用ボード２３の詳細
は、ＤＳＡ１０側のＩＤ設定用ボード１３とともに後述
する。

【００４０】なお、本実施形態でマザーボード２０とし
て示す部分は、一般に、半導体試験装置の本体上に備え
られるマザーボードの他、ＳＰＣＦや金属プレート，パ
フォーマンスボード，ユーティリティボード等が含まれ
るものであり、後述するように、本実施形態では、異常
検出回路がマザーボード２０内のユーティリティボード
２０ａに備えられるようになっている。従って、本実施
形態に言う「マザーボード」は、ユニット化されたＤＳ
Ａ１０が着脱自在に接続される、本発明に係る相手側基
板を意味するものである。また、詳細な説明は省略する
が、上述したＤＳＡ１０及びマザーボード２０の他、本
実施形態の半導体試験装置に備えられる構成，機能は、
既存の半導体試験装置と同様なものとなっている。

【００４１】［ＩＤ設定用ボード］次に、図３及び図４
を参照して、本実施形態に係るＩＤ設定用ボード１３に
ついて説明する。図３は、本実施形態に係るＩＤ設定用
ボード１３とコンタクトピン用ボード２３を概念的に示
す要部断面正面図である。また、図４は、本実施形態に
係るＩＤ設定用ボード１３とＩＤ一致回路３０の関係を
概念的に示すブロック図である。これらの図に示すＩＤ
設定用ボード１３は、各ＤＳＡ１０（ＤＳＡ−Ａ及び
Ｂ，ＤＳＡ−Ｃ及びＤ．．．）の組合せを示すＩＤ番号
を設定し、当該ＩＤ番号を示すＩＤ信号を出力する基板
で、ＤＳＡ１０のコネクタ配設面側に備えられるように
なっている。

【００４２】このＩＤ設定用ボード１３は、ＳＢフレー
ム１２のコネクタ配設面の、複数の各コネクタ１４と干
渉しない領域に配設されるよになっており、本実施形態
では、図２に示するように、各ＤＳＡ１０（１０ａ，１
０ｂ）に８個ずつのＩＤ設定用ボード１３が配設してあ
る。そして、このＩＤ設定用ボード１３が対向するマザ
ーボード２０側には、ＩＤ信号入力用ボードとなるコン
タクトピン用ボード２３が備えられている。このコンタ
クトピン用ボード２３は、図１で示すように、各ＩＤ設
定用ボード１３に対応する位置に、二枚のＤＳＡ１０
ａ，１０ｂに対応して各８個、合計１６個のコンタクト
ピン用ボード２３が、それぞれ、ＩＤ設定用ボード１３
と同様、マザーボード複数の各コネクタ２１と干渉しな
い領域に配設されている。これにより、ＤＳＡ１０がマ
ザーボード２０上に搭載されると、対応するＩＤ設定用
ボード１３のＩＤ信号出力１３ａとコンタクトピン用ボ
ード２３のコンタクトピン２３ａが接触し、後述するよ
うに、ＤＳＡ１０の搭載と同時に、ＩＤ一致回路３０に
対してＩＤ信号を自動的に出力できるようになってい
る。

【００４３】各ＩＤ設定用ボード１３は、図３に示すよ
うに、ＤＳＡ１０のマザーボード２０側に対向する面に
ボルト等の固定手段で配設，固定された基板表面に、２
個一対のＩＤ信号出力パッド１３ａを備えている。一対
のＩＤ信号出力パッド１３ａは、それぞれスルーホール
１３ｂを介して基板裏面側（ＤＳＡ１０側）の２個一対
のＩＤ番号設定パッド１３ｃに接続されている。各ＩＤ
番号設定バッド１３ｃは、ジャンパー線１３ｄを介し
て、それぞれ、ＧＮＤパッド１３ｅに接続されるように
なっている。ＧＮＤパッド１３ｅは、図示しない導体パ
ターンを介して、例えばＩＤ設定用ボード１３を固定す
るボルト等にグランドされるようになっている。そし
て、このＧＮＤパッド１３ｅにジャンパー線１３ｅを接
続するか否かによって、ＩＤ番号設定パッド１３ｃをＧ
ＮＤ又はＯＰＥＮに設定できるようになっている。

【００４４】具体的には、ＩＤ番号設定パッド１３ｃが
ＧＮＤに設定（ＧＮＤパッド１３ｅに接続）された場
合、ＩＤ信号出力パッド１３ａから後述するＩＤ一致回
路３０に出力される信号は、入力側がグランドされるた
めＬＯＷ（０）となる。一方、ＩＤ番号設定パッド１３
ｃがＯＰＥＮに設定（ＧＮＤパッド１３ｅに非接続）さ
れた場合、ＩＤ信号出力パッド１３ａからＩＤ一致回路
３０に出力される信号は、ＩＤ一致回路３０の電源電圧
ＶｃｃによりＨＩＧＨ（１）となる（図５参照）。この
ように、本実施形態に係るＩＤ設定用ボード１３では、
ジャンパー線１３ｅの接続の有無によって、ＩＤ番号設
定パッド１３ｃに接続されたＩＤ信号出力パッド１３ａ
から出力される信号を、ＬＯＷ（０）／ＨＩＧＨ（１）
に切り替えることができるようになっている。そして、
このＩＤ設定用ボード１３に対し、任意のＬＯＷ（０）
／ＨＩＧＨ（１）信号を設定することにより、所望のＩ
Ｄ番号を示すＩＤ信号をＩＤ一致回路３０に入力するこ
とができる（図４参照）。

【００４５】ここで、本実施形態では、図２に示したよ
うに、各ＤＳＡ１０（１０ａ，１０ｂ）に８個ずつのＩ
Ｄ設定用ボード１３が配設してあり、各ＩＤ設定用ボー
ド１３は、２個のＩＤ信号出力パッド１３ａを備えてい
る。これにより、ＩＤ設定用ボード１３ａで設定できる
ＩＤ番号は、一組のＤＳＡ１０（１０ａ，１０ｂ）につ
いて、１６ビットの信号を割り当てることが可能となる
が、本実施形態では、この１６ビット信号のうち、上位
（又は下位）の１４ビットの信号を、ＩＤ番号を示すＩ
Ｄ信号として割り当てるようにしてある。例えば、「Ｄ
ＳＡ−Ａ及びＢ」の組合せを示すＩＤ番号を「００００
０００００００００１」とし、「ＤＳＡ−Ｃ及びＤ」を
示すＩＤ番号を「００００００００００００１０」とす
る等、１４ビットの範囲で任意にＩＤ番号を付与するこ
とができる。そして、図４に示すように、この１４ビッ
トのＩＤ信号が各ＤＳＡ１０ａ，１０ｂから出力され、
マザーボード２０側のコンタクトピン用ボード２３を介
してＩＤ一致回路３０に入力されるようになっている。

【００４６】なお、このＤＳＡ１０のＩＤ番号を示すＩ
Ｄ信号のビット数は、本実施形態における１４ビットの
場合に限られるものではなく、ＤＳＡ１０の種類の応じ
て任意に設定することができ、また、必要となるビット
数に応じて、ＩＤ設定用ボード１３の数や、出力パッド
数も変更することができる。例えば、１０００種類のＤ
ＳＡ１０が使用される半導体試験装置の場合は、ＩＤ番
号は１０００個となるので、１０ビットの信号を用いれ
ば、１０２４個のＩＤが付与できる。従って、この場合
には、本実施形態のＩＤ設定用ボード１３のように出力
数が「２」のＩＤ設定用ボードであれば、各ＤＳＡに対
して５個ずつ設けるようにすれば足りる。これに対し
て、１００００種類のＤＳＡ１０が使用可能な半導体試
験装置の場合には、ＩＤ番号も１００００個必要とな
り、本実施形態のように、１４ビットの信号を用いるこ
とで１６３８４通りのＩＤ番号を付与することができる
ようになる。

【００４７】このように、本実施形態に係るＩＤ設定用
ボード１３は、設置数，出力ビット数、また、使用可能
なビット数のうち何ビットをＩＤ信号として割り当てる
かについては、任意に設定することができるものであ
る。なお、このＩＤ設定用ボード１３へのＩＤ番号の設
定は、ＤＳＡ１０の組立前に行っておき、ＤＳＡ１０に
搭載するソケットボード１１の種類が設定された後、対
応する２個一組に、同一のＩＤ番号を設定したＩＤ設定
用ボード１３をＤＳＡ１０の所定箇所に取り付けること
が好ましい。また、一度設定されたＩＤ番号は、通常は
後に変更する必要はなく、また、不用意なＩＤ変更によ
りＤＳＡ１０の誤装着等が発生する場合もあるので、Ｉ
Ｄ設定用ボード１３は、本実施形態に示すように、ＤＳ
Ａ１０側にボルト等を用いて固定し、着脱不能に取り付
けることが望ましい。

【００４８】［ＩＤ一致回路］次に、図５を参照して、
本実施形態に係るＩＤ一致回路３０について説明する。
図５は、本実施形態に係るＩＤ一致回路３０の詳細を示
す回路図である。同図に示すように、本実施形態に係る
ＩＤ一致回路３０は、一組のＤＳＡ１０（１０ａ，１０
ｂ）の一致不一致を検出する回路であり、本実施形態で
は、ＤＳＡ１０ａ，１０ｂの各ＩＤ設定用ボード１３か
ら入力される各１４ビットのＩＤ信号を入力するように
なっている。具体的には、ＩＤ一致回路３０は、図５に
示すように、各１４ビットのＩＤ信号を入力する１４個
のＸＯＲ回路と７個のＮＯＲ回路及び１個のＡＮＤ回路
からなり、各ＤＳＡ１０ａ，１０ｂのＩＤ設定用ボード
１３から入力される１４ビットのＩＤ信号を、対応する
ビット同士で比較し、全ビットが一致する場合にのみ、
ＨＩＧＨ（１）の信号を出力され、その他の場合にはＬ
ＯＷ（０）の信号が出力されるようになっている。

【００４９】これにより、マザーボード２０上に搭載さ
れるＤＳＡ１０の組合せの一致が検出されることにな
り、種類の異なるＤＳＡ１０が組み合わされた場合に
は、異常信号（ＬＯＷ（０）信号）を出力することがで
きるので、異常発生に対応した処理を行うことが可能と
なる。本実施形態では、後述するように、ＤＳＡ１０を
マザーボード２０側にロックするロック機構をロック不
能状態に制御するとともに、ＩＤ番号不一致を示す表示
を行うようにしてある。なお、本実施形態では、このＩ
Ｄ一致回路３０を、マザーボード２０側のユーティリテ
ィボード２０ａに備えられており（図４，図７参照）、
ＩＤ信号の不一致が検出された場合には、後述するよう
に、ユーティリティボード２０ａにおいて「ＩＤ番号異
常有り」として処理されるようになっている。

【００５０】［デージーチェーン回路］次に、図６を参
照して、本実施形態に係るデージーチェーン回路４０に
ついて説明する。図６は、本実施形態に係るデージーチ
ェーン回路４０を概念的に示す説明図である。同図に示
すように、デージーチェーン回路４０は、マザーボード
２０側の一のコネクタ２１（図６左端のコネクタ２１）
から信号を入力し、対応するＤＳＡ１０側のコネクタ１
４（図６左端のコネクタ１４）を経由して、マザーボー
ド２０とＤＳＡ１０の全コネクタ２１，１４に順次信号
を伝送し、出力信号の有無を検出する回路となってい
る。

【００５１】具体的には、デージーチェーン回路４０
は、マザーボード２０側のコネクタ２１及びＤＳＡ１０
側のコネクタ１４のそれぞれ対応するピンをデージーチ
ェーン用に割り当て、全コネクタが順次直列に接続され
るように伝送線路を形成するようにしたもので、本実施
形態では、図６に示すように、マザーボード２０側のコ
ネクタ２１及びＤＳＡ１０側のコネクタ１４の、それぞ
れ二つのピンを短絡させることにより、全コネクタを直
列に接続してある。まず、マザーボード２０側では、各
コネクタ２１の２個のピン（図６ではオス型ピン）をデ
ージーチェーン用に割り当て、一つを入力側、他の一つ
を出力側としてある。そして、隣接するコネクタ２１間
で、一方のコネクタ２１のデージーチェーン用出力ピン
と、他方のコネクタ２１のデージーチェーン用入力ピン
とを、短絡線２０ａを介して接続するようにしてある。
また、ＤＳＡ１０側でも、各コネクタ１４の２個のピン
（図６ではメス型ピン）をデージーチェーン用に割り当
て、一つを入力側、他の一つを出力側とし、当該コネク
タ１４内で、入力側と出力側を短絡線１４ａで接続する
ようにしてある。なお、各コネクタ２１，１４における
デージーチェーン用のピンは、各コネクタにおいて使用
されない空ピン等を利用することができ、また、デージ
ーチェーン用に専用のピンを設けることもできる。

【００５２】このようなデージーチェーン回路４０によ
れば、マザーボード２０側とＤＳＡ１０側の対応する全
コネクタが正常に接続された場合にのみ、デージーチェ
ーン回路４０の入力側と出力側が導通されることにな
り、いずれかのコネクタで接続不良がある場合には、デ
ージーチェーン回路４０は導通されないことになる。従
って、このデージーチェーン回路４０の入力側に電圧を
印加しておくことで、コネクタの接続と同時に、全コネ
クタに接続不良がない場合には正常信号（ＨＩＧＨ
（１）信号）が出力されることになり、この出力信号の
有無を監視することで、マザーボード２０側とＤＳＡ１
０側の対応するコネクタがすべて正常に接続されている
か否かを検出することができる。これにより、マザーボ
ード２０とＤＳＡ１０間のコネクタ接続異常が、ＤＳＡ
１０がマザーボード２０側に搭載されてコネクタ同士が
接続されると同時に検出されることになる。そして、こ
のデージーチェーン回路４０からの出力信号は、ユーテ
ィリティボード２０ａに入力されるようになっており
（図７参照）、後述するように、ＩＤ信号の一致不一致
とともにユーティリティボード２０ａで異常発生の有無
が判断され、異常の場合には「Daisy Chain異常有り」
として処理されることになる。

【００５３】なお、デージーチェーン回路４０は、本実
施形態では、マザーボード２０側及びＤＳＡ１０側の各
コネクタのそれぞれ２ピンをデージーチェーン用に割り
当てているが、これは、特に２ピンに限られるものでは
ない。すなわち、デージーチェーン回路４０は、マザー
ボード２０側とＤＳＡ１０側の全コネクタが順次直列に
接続されるように伝送線路を形成できる限り、使用され
るピン数や接続方法は特に限定されるものではない。従
って、例えば、ＤＳＡ１０とマザーボード２０が同軸コ
ネクタを備える場合には、同軸コネクタのＳＩＧ線とＧ
ＮＤ線を短絡させることで、ＳＩＧ線をデージーチェー
ンの入力側，ＧＮＤ線を出力側に割り当ててデージーチ
ェーン回路４０を構成することもできる。また、本実施
形態では、デージーチェーン回路４０の入力及び出力を
マザーボード２０側で行っているが、ＤＳＡ１０側でデ
ージーチェーン回路４０への信号の入出力を行うことも
可能である。

【００５４】［ユーティリティボード］次に、図７を参
照して、本実施形態に係るユーティリティボード２０ａ
について説明する。図７は、本実施形態に係る基板異常
検出回路付きの半導体試験装置におけるユーティリティ
ボード２０ａを概念的に示すブロック図である。本実施
形態のユーティリティボード２０ａは、マザーボード２
０側に備えられる基板で、図７に示すように、デージー
チェーン回路４０からの出力信号が入力されるととも
に、ＩＤ設定用ボード１３からのＩＤ信号が入力される
ＩＤ一致回路３０を備えている。そして、ユーティリテ
ィボード２０ａは、図７に示すように、デージーチェー
ン回路４０とＩＤ一致回路３０の出力信号を入力する１
個のＡＮＤ回路３３と、デージーチェーン回路４０の出
力信号を入力するデージーチェーン異常信号入力部３４
及びＩＤ一致回路３０の出力信号を入力するＩＤ番号異
常信号入力部３５を備えている。

【００５５】ＡＮＤ回路３４は、デージーチェーン回路
４０とＩＤ一致回路３０から入力される信号がＨＩＧＨ
（１）、すなわち正常である場合にだけ、「異常なし」
を示す信号（ＨＩＧＨ（１）信号）を出力する。このＡ
ＮＤ回路３４の出力信号により、ＤＳＡ１０のＩＤ不一
致がなく、かつ、ＤＳＡ１０とマザーボード２０の全コ
ネクタに接続不良がないか否かが検出され、「異常な
し」の制御が行われることになる。本実施形態では、こ
のＡＮＤ回路３４から「異常なし」信号が出力される
と、ＤＳＡ１０をマザーボード２０側にロックするロッ
ク機構をロック状態（ＬＯＣＫ）に制御するようになっ
ている。

【００５６】一方、デージーチェーン異常信号入力部３
４又はＩＤ番号異常信号入力部３５では、入力される信
号がＬＯＷ（０）、すなわち異常信号である場合に、
「異常有り」を示す信号を出力するようになっている。
これにより、ＤＳＡ１０とマザーボード２０のいずれか
のコネクタに接続不良があり、また、ＤＳＡ１０のＩＤ
に不一致があることが検出され、「Daisy Chain異常有
り」又は「ＩＤ番号異常有り」として処理されることに
なる。本実施形態では、この「異常あり」信号により、
ＤＳＡ１０をマザーボード２０側にロックするロック機
構をロック不能状態（ＦＲＥＥ）に制御するとともに、
「Daisy Chain異常有り」又は「ＩＤ番号異常有り」に
該当するＬＥＤ等を点灯させて、異常発生を装置外部に
報知するようにしてある。

【００５７】［異常検出動作］次に、以上のような構成
からなる本実施形態に係る基板異常検出回路付きの半導
体試験装置における異常検出動作について説明する。ま
ず、ＤＳＡ１０を２枚一組として用意し、マザーボード
２０の所定の位置に搭載し、マザーボード２０側のコネ
クタ２１と各ＤＳＡ１０のコネクタ１４を嵌合，接続さ
せる。ＤＳＡ１０がマザーボード２０に搭載されると、
各ＤＳＡ１０のＩＤ設定用ボード１３のＩＤ信号出力パ
ッド１３ａが、対応するマザーボード２０側のコンタク
トピン用ボード２３のコンタクトピン２３ａに接触し、
当該ＤＳＡ１０のＩＤ番号を示すＩＤ信号が出力され
る。

【００５８】出力されたＩＤ信号は、コンタクトピン２
３ａを経由してユーティリティボード２０ａのＩＤ一致
回路３０に入力され、２枚のＤＳＡ１０のＩＤ信号の一
致不一致が検出され、その結果が、ユーティリティボー
ド２０ａのＡＮＤ回路３４及びＩＤ番号異常信号入力部
３５に入力される。また、ＤＳＡ１０がマザーボード２
０に搭載され、ＤＳＡ１０とマザーボード２０の各コネ
クタが接続されてデージーチェーン回路４０が導通され
ると、デージーチェーン信号が出力され、ユーティリテ
ィボード２０ａのＡＮＤ回路３４及びデージーチェーン
異常信号入力部３４に入力される。

【００５９】そして、ユーティリティボード２０ａのＡ
ＮＤ回路３３では、各回路から入力される信号がＨＩＧ
Ｈ（１）、すなわち正常である場合には、「異常なし」
を示す信号（ＨＩＧＨ（１）信号）が出力される。これ
により、マザーボード２０に搭載された２枚一組のＤＳ
Ａ１０のＩＤには不一致がなく、かつ、ＤＳＡ１０とマ
ザーボード２０の全コネクタが正常に接続されたことに
なり、「異常なし」として、ＤＳＡ１０をマザーボード
２０側にロックするロック機構がＤＳＡ１０をロック
（ＬＯＣＫ）する。従って、この状態で、ＤＳＡ１０と
マザーボード２０を用いた半導体部品の試験を行うこと
ができる。

【００６０】一方、デージーチェーン異常信号入力部３
４又はＩＤ番号異常信号入力部３５では、ＬＯＷ
（０）、すなわち異常信号が入力されると、ＤＳＡ１０
とマザーボード２０のいずれかのコネクタに接続不良が
あり、また、マザーボード２０に搭載されたＤＳＡ１０
の組合せに異常があるとして、「異常有り」を示す信号
を出力する。これにより、該当する「Daisy Chain異常
有り」又は「ＩＤ番号異常有り」の処理が行われること
になる。すなわち、ＤＳＡ１０をマザーボード２０側に
ロックするロック機構がロック不能状態（ＦＲＥＥ）に
制御されするとともに、「Daisy Chain異常有り」又は
「ＩＤ番号異常有り」に該当するＬＥＤ等が点灯され、
異常発生が装置外部に報知されることになる。従って、
この状態では、半導体試験装置を使用することができ
ず、組合せを取り違えたＤＳＡ１０がマザーボード２０
に装着されたままの状態で半導体試験が行われたり、一
部のコネクタが接続不良の状態のまま試験が行われるよ
うなことはない。

【００６１】以上説明したように、本実施形態に係る基
板異常検出回路付き装置によれば、ＤＳＡ１０の組合せ
を示すＩＤ設定用ボード１３と、ＩＤ設定用ボード１３
から出力されるＩＤ信号の一致性を検出するＩＤ一致回
路３０を備えることにより、所定のＩＤ番号を付与し、
そのＩＤ番号の一致不一致を判定するだけで、２枚一組
のＤＳＡ１０が所定の組合せとなっているか否かを判定
することができる。これにより、ＤＳＡ１０の構成や外
形等を変更することなく、各ＤＳＡ１０に固有のＩＤ番
号を付与することで、ＤＳＡ１０の組合せの適否を判別
することができ、ＤＳＡ１０の取り違えを容易かつ確実
に検出して、ＤＳＡ１０の誤装着等によるソケット，搭
載部品等の破損，故障等を確実に防止することができ
る。また、本実施形態では、ＤＳＡ１０側からのＩＤ信
号を入力して、当該ＤＳＡ１０の組合せが正しいか否か
が判定されるので、ＤＳＡ１０がマザーボード２０側に
搭載されると同時にその組合せの適否を判断することが
でき、迅速な判定処理が可能となって、半導体試験装置
による本来の試験作業や処理等を効率良く行うことがで
きる。しかも、ＩＤ番号を付与してＤＳＡ１０の組合せ
を特定することができるので、ＤＳＡ１０の種類や数が
増減した場合にも、ＩＤ番号の付加，削除によって容易
に対応することが可能となり、汎用性，拡張性に優れた
異常検出回路を実現することができる。

【００６２】また、本実施形態では、ＤＳＡ１０とマザ
ーボード２０の全コネクタを経由して信号を伝送するデ
ージーチェーン回路４０を備えているので、いずれかの
コネクタ間に接続不良，接続異常等があっても、これを
直ちに検出することができる。しかも、全コネクタ間に
信号を伝送させるデージーチェーン回路４０により接続
不良等を検出することで、ＤＳＡ１０とマザーボード２
０間のコネクタが接続されると同時にその不良，不具合
の有無を判定することができる。これにより、多数のコ
ネクタを有するＤＳＡ１０とマザーボード２０が備えら
れる半導体試験装置であっても、接続不良や脱落等を容
易かつ確実に発見することができ、コネクタの接続不良
による動作不良や作業効率の低下等のない信頼性の高い
試験装置を実現することができる。

【００６３】特に、本実施形態では、ＩＤ一致回路３０
とデージーチェーン回路４０の双方を備えることで、Ｄ
ＳＡ１０の組合せ異常を確実に検出できるとともに、Ｄ
ＳＡ１０とマザーボード２０間のコネクタ接続不良につ
いても同時に検出することができる。これにより、複数
のＤＳＡ１０が組み合わせて使用され、かつ、各ＤＳＡ
１０が複数のコネクタ１４を備える半導体試験装置にお
いて、ＩＤ番号を付与してＤＳＡ１０の組合せ異常を確
実に検出するとともに、多数のコネクタの接続不良も容
易に発見することができ、より汎用性，拡張性に優れ信
頼性の高い半導体試験装置を提供することができる。

【００６４】以上、本発明の基板異常検出回路付き装置
について、好ましい実施形態を示して説明したが、本発
明に係る基板異常検出回路付き装置は、上述した実施形
態にのみ限定されるものではなく、本発明の範囲で種々
の変更実施が可能であることは言うまでもない。例え
ば、上記実施形態では、ＩＤ設定用ボードを、一組のＤ
ＳＡのＩＤ番号の設定，出力のみに使用していたが、こ
れを他の用途に使用される任意の番号を設定，出力する
番号設定手段として使用することもできる。すなわち、
上記実施形態では、ＩＤ設定用ボードが２ビットの信号
を設定，出力するとともに、この２ビット信号を、すべ
てＩＤ番号を示すＩＤ信号として使用していたが、例え
ば、ＩＤ設定用ボードを、６ビットの信号が設定，出力
可能な構成とすれば、２ビットについては、本発明に係
るＩＤ信号として使用し、残りの４ビット分を他の信号
用として割り当てることが可能となる。これにより、例
えば、ユーザ先で任意のシリアル番号やユーザ番号，整
理番号等を入力，設定するための番号手段とすることが
できる。

【００６５】また、上記実施形態で示した半導体試験装
置では、ＩＤ一致回路とデージーチェーン回路の双方を
備えることで、ＤＳＡの組合せ異常の検出を行うと同時
に、ＤＳＡ，マザーボード間のコネクタ接続不良の検出
も行うようになっているが、これは、いずれか一方のみ
であっても勿論良い。また、ＩＤ一致回路で組合せの適
否が判定される基板群として、上記実施形態では２枚一
組のＤＳＡを例にとっているが、これは２枚一組に限定
されるものでなく、２枚以上であれば３枚一組，４枚一
組であっても良いことは言うまでもない。同様に、デー
ジーチェーン回路で接続不良が検出されるコネクタ数
も、上記実施形態では複数のコネクタとしてあるが、こ
れは、接続される基板間に少なくとも一つずつのコネク
タが備えられるものであれば良い。

【００６６】さらに、上記実施形態では、半導体試験装
置におけるソケットボードとマザーボードのコネクタの
着脱を例にとって本発明に係る基板異常検出回路を説明
したが、本発明の異常検出回路が用いられる対象は、Ｄ
ＳＡとマザーボードを備えた半導体試験装置に限られる
ものではない。すなわち、本発明の基板異常検出回路付
き装置は、二以上の基板が組み合わされて相手側基板に
接続されるか、一又は二以上のコネクタを備えた基板
が、対応するコネクタを備える相手側基板に接続される
ことによって動作する装置である限り、どのような基板
や装置についても適用が妨げられるものではない。

【００６７】

【発明の効果】以上説明したように、本発明の基板異常
検出回路付き装置によれば、複数の基板が一組となって
相手側基板に接続される装置において、当該一組の基板
の組合せを示すＩＤ信号を入力することで当該基板の組
合せの一致不一致を検出する一致回路を備えることによ
り、異種基板が組み合わされて使用されることを容易か
つ確実に検出することができる。これにより、基板の誤
装着による基板やソケット，搭載部品等の破損，故障等
を未然に防止することができ、特に、複数のソケットボ
ードを備えるＤＳＡが複数組み合わされて同時使用され
る半導体試験装置に好適となる。

【００６８】また、本発明の基板異常検出回路付き装置
によれば、一又は二以上のコネクタを備えた基板が、対
応する一又は二以上のコネクタを備えた相手側基板に接
続される装置において、接続される全コネクタを経由し
て信号を伝送し、当該信号の出力結果を検出するデージ
ーチェーン回路を備えることにより、対応するコネクタ
の接続不良や脱落等を容易かつ確実に検出することがで
きる。これにより、コネクタの接続不良による動作不良
や作業効率の低下等を未然に防止することができ、特
に、複数のコネクタが同時に接続されるマザーボードと
ソケットボードを備える半導体試験装置に好適である。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る基板異常検出回路付
きの半導体試験装置を示す分解斜視図である。

【図２】本発明の一実施形態に係る基板異常検出回路付
きの半導体試験装置を示す、（ａ）はＤＳＡをマザーボ
ード側から取り外した状態の正面図、（ｂ）は（ａ）に
示すＤＳＡの底面図である。

【図３】本発明の一実施形態に係る基板異常検出回路付
きの半導体試験装置におけるＩＤ設定用ボードとコンタ
クトピン用ボードを概念的に示す要部断面正面図であ
る。

【図４】本発明の一実施形態に係る基板異常検出回路付
きの半導体試験装置におけるＩＤ設定用ボードとＩＤ一
致回路を概念的に示すブロック図である。

【図５】本発明の一実施形態に係る基板異常検出回路付
きの半導体試験装置におけるＩＤ一致回路の詳細を示す
回路図である。

【図６】本発明の一実施形態に係る基板異常検出回路付
きの半導体試験装置におけるデージーチェーン回路を概
念的に示す説明図である。

【図７】本発明の一実施形態に係る基板異常検出回路付
きの半導体試験装置におけるユーティリティボードを概
念的に示すブロック図である。

【図８】特願２００２−０４７１８６号において本願出
願人が提案している半導体試験装置を概念的に示す説明
図であり、（ａ）はＤＳＡをマザーボード側から取り外
した状態の正面図、（ｂ）は（ａ）に示すＤＳＡの底面
図である。

【符号の説明】

１０ＤＳＡ１０ａＤＳＡ−Ａ１０ｂＤＳＡ−Ｂ１１ソケットボード１２ＳＢフレーム１３ＩＤ設定用ボード１４コネクタ（ＤＳＡ側）２０マザーボード２０ａユーティリティボード２１コネクタ（マザーボード側）２３コンタクトピン用ボード３０ＩＤ一致回路４０デージーチェーン回路

Claims

【特許請求の範囲】

【請求項１】複数の基板が組み合わされてなる少なく
とも一組の基板群と、この基板群が接続される相手側基
板とを有する装置であって、前記基板群の各基板にそれぞれ備えられ、当該基板群に
対して付与される所定のＩＤ番号を設定するとともに、
当該ＩＤ番号を示すＩＤ信号を出力するＩＤ設定用ボー
ドと、前記基板群に対応する相手側基板に備えられ、前記ＩＤ
設定用ボードから出力される各ＩＤ信号を入力するＩＤ
信号入力ボードと、前記ＩＤ信号入力ボードから出力される各ＩＤ信号を入
力し、対応する前記各基板のＩＤ信号の一致不一致を検
出する一致回路と、を備え、前記基板群における基板の組合せ異常を検出することを
特徴とする基板異常検出回路付き装置。
【請求項２】一又は二以上のコネクタを備えた基板
と、この基板の各コネクタが接続される一又は二以上の
コネクタを備えた相手側基板とを有する装置であって、前記相手側基板又は前記基板の一のコネクタから信号を
入力し、対応する各コネクタを経由して全コネクタに順
次信号を伝送し、出力信号の有無を検出するデージーチ
ェーン回路を備え、前記基板及び相手側基板の対応する全コネクタの接続異
常を検出することを特徴とする基板異常検出回路付き装
置。
【請求項３】一又は二以上のコネクタを備えた複数の
基板が組み合わされてなる少なくとも一組の基板群と、
この基板群の各基板のコネクタが接続される一又は二以
上のコネクタを備えた相手側基板とを有する装置であっ
て、前記基板群の各基板にそれぞれ備えられ、当該基板群に
対して付与される所定のＩＤ番号を設定するとともに、
当該ＩＤ番号を示すＩＤ信号を出力するＩＤ設定用ボー
ドと、前記基板群に対応する相手側基板に備えられ、前記ＩＤ
設定用ボードから出力される各ＩＤ信号を入力するＩＤ
信号入力ボードと、前記ＩＤ信号入力ボードから出力される各ＩＤ信号を入
力し、対応する前記各基板のＩＤ信号の一致不一致を検
出する一致回路と、前記相手側基板又は前記基板の一のコネクタから信号を
入力し、対応する各コネクタを経由して全コネクタに順
次信号を伝送し、出力信号の有無を検出するデージーチ
ェーン回路と、を備え、前記基板群における基板の組合せ異常を検出するととも
に、前記基板及び相手側基板の対応する全コネクタの接続異
常を検出することを特徴とする基板異常検出回路付き装
置。
【請求項４】前記ＩＤ信号設定用ボードが、前記基板
に複数備えられ、当該複数のＩＤ信号設定用ボードによ
り、当該基板の一のＩＤ番号が設定，出力される請求項
１又は３記載の基板異常検出回路付き装置。
【請求項５】前記デージーチェーン回路が、前記基板
及び相手側基板のコネクタに備えられる一又は二以上の
ピンが当該基板及び相手側基板内において短絡されるこ
とにより接続される請求項２又は３記載の基板異常検出
回路付き装置。
【請求項６】前記基板が、試験対象となる半導体部品
が搭載，接続される一又は二以上のソケットボードを有
するＤＳＡからなり、前記相手側基板が、前記ＤＳＡが搭載，接続される半導
体試験装置のマザーボードからなる請求項１，２，３，
４又は５記載の基板異常検出回路付き装置。
【請求項７】前記基板が、試験対象となる半導体部品
が搭載，接続される一又は二以上のソケットボードを有
するＤＳＡからなり、前記基板群が、前記ＤＳＡからなる基板が複数組み合わ
されてなり、前記相手側基板が、前記基板群を構成する複数のＤＳＡ
が一体的に搭載，接続される半導体試験装置のマザーボ
ードからなる請求項１，３又は４記載の基板異常検出回
路付き装置。