TWI432755B - 測試系統及印刷電路板組件之測試方法 - Google Patents

測試系統及印刷電路板組件之測試方法 Download PDF

Info

Publication number
TWI432755B
TWI432755B TW101101339A TW101101339A TWI432755B TW I432755 B TWI432755 B TW I432755B TW 101101339 A TW101101339 A TW 101101339A TW 101101339 A TW101101339 A TW 101101339A TW I432755 B TWI432755 B TW I432755B
Authority
TW
Taiwan
Prior art keywords
test
printed circuit
circuit board
pin
memory module
Prior art date
Application number
TW101101339A
Other languages
English (en)
Other versions
TW201329470A (zh
Inventor
Kuan Lin Liu
Kuo Jung Peng
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW101101339A priority Critical patent/TWI432755B/zh
Priority to CN2012100256574A priority patent/CN103207366A/zh
Priority to US13/566,981 priority patent/US9013204B2/en
Publication of TW201329470A publication Critical patent/TW201329470A/zh
Application granted granted Critical
Publication of TWI432755B publication Critical patent/TWI432755B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks
    • G01R31/11—Locating faults in cables, transmission lines, or networks using pulse reflection methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

測試系統及印刷電路板組件之測試方法
本發明係有關於一種測試系統，且特別有關於一種印刷電路板組件(Printed Circuit Board Assembly，PCBA)之測試系統。
在主機板的製造過程中，設置在主機板上的不同元件都需要事先測試是否正常，以避免在量產之後才發生問題，而造成製造商的重大損失。
一般而言，在測試主機板上的插槽或是連接器是否能正常運作時，例如插槽與主機板上之間是否有空焊、斷路、短路或其他異常情形發生，通常是藉由插入記憶體模組、介面卡或是中央處理器(Central Processing Unit，CPU)等實際要在該插槽運作的模組/元件，來對插槽進行測試。然而，使用實際的模組/元件來進行測試，需要較高的生產成本。此外，重複地插拔實際的模組/元件，容易造成該模組/元件損壞。當該模組/元件操作在快要失效的臨界點時，會造成測試上的不穩定。因此，測試工程師需要進一步分析是否為實際的模組/元件損壞或是主機板異常，因而增加了測試時間與測試成本。
第1圖係顯示中華民國專利公告第M362410號所揭露的測試板10。在第1圖中，測試板10可插入主機板1上之插槽20，以便測試插槽20之複數接腳21是否正常。測試板10包括電路板11、複數電性插接端12以及複數電性導通部13。電性插接端12係印刷於電路板11上，用以電性連接於插槽20的接腳21。電性導通部13係與對應之電性插接端12相連接。因此，當測試板10插入插槽20之後，可藉由輸入一測試信號來測試插槽20之複數接腳21是否焊接正常。第1圖之測試板10僅能用來測試插槽20是否正常。然而，卻無法測試到插槽20與主機板1上的其他模組/元件之間的連接是否正常。
有鑑於此，需要一種能測試印刷電路板組件之測試系統。
本發明提供一種測試系統。上述測試系統包括一待測之印刷電路板組件、一中央處理器轉接板以及一記憶體轉接板。上述待測之印刷電路板組件包括：一印刷電路板，包括複數導線以及至少一測試點；一中央處理器插座，設置於上述印刷電路板，包括複數第一接腳，以及上述中央處理器插座係經由上述第一接腳之一者而耦接於上述測試點；以及，一記憶體模組插槽，設置於上述印刷電路板，包括複數第二接腳，其中每一上述第二接腳係經由對應之上述導線而耦接於上述中央處理器插座的對應之上述第一接腳，其中上述中央處理器插座係耦接於上述記憶體模組插槽以及上述測試點之間。上述中央處理器轉接板係插入於上述中央處理器插座。上述記憶體轉接板係插入於上述記憶體模組插槽，其中上述導線經由上述中央處理器轉接板以及上述記憶體轉接板形成一測試迴路。當一自動測試設備透過上述測試點提供一測試信號至上述測試迴路時，上述自動測試設備根據上述測試信號的一反射結果來判斷上述測試迴路是否正常。
再者，本發明提供另一種測試系統。上述測試系統包括一待測之印刷電路板組件、一中央處理器轉接板以及複數記憶體轉接板。上述待測之印刷電路板組件包括：一印刷電路板，包括複數導線以及至少一測試點；一中央處理器插座，設置於上述印刷電路板，包括複數第一接腳，以及上述中央處理器插座係經由上述第一接腳之一者而耦接於上述測試點；以及，複數記憶體模組插槽，設置於上述印刷電路板，其中每一上述記憶體模組插槽包括複數第二接腳以及一特定接腳，以及每一上述第二接腳係經由對應之上述導線而耦接於對應之上述第一接腳。上述中央處理器插座係耦接於上述記憶體模組插槽以及上述測試點之間。上述中央處理器轉接板係插入於上述中央處理器插座。記憶體轉接板各自插入於個別的上述記憶體模組插槽。當上述記憶體轉接板之一者的上述特定接腳接受到一致能信號時，上述記憶體轉接板之該者以及上述中央處理器轉接板之間的上述導線形成一測試迴路。當一自動測試設備透過上述測試點提供一測試信號至上述測試迴路時，上述自動測試設備根據上述測試信號的一反射結果來判斷上述測試迴路是否正常。
再者，本發明提供一種測試方法，適用於一印刷電路板組件。上述印刷電路板組件包括一印刷電路板、一中央處理器插座以及一記憶體模組插槽。插入一中央處理器轉接板至上述中央處理器插座，其中上述中央處理器插座係設置於上述印刷電路板並包括複數第一接腳，以及上述中央處理器插座係經由上述第一接腳之一者而耦接於上述印刷電路板的至少一測試點，其中上述印刷電路板更包括複數導線。插入一記憶體轉接板至上述記憶體模組插槽，其中上述記憶體模組插槽係設置於上述印刷電路板並包括複數第二接腳，其中每一上述第二接腳係經由對應之上述導線而耦接於對應之上述中央處理器插座之上述第一接腳，以及上述導線經由上述中央處理器轉接板以及上述記憶體轉接板形成一測試迴路。經由上述印刷電路板之上述測試點，提供一測試信號至上述測試迴路。根據上述測試信號的一反射結果來判斷上述測試迴路是否正常。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
實施例：
第2圖係顯示根據本發明一實施例所述之測試系統100。測試系統100包括待測之印刷電路板組件(PCBA)160、中央處理器轉接板(interposer board)120、記憶體轉接板130以及自動測試設備(Automatic Test Equopment，ATE)150，其中印刷電路板組件160包括印刷電路板110、中央處理器插座125以及記憶體模組插槽135。中央處理器插座125以及記憶體模組插槽135係設置在印刷電路板110上，其中中央處理器插座125係透過印刷電路板110之複數導線140而電性連接於記憶體模組插槽135。此外，印刷電路板110更包括測試點TP1、TP2與TP3，其中測試點TP1、TP2與TP3分別透過對應之導線而電性連接於中央處理器插座125。此外，中央處理器插座125係耦接於記憶體模組插槽135以及測試點TP1、TP2與TP3之間。在此實施例中，記憶體模組插槽135為一雙列直插記憶體模組(Dual Inline Memory Module，DIMM)插槽。當中央處理器轉接板120以及記憶體轉接板130分別插入中央處理器插座125以及記憶體模組插槽135時，自動測試設備150可透過測試點TP1、TP2與TP3來判斷中央處理器插座125與印刷電路板110之間以及記憶體模組插槽135與印刷電路板110之間的銲錫性(Solderability)是否正常。此外，自動測試設備150更可透過測試點TP1、TP2與TP3來判斷導線140是否短路、斷路或是缺陷。
第3圖係顯示根據本發明一實施例所述之第2圖中測試系統100的電路圖。同時參考第2圖和第3圖，中央處理器插座125係透過複數接腳P1而焊接於印刷電路板110上，而記憶體模組插槽135係透過複數接腳P2而焊接於印刷電路板110上，其中每一接腳P1係經由對應之導線140而耦接於對應之接腳P2。此外，當中央處理器轉接板120插入中央處理器插座125時，中央處理器轉接板120的複數接腳P3會分別經由所對應之中央處理器插座125的接腳P1而電性連接至所對應的導線140。此外，當記憶體模組轉接板130插入記憶體模組插座135時，記憶體模組轉接板130的複數接腳P4會分別經由所對應之記憶體模組插座135的接腳P2而電性連接至所對應的導線140。中央處理器轉接板120包括選擇器210、控制器220以及迴路控制單元230A與230B，其中迴路控制單元230A與230B具有相同的電路設計。在此實施例中，導線140可視為信號線，而非電源線。
在第3圖中，控制器220可接收到來自測試點TP1的測試信號SCTRL ，而選擇器210可接收到來自測試點TP2的測試信號STDR 以及來自測試點TP3的測試信號SSEL ，其中測試信號SCTRL 、STDR 與SSEL 係由第2圖之自動測試設備150所提供。控制器220會根據測試信號SCTRL 而產生致能信號SEN ，並經由導線140、記憶體模組插座135以及特定接腳P2與P4傳送致能信號SEN 至記憶體模組轉接板130。選擇器210會根據測試信號SSEL 選擇性地提供測試信號STDR 至迴路控制單元230A或是迴路控制單元230B。在迴路控制單元230A及230B中，相鄰之兩接腳P3會互相耦接而形成接腳對240A及240B。記憶體模組轉接板130包括控制器310以及複數開關320。控制器310會根據來自中央處理器轉接板120的致能信號SEN 而產生切換信號SSW ，並提供切換信號SSW 來控制開關320的切換。當切換信號SS W控制開關320為導通時，相鄰之兩接腳P4會互相連接而形成接腳對330。因此，中央處理器轉接板120之迴路控制單元230A的接腳對240A、記憶體模組轉接板130的接腳對330以及導線140會形成一測試迴路。同時地，中央處理器轉接板120之選擇器210會根據測試信號SSEL 而提供測試信號STDR 至該測試迴路。接著，自動測試設備150可透過測試點TP2來量測到測試信號STDR 的時域反射(Time Domain Reflectometry，TDR)結果，以便判斷該測試迴路是否正常。根據反射係數(reflectance)，自動測試設備150可得到測試迴路上的特性阻抗，進而得到測試信號STDR 的時域反射結果。接著，若測試信號STDR 的時域反射結果符合一目標反射結果時，則自動測試設備150會判斷該測試迴路為正常，即中央處理器插座125與印刷電路板110之間以及記憶體模組插槽135與印刷電路板110之間的銲錫性為正常，以及印刷電路板110上的導線140為正常，其中目標反射結果為自動測試設備150先前所量測之正常印刷電路板組件(例如黃金樣本)的時域反射結果。在另一實施例中，自動測試設備150係透過測試點TP2來量測到測試信號STDR 的頻域反射(Frequency Domain Reflectometry)結果，以便判斷該測試迴路是否正常。
第4圖係顯示在一測試迴路中特性阻抗與時間之示範關係圖，其中曲線S1係表示一目標反射結果，而曲線S2係表示一待測之印刷電路板組件的時域反射結果。在週期T1的期間，曲線S2的阻抗值已經不符合曲線S1的阻抗值，其中週期T1係對應到測試信號STDR 通過第3圖之中央處理器插座125的反射結果。因此，自動測試設備150便可判斷出中央處理器插座125與印刷電路板110之間的銲錫性不正常。
第5圖係顯示根據本發明另一實施例所述之測試系統500的電路圖。在此實施例中，一自動測試設備可透過測試點TP1、TP2與TP3對複數記憶體模組插槽進行測試。在第5圖中，四個記憶體模組插槽135A、135B、135C以及135D係設置在印刷電路板110上，其中記憶體轉接板130A、130B、130C以及130D分別插入至記憶體模組插槽135A、135B、135C以及135D中。中央處理器轉接板120之迴路控制單元230A係經由導線140A電性連接於記憶體模組插槽135A與135B，而中央處理器轉接板120之迴路控制單元230B係經由導線140B電性連接於記憶體模組插槽135C與135D。此外，中央處理器轉接板120之控制器220會提供致能信號SEN 至記憶體轉接板130A、130B、130C以及130D，以便分別控制記憶體轉接板130A、130B、130C以及130D內的開關，而形成不同的測試迴路。在第5圖中，記憶體模組插槽的數量以及連接方式僅是個例子，並未用以限定本發明。
在第5圖中，首先，自動測試設備可使用測試信號SSEL 來控制選擇器210，以便將測試信號STDR 傳送至迴路控制單元230A。同時地，中央處理器轉接板120之控制器220會根據測試信號SCTRL 而提供致能信號SEN 來控制記憶體轉接板130A內的開關為導通，並控制記憶體轉接板130B、130C與130D內的開關為不導通。於是，中央處理器轉接板120之迴路控制單元230A的接腳對240A、記憶體模組轉接板130A以及耦接於記憶體模組轉接板130A之導線140A會形成第一測試迴路。接著，自動測試設備可透過測試點TP2來得到測試信號STDR 的時域反射結果，以便判斷第一測試迴路是否正常。接著，控制器220會根據測試信號SCTRL 而提供致能信號SEN 來控制記憶體轉接板130B內的開關為導通，並控制記憶體轉接板130A、130C與130D內的開關為不導通。於是，中央處理器轉接板120之迴路控制單元230A的接腳對240A、記憶體模組轉接板130B以及耦接於記憶體模組轉接板130B之導線140A會形成第二測試迴路。接著，自動測試設備可透過測試點TP2來得到測試信號STDR 的時域反射結果，以便判斷第二測試迴路是否正常。在成功測試完第一與第二測試迴路之後，自動測試設備可使用測試信號SSEL 來控制選擇器210，以便將測試信號STDR 傳送至迴路控制單元230B。此外，中央處理器轉接板120之控制器220會根據測試信號SCTRL 而提供致能信號SEN 來控制記憶體轉接板130C內的開關為導通，並控制記憶體轉接板130A、130B與130D內的開關為不導通。於是，中央處理器轉接板120之迴路控制單元230B的接腳對240B、記憶體模組轉接板130C以及耦接於記憶體模組轉接板130C之導線140B會形成第三測試迴路。接著，自動測試設備可透過測試點TP2來得到測試信號STDR 的時域反射結果，以便判斷第三測試迴路是否正常。接著，控制器220會根據測試信號SCTRL 而提供致能信號SEN 來控制記憶體轉接板130D內的開關為導通，並控制記憶體轉接板130A、130B與130C內的開關為不導通。於是，中央處理器轉接板120之迴路控制單元230B的接腳對240B、記憶體模組轉接板130D以及耦接於記憶體模組轉接板130D之導線140B會形成第四測試迴路。因此，自動測試設備可藉由提供測試信號SCTRL 、STDR 以及SSEL 來完整地對設置在印刷電路板110上的不同記憶體模組插槽以及中央處理器插座進行測試。
第6圖係顯示根據本發明一實施例所述之測試方法，適用於一印刷電路板組件。印刷電路板組件包括一印刷電路板以及設置在印刷電路板之一中央處理器插座以及至少一記憶體模組插槽，其中記憶體模組插槽為一雙列直插記憶體模組插槽。印刷電路板包括複數導線以及至少一測試點，其中中央處理器插座的接腳係經由對應之導線耦接於記憶體模組插槽之對應的接腳。此外，中央處理器插座的至少一接腳係耦接於印刷電路板的測試點。首先，將一中央處理器轉接板插入至中央處理器插座(步驟S610)。中央處理器轉接板包括複數接腳對，其中每一接腳對包括互相連接之接腳，如第3圖的接腳對240A及240B所顯示。接著，將一記憶體轉接板插入至記憶體模組插槽(步驟S620)，使得印刷電路板上的導線可經由中央處理器轉接板以及記憶體轉接板形成一測試迴路。記憶體轉接板亦包括複數接腳對，其中每一接腳對包括互相連接之接腳，如第3圖的接腳對330所顯示。接著，一自動測試設備可經由印刷電路板之測試點，而提供一測試信號STDR 至該測試迴路(步驟S630)。接著，自動測試設備可根據測試信號STDR 的時域反射結果來判斷該測試迴路是否正常(步驟S640)。例如，自動測試設備可藉由比較測試信號STDR 的時域反射結果以及一目標反射結果，來判斷中央處理器插座與印刷電路板之間以及記憶體模組插槽與印刷電路板之間的銲錫性是否正常，以及判斷印刷電路板上的導線是否短路、斷路或是缺陷。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、500．．．測試系統
110．．．印刷電路板
120．．．中央處理器轉接板
125．．．中央處理器插座
130、130A、130B、130C、130D．．．記憶體轉接板
135、135A、135B、135C、135D．．．記憶體模組插槽
140、140A、140B．．．導線
150．．．自動測試設備
160．．．印刷電路板組件
210．．．選擇器
220．．．控制器
230A、230B．．．迴路控制單元
240A、240B、330．．．接腳對
310．．．控制器
320．．．開關
P1、P2、P3、P4．．．接腳
S1、S2．．．曲線
SEN ．．．致能信號
SCTRL 、SSEL 、STDR ．．．測試信號
SSW ．．．切換信號
TP1、TP2、TP3．．．測試點
第1圖係顯示傳統的測試板；
第2圖係顯示根據本發明一實施例所述之測試系統；
第3圖係顯示根據本發明一實施例所述之第2圖中測試系統的電路圖；
第4圖係顯示在一測試迴路中特性阻抗與時間之示範關係圖；
第5圖係顯示根據本發明另一實施例所述之測試系統的電路圖；以及
第6圖係顯示根據本發明一實施例所述之測試方法，適用於一印刷電路板組件。
100．．．測試系統
110．．．印刷電路板
120．．．中央處理器轉接板
125．．．中央處理器插座
130．．．記憶體轉接板
135．．．記憶體模組插槽
140．．．導線
150．．．自動測試設備
160．．．印刷電路板組件
TP1、TP2、TP3．．．測試點

Claims (23)

  1. 一種測試系統，包括：一待測之印刷電路板組件，包括：一印刷電路板，包括複數導線以及至少一測試點；一中央處理器插座，設置於上述印刷電路板，包括複數第一接腳，以及上述中央處理器插座係經由上述第一接腳之一者而耦接於上述測試點；以及一記憶體模組插槽，設置於上述印刷電路板，包括複數第二接腳，其中每一上述第二接腳係經由對應之上述導線而耦接於上述中央處理器插座的對應之上述第一接腳，其中上述中央處理器插座係耦接於上述記憶體模組插槽以及上述測試點之間；一中央處理器轉接板，插入於上述中央處理器插座；以及一記憶體轉接板，插入於上述記憶體模組插槽，其中上述導線經由上述中央處理器轉接板以及上述記憶體轉接板形成一測試迴路；其中當一自動測試設備透過上述測試點提供一測試信號至上述測試迴路時，上述自動測試設備根據上述測試信號的一反射結果來判斷上述測試迴路是否正常；其中上述中央處理器轉接板包括複數第一接腳對，其中每一上述第一接腳對包括互相耦接之兩第三接腳，且每一上述第三接腳係耦接於對應之上述中央處理器插座之上述第一接腳。
  2. 如申請專利範圍第1項所述之測試系統，其中上述 記憶體轉接板包括複數第二接腳對，其中每一上述第二接腳對包括互相耦接之兩第四接腳，且每一上述第四接腳係耦接於對應之上述記憶體模組插槽之上述第二接腳。
  3. 如申請專利範圍第2項所述之測試系統，其中上述自動測試設備係根據上述反射結果來判斷上述中央處理器插座與上述印刷電路板之間的銲錫性是否正常。
  4. 如申請專利範圍第3項所述之測試系統，其中上述自動測試設備更根據上述反射結果來判斷上述導線是否短路、斷路或是缺陷。
  5. 如申請專利範圍第4項所述之測試系統，其中上述自動測試設備更根據上述反射結果來判斷上述記憶體模組插槽與上述印刷電路板之間的銲錫性是否正常。
  6. 如申請專利範圍第1項所述之測試系統，其中上述記憶體模組插槽為一雙列直插記憶體模組插槽。
  7. 如申請專利範圍第1項所述之測試系統，其中上述反射結果為一時域反射結果。
  8. 如申請專利範圍第1項所述之測試系統，其中上述反射結果為一頻域反射結果。
  9. 一種測試系統，包括：一待測之印刷電路板組件，包括：一印刷電路板，包括複數導線以及至少一測試點；一中央處理器插座，設置於上述印刷電路板，包括複數第一接腳，以及上述中央處理器插座係經由上述第一接腳之一者而耦接於上述測試點；以及 複數記憶體模組插槽，設置於上述印刷電路板，其中每一上述記憶體模組插槽包括複數第二接腳以及一特定接腳，以及每一上述第二接腳係經由對應之上述導線而耦接於對應之上述第一接腳，其中上述中央處理器插座係耦接於上述記憶體模組插槽以及上述測試點之間；一中央處理器轉接板，插入於上述中央處理器插座；以及複數記憶體轉接板，各自插入於個別的上述記憶體模組插槽，其中當上述記憶體轉接板之一者的上述特定接腳接受到一致能信號時，上述記憶體轉接板之該者以及上述中央處理器轉接板之間的上述導線形成一測試迴路；其中當一自動測試設備透過上述測試點提供一測試信號至上述測試迴路時，上述自動測試設備根據上述測試信號的一反射結果來判斷上述測試迴路是否正常；其中上述中央處理器轉接板包括複數第一接腳對，其中每一上述第一接腳對包括互相耦接之兩第三接腳，且每一上述第三接腳係耦接於對應之上述中央處理器插座之上述第一接腳。
  10. 如申請專利範圍第9項所述之測試系統，其中每一上述記憶體轉接板包括複數第二接腳對，其中每一上述第二接腳對包括互相耦接之兩第四接腳，且每一上述第四接腳係耦接於對應之上述記憶體模組插槽的對應之上述第二接腳。
  11. 如申請專利範圍第10項所述之測試系統，其中上 述自動測試設備係根據上述反射結果來判斷上述中央處理器插座與上述印刷電路板之間的銲錫性是否正常。
  12. 如申請專利範圍第11項所述之測試系統，其中上述自動測試設備更根據上述反射結果來判斷上述記憶體轉接板之該者以及上述中央處理器轉接板之間的上述導線是否短路、斷路或是缺陷。
  13. 如申請專利範圍第12項所述之測試系統，其中上述自動測試設備更根據上述反射結果來判斷上述記憶體模組插槽之該者與上述印刷電路板之間的銲錫性是否正常。
  14. 如申請專利範圍第9項所述之測試系統，其中每一上述記憶體模組插槽為一雙列直插記憶體模組插槽。
  15. 如申請專利範圍第9項所述之測試系統，其中上述反射結果為一時域反射結果。
  16. 如申請專利範圍第9項所述之測試系統，其中上述反射結果為一頻域反射結果。
  17. 一種測試方法，適用於一印刷電路板組件，上述印刷電路板組件包括一印刷電路板、一中央處理器插座以及一記憶體模組插槽，上述測試方法包括：插入一中央處理器轉接板至上述中央處理器插座，其中上述中央處理器插座係設置於上述印刷電路板並包括複數第一接腳，以及上述中央處理器插座係經由上述第一接腳之一者而耦接於上述印刷電路板的至少一測試點，其中上述印刷電路板更包括複數導線；插入一記憶體轉接板至上述記憶體模組插槽，其中 上述記憶體模組插槽係設置於上述印刷電路板並包括複數第二接腳，其中每一上述第二接腳係經由對應之上述導線而耦接於對應之上述中央處理器插座之上述第一接腳，以及上述導線經由上述中央處理器轉接板以及上述記憶體轉接板形成一測試迴路；經由上述印刷電路板之上述測試點，提供一測試信號至上述測試迴路；以及根據上述測試信號的一反射結果來判斷上述測試迴路是否正常；其中上述中央處理器轉接板包括複數第一接腳對，其中每一上述第一接腳對包括互相耦接之兩第三接腳，且每一上述第三接腳係耦接於對應之上述中央處理器插座之上述第一接腳。
  18. 如申請專利範圍第17項所述之測試方法，其中上述記憶體轉接板包括複數第二接腳對，其中每一上述第二接腳對包括互相耦接之兩第四接腳，且每一上述第四接腳係耦接於對應之上述記憶體模組插槽之上述第二接腳。
  19. 如申請專利範圍第18項所述之測試方法，更包括：根據上述反射結果，判斷上述中央處理器插座與上述印刷電路板之間的銲錫性是否正常；根據上述反射結果，判斷上述導線是否短路、斷路或是缺陷；以及根據上述反射結果，判斷上述記憶體模組插槽與上 述印刷電路板之間的銲錫性是否正常。
  20. 如申請專利範圍第17項所述之測試方法，其中上述根據上述測試信號的上述反射結果來判斷上述測試迴路是否正常的步驟更包括：當上述反射結果符合一目標反射結果時，判斷上述測試迴路為正常；以及當上述反射結果不符合上述目標反射結果時，判斷上述測試迴路為異常。
  21. 如申請專利範圍第17項所述之測試方法，其中上述記憶體模組插槽為一雙列直插記憶體模組插槽。
  22. 如申請專利範圍第17項所述之測試系統，其中上述反射結果為一時域反射結果。
  23. 如申請專利範圍第17項所述之測試系統，其中上述反射結果為一頻域反射結果。
TW101101339A 2012-01-13 2012-01-13 測試系統及印刷電路板組件之測試方法 TWI432755B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101101339A TWI432755B (zh) 2012-01-13 2012-01-13 測試系統及印刷電路板組件之測試方法
CN2012100256574A CN103207366A (zh) 2012-01-13 2012-02-07 测试系统及印刷电路板组件的测试方法
US13/566,981 US9013204B2 (en) 2012-01-13 2012-08-03 Test system and test method for PCBA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101101339A TWI432755B (zh) 2012-01-13 2012-01-13 測試系統及印刷電路板組件之測試方法

Publications (2)

Publication Number Publication Date
TW201329470A TW201329470A (zh) 2013-07-16
TWI432755B true TWI432755B (zh) 2014-04-01

Family

ID=48754648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101339A TWI432755B (zh) 2012-01-13 2012-01-13 測試系統及印刷電路板組件之測試方法

Country Status (3)

Country Link
US (1) US9013204B2 (zh)
CN (1) CN103207366A (zh)
TW (1) TWI432755B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9151795B2 (en) * 2012-11-21 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Apparatus for inspecting passive component having signal transmission line
US9310417B2 (en) * 2013-09-25 2016-04-12 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Using time-domain reflectometry to identify manufacturing information for a passive printed circuit board
CN105277814B (zh) * 2014-07-11 2018-02-02 致茂电子(苏州)有限公司 测试方法及使用该测试方法的自动测试设备
CN104464266B (zh) * 2014-12-05 2017-09-05 深圳市创荣发电子有限公司 一种带有遥控器的主控板自动测试系统
CN105865511B (zh) * 2016-05-18 2019-04-16 深圳市景旺电子股份有限公司 一种线路板显影线的显影点测试方法
CN107861046A (zh) * 2017-10-13 2018-03-30 天津市英贝特航天科技有限公司 一种基于tdr技术的电路板短路点测量设备及方法
US11199584B2 (en) 2018-01-17 2021-12-14 Credo Technology Group Limited IC dies with parallel PRBS testing of interposer
US11059120B2 (en) 2018-11-01 2021-07-13 International Business Machines Corporation Non-destructive identifying of plating dissolution in soldered, plated through-hole
CN114083280B (zh) * 2020-12-02 2022-11-22 珠海精实测控技术股份有限公司 一种测试治具装配混装流水线及工艺
CN113608100A (zh) * 2021-06-25 2021-11-05 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 开路失效分析方法和系统
CN116203396A (zh) * 2023-03-09 2023-06-02 深圳市燕麦科技股份有限公司 一种缺件测试方法、装置及相关设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056773A (en) * 1976-08-25 1977-11-01 Sullivan Donald F Printed circuit board open circuit tester
MY114883A (en) * 1994-11-14 2003-02-28 Ibm Method and apparatus for providing a remotely located outrigger card electrically coupled to a control card
US6222739B1 (en) * 1998-01-20 2001-04-24 Viking Components High-density computer module with stacked parallel-plane packaging
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
JP4274672B2 (ja) * 2000-03-30 2009-06-10 株式会社ルネサステクノロジ 半導体装置
US6721195B2 (en) * 2001-07-12 2004-04-13 Micron Technology, Inc. Reversed memory module socket and motherboard incorporating same
CN2590168Y (zh) * 2002-12-18 2003-12-03 技嘉科技股份有限公司 检测装置
TWI234705B (en) * 2003-12-03 2005-06-21 Via Tech Inc Detecting method for PCI system
CN100377102C (zh) * 2004-02-21 2008-03-26 鸿富锦精密工业（深圳）有限公司 主机板功能测试板
US7372287B2 (en) * 2004-03-12 2008-05-13 Advantest Corporation Semiconductor device testing apparatus and device interface board
US7206703B1 (en) 2005-05-02 2007-04-17 Advanced Micro Devices, Inc. System and method for testing packaged devices using time domain reflectometry
US7197676B2 (en) * 2005-05-24 2007-03-27 Kingston Technology Corp. Loop-Back Memory-Module Extender Card for Self-Testing Fully-Buffered Memory Modules
CN201035106Y (zh) * 2007-04-19 2008-03-12 纬创资通股份有限公司 测试模块
CN201107386Y (zh) * 2007-11-16 2008-08-27 普诚科技股份有限公司 测试电路板
JP2009204329A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法
CN201212905Y (zh) * 2008-05-07 2009-03-25 普诚科技股份有限公司 测试电路板
TWI401690B (zh) * 2008-12-24 2013-07-11 Phison Electronics Corp 快閃儲存裝置及其測試方法與測試系統
TWI418978B (zh) * 2009-01-06 2013-12-11 Maintek Comp Suzhou Co Ltd 測試裝置
TWM362410U (en) 2009-03-11 2009-08-01 Wistron Corp Testing board
EP2464088B1 (en) * 2010-12-07 2014-04-02 Alcatel Lucent Method and testing system for testing an analogue frond end

Also Published As

Publication number Publication date
US20130181737A1 (en) 2013-07-18
CN103207366A (zh) 2013-07-17
TW201329470A (zh) 2013-07-16
US9013204B2 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
TWI432755B (zh) 測試系統及印刷電路板組件之測試方法
TW561263B (en) Parallel test board used in testing semiconductor memory devices
TWI418978B (zh) 測試裝置
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
TWI405981B (zh) Circuit board, circuit board assembly and mistaken insertion detection device
TWI803428B (zh) 用於檢測邊界掃描互聯設備之測試針板之檢測系統
KR100624060B1 (ko) 기판 이상 검출 회로를 가진 장치
TWI749690B (zh) 半導體元件預燒測試模組及其預燒測試裝置
CN212723014U (zh) 可拆式探针卡装置
US20020118031A1 (en) Connector test card
KR20060132143A (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
TWI783549B (zh) 提高待測試電路板中腳位測試涵蓋率系統及其方法
JP4774091B2 (ja) 電源タワーを具えた多層バーンイン基板構造
JP3720994B2 (ja) 半導体装置用テストボード
KR20090003097A (ko) 번-인 테스트 장비의 접속장치
JP2007281101A (ja) 制御基板のプリント配線構造
KR100685129B1 (ko) 포고핀 접속 체크 보드
KR20040018871A (ko) 수직식 프로브 장치
KR102044185B1 (ko) 회로기판 또는 프로그램 검사 시스템
TW202331281A (zh) 測試載板的電性檢測裝置
KR100633450B1 (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스
JP2002257892A (ja) 汎用型バーンインボード
JPS62257072A (ja) バ−ンイン装置
CN117289106A (zh) 信号导通性测试系统及方法
KR20070035769A (ko) 커넥터의 접촉저항 측정용 피씨비 기판 및 이를 이용한접촉저항 측정방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees