CN1639579B - 带有基板异常检测电路的装置 - Google Patents
带有基板异常检测电路的装置 Download PDFInfo
- Publication number
- CN1639579B CN1639579B CN038049503A CN03804950A CN1639579B CN 1639579 B CN1639579 B CN 1639579B CN 038049503 A CN038049503 A CN 038049503A CN 03804950 A CN03804950 A CN 03804950A CN 1639579 B CN1639579 B CN 1639579B
- Authority
- CN
- China
- Prior art keywords
- substrate
- signal
- plate
- dsa
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
可以准确地发现、防止半导体试验装置中的DSA误安装或连接器的连接不良。本发明的半导体试验装置,具有搭载在插座板(11)上的一组DSA(10a、10b)、和包括与该一组DSA(10a、10b)的各插座板(11)的连接器(14)连接的连接器的母板(20),还包括:ID设定用板,设定附与该DSA(10a、10b)的ID号码,输出表示该ID号码的ID信号;一致电路,输入由ID设定用板输出的ID信号,检测该ID信号的一致不一致;和菊花链电路,将来自母板(20)侧的连接器(21)之一的信号输入,经过对应的DSA侧的连接器(14),将信号顺次传送到所有的连接器(21、14),并检测有无输出信号。
Description
技术领域
本发明涉及,用于进行例如半导体部件的试验的半导体试验装置那样的,通过将具备一个或者两个以上连接器的基板连接在对应的对方基板上而动作的装置。
特别是,本发明涉及具备带有适用于组合多个具备多个插座板的DSA而同时使用的半导体试验装置的异常检测电路的装置,在多个基板为一组连接在对方基板上的装置中,具备通过输入表示该一组基板的组合的ID信号检测该基板的组合一致不一致的一致电路等比较装置,由此容易且准确检测出异种基板组合使用的情况,可以预先防止由于基板的误安装而导致基板、插座、或搭载部件等的破损、故障等。
本发明还涉及带有适用于具备由多个连接器同时连接的母板和插座板的半导体试验装置的异常检测电路的装置,在具有一个或者二个以上的连接器的基板连接在具备对应的一个或者两个以上的连接器的对方基板上的装置中,通过具备经过连接的所有连接器传送信号并检测该信号的输出结果的菊花链电路,可以容易且准确检测对应连接器的连接不良或脱落等,可以预先防止由于连接器连接不良导致动作不良或工作效率降低等。
背景技术
一般,在进行半导体部件试验的半导体试验装置中,将成为试验对象的半导体部件搭载在称为插座板的基板上,通过将该插座板连接在试验装置主体侧的称为母板的基板上,经过母板,将试验所需的规定电信号输入输出到插座板,进行半导体部件的试验。
这里,在以往的半导体试验装置中,搭载半导体部件的插座板和试验装置主体侧的母板,由导线和焊锡等成为电连接,插座板和母板之间成为不可装卸、不可分割整体结构。象这样插座板和母板整体不可分地连接的以往半导体试验装置中存在这样的问题,不能把插座板单独装卸、交换,难以进行日益显著多样化的各种半导体部件的试验。
近年来,随着半导体部件的复杂化、高密度化的进展,开发、提供了多种封装结构和管脚结构各异的半导体部件,为了对各种不同结构的半导 体部件进行试验,需要改变成为半导体部件的接口的插座板,以适应各种半导体部件的管脚结构、封装结构。但是,在以往的半导体试验装置中,象上述那样,插座板被用焊锡等整体不可分地连接在装置主体侧的母板上,因此,不能只装卸插座板,进行更换。如果要进行不同种类半导体部件的试验,必须更换包含母板的试验装置整体。
这样,在需要更换试验装置整体的以往半导体试验装置中,而新的试验装置的导入需要时间,不仅延长了试验时间,而且必须针对每种半导体部件导入、更换昂贵的试验装置,所以结果导致试验成本升高,资源浪费等。因此,对于多样化的显著进展的最近的半导体部件,想通过更换试验装置来适应所有的半导体部件是极其困难的。
为此本案申请人,经过努力研究,在特愿2002-047186号中提出了这样的半导体试验装置,即作为半导体试验装置中的插座板和母板等的连接结构,通过采用互相可自如装卸连接的连接器,插座板相对于母板可自如装卸、更换。
图8是表示在该特愿2002-047186号中,本案申请人提案的半导体试验装置的概念说明图,(a)是分解状态的主视图,(b)是备有多个插座板的DSA的仰视图。如这些图所示,在该半导体试验装置中,搭载多个插座板111的DSA110和母板120之间构成可以自如装卸。
DSA(Device Specific Adapter)110,是将多个插座板111和连接器114搭载、固定在SB(插座板)框架112上,一体单元化形成的插座板基板。
该DSA110,多个插座板111排列在成为底座的SB框架112上,同时如图8(b)所示,在底面侧,露出嵌合在对应的母板120侧的连接器(图中省略)上的多个连接器114。而且,如图8(a)所示,通过将该DSA110搭载在母板120上,DSA底面的各连接器114分别嵌合、连接在母板侧的对应连接器121上,DSA上的多个插座板111与母板120侧成电连接。而且DSA110,为了将多个半导体部件同时进行试验,在一个母板上同样的结构的DSA两个一组,四个一组这样的多个单位搭载,图8(b)中,表示两个一组的DSA110的配置状态。
根据这样的半导体试验装置,由于搭载多个插座板111的DSA110,通过连接器114对母板120以可以自如装卸地连接,所以可以将任意的DSA110在母板120上装卸、更换,例如,对封装结构和管脚结构各异的半导体部件进行试验时,将DSA110从母板120上取下(参照图8(a)),可以变换成搭载了试验对象的半导体部件所对应的插座板111的其他的DSA110。
因此,在该半导体试验装置中,只需单独更换搭载插座板的DSA,就可以对不同种类的半导体部件进行试验,不需要象以往装置那样,更换包含母板的装置整体,实现了低成本高通用性的半导体试验装置。
但是,象以上那样,在可将DSA从母板侧装卸的半导体试验装置中,如上所述,为了同时进行多个半导体部件试验,有时将搭载了同一种类的插座板的DSA在母板上搭载多个。但是,因为DSA在外形、外观自身,通常是同样的,所以在搭载的插座板的种类、结构等不同的时候,DSA单位有时不能区分。因此,有可能将具有不同种类结构的插座板的两个以上的DSA错误地安装到同一个母板上。
搭载了种类不同的插件板的DSA搭载在同一母板,作为试验对象的半导体部件和插座板的插座结构不匹配,如果想直接搭载半导体部件,对IC插座和插座导槽、设备(半导体部件)、设备交换用的交换工具等有可能带来物理性损坏。因此需要预先防止这样的DSA误安装。
这里,作为防止象这样搭载了不同种类的插座板的DSA错误地安装使用的方法,例如,在DSA的框体上,形成插脚和插脚孔的凹凸形状,只有正确组合的DSA之间,才能做到插脚凹凸形状啮合。但是,在这样凹凸和嵌合结构设置在DSA框体上的方法中存在这样的问题,每一种插座板不能改变嵌合结构,每当做不同种类的半导体部件的试验时,DSA的框体必须重新设计、制造。
另外,象这样,在DSA框体上设计嵌合结构和凹凸,并装有插脚,会产生使DSA框架的厚度变薄,强度变弱这样的问题。
另一方面,在DSA可装卸型的半导体试验装置中,如图8所示,多个插座板和连接器在框体上以一定数目排列,形成单元化(参照图8(b)),一个DSA备有多个连接器,在对应的母板侧也备有多个连接器。因此,DSA从母板上装卸的时候,有时在插座板和母板之间连接的多个连接器中,发生嵌合不良或连接不良的情况。
而且,一发生这样的连接器连接不良等情况,就不能进行正常的试验,降低工作效率,并且降低试验装置的可靠性。
由于上述原因,象DSA装卸侧的半导体试验装置那样,在同一种类的基板(DSA)需要不被错误组合使用的装置中,或者在基板间多个连接器的被重复装卸、嵌合的装置中,期望开发出预先发现基板的误安装、误使用等,或连接器的连接不良和导通不良等的发生,并可有效地防止这些问题的新装置。因此,本案申请人,在其后的进一步的努力研究的结果,作出可以准确防止上述那样的多个基板误安装等,并且能够准确发现多个连接器之间的导通不良等的本发明。
发明内容
本发明正是为解决上述那样的课题的而提出的发明,其目的在于提供一种带有适用于组合多个具备多个插座板的DSA而同时使用的半导体试验装置的异常检测电路的装置,在多个基板为一组连接在对方基板上的装置中,具备通过输入表示该一组基板的组合的ID信号检测该基板的组合一致不一致的一致电路等比较装置,由此容易且准确检测出异种基板组合使用的情况,可以预先防止由于基板的误安装而导致基板、插座、或搭载部件等的破损、故障等。
本发明的另一目的在于提供一种带有适用于具备由多个连接器同时连接的母板和插座板的半导体试验装置的异常检测电路的装置,在具有一个或者二个以上的连接器的基板连接在具备对应的一个或者两个以上的连接器的对方基板上的装置中,通过具备经过连接的所有连接器传送信号并检测该信号的输出结果的菊花链电路,可以容易且准确检测对应连接器的连接不良或脱落等,可以预先防止由于连接器连接不良导致动作不良或工作效率降低等。
为了达到上述目的,本发明之一,提供一种带有基板异常检测电路的装置,具有由多个基板组合构成的至少一组基板群、和与该基板群连接的对方基板,其特征在于,具备:ID设定用板,其分别被设置在所述基板群的各个基板上,对所述多个基板的组合设定所附与的规定ID号码,并且在构成一个基板群的所有基板上设定相同的ID号码,同时输出表示该ID号码的ID信号;ID信号输入板,其被设置在与所述基板群对应的对方基板上,输入由所述ID设定用板输出的各ID信号;和一致电路,输入由所述ID信号输入板输出的各ID信号,检测所述多个基板的所述ID信号设定用板的所述ID信号是否互相一致,所述基板由DSA组成,该DSA具有将成为试验对象的半导体部件搭载、连接的多个插座板;所述基板群是由所述DSA组成的基板多个组合而成,所述对方基板,由一体搭载、连接了构成所述基板群的多个DSA的半导体试验装置的母板组成,在所述一致电路中所述多个基板的所述ID信号设定用板的所述ID信号互相不一致的情况下,检测所述基板群中基板的组合为异常,多个所述ID设定用板的每一个具有:ID设定用板基板;在所述ID设定用板基板的所述对方基板侧的表面上配置的一对ID信号输出连接盘;与所述一对ID信号输出连接盘连接、且在所述ID设定用板基板的背面配置的一对ID号码设定连接盘;和接地的GND连接盘,多个所述ID设定用板的每一个,根据在所述ID号码设定连接盘和所述GND连接盘上是否连接跳线而将所述ID号 码设定连接盘设定为GND或者OPEN,在设为GND时输出低的信号,在设为OPEN时输出高的信号。
根据这样构成的本发明的带有基板异常检测电路的装置,通过具备ID设定用板、和检测由该ID设定用板输出的ID信号的一致性的一致电路等比较装置,只需对构成基板群的两个以上的基板附与表示满足规定的组合的ID号码,从各基板输入该ID号码,就可以判断、比较其一致不一致。根据这样,不必改变基板的结构和外观等,根据基板群固有的ID号码就能判断多个基板的组合,方便且准确地检测异种基板的组合,有效防止由于误安装而对基板、插座、搭载部件等带来破损、故障。
另外,通过输入这样来自基板侧的ID信号,判断基板组合是否正确,由此可以判断该基板搭载在装置侧,同时其组合的一致性,可以更迅速地判断处理,将基板搭载在装置上所进行的本身的作业、处理可以更高效地进行。
而且,因为附与ID号码就可以确定基板群,所以在基板种类和数目增减的时候,由于ID号码的增加、删除,可以很容易对应,可以实现通用性、扩展性优异的异常检测电路。
本发明之二,提供一种带有基板异常检测电路的装置,具有由装有多个连接器的多个基板组合所构成的至少一组基板群、和装有与该基板群的各基板的连接器连接的多个连接器的对方基板,其特征在于,具备:ID设定用板,其分别被设置在所述基板群的各基板上,对所述多个基板的组合设定所附与的规定ID号码,并且在构成一个基板群的所有基板上设定相同的ID号码,同时输出表示该ID号码的ID信号;ID信号输入板,其被设置在与所述基板群对应的对方基板上,输入由所述ID设定用板输出的各ID信号;一致电路,输入由所述ID信号输入板输出的各ID信号,检测所述多个基板的所述ID信号设定用板的所述ID信号是否一致;和菊花链电路,从所述对方基板或者所述基板的一个连接器输入信号,经过对应的各连接器,将信号顺次传送到所有的连接器,检测有无输出信号,所述基板,由具有搭载、连接了成为试验对象的半导体部件的多个插座板的DSA所构成,所述基板群是由所述DSA组成的基板多个组合而成,所述对方基板,由一体搭载、连接了构成所述基板群的多个DSA的半导体试验装置的母板组成,在所述一致电路中所述多个基板的所述ID信号设定用板的所述ID信号互相不一致的情况下,检测所述基板群中基板的组合为异常,同时检测所述基板和对方基板的对应的所有连接器的连接异常,多个所述ID设定用板的每一个具有:ID设定用板基板;在所述ID设定用板基板的所述对方基板侧的表面上配置的一对ID信号输出连接盘;与 所述一对ID信号输出连接盘连接、且在所述ID设定用板基板的背面配置的一对ID号码设定连接盘;和接地的GND连接盘,多个所述ID设定用板的每一个,根据在所述ID号码设定连接盘和所述GND连接盘上是否连接跳线而将所述ID号码设定连接盘设定为GND或者OPEN,在设为GND时输出低的信号,在设为OPEN时输出高的信号。
根据这样构成的本发明带有基板异常检测电路的装置,通过具备经由一个或者两个以上的所有连接器传送信号的菊花链电路,所以任一个连接器之间存在连接不良、连接异常等,就可以立即检测出来。而且,使信号在象这样被连接的连接器之间传送,来检测连接不良等,基板之间连接器被连接的同时判断有无不正常情况,可以迅速的发现连接不良等,基板间的连接器进行连接的本身的作业、处理可以更高效地进行。
根据这样,在多个连接器同时被连接的时候,可以容易且准确发现连接不良和脱落等,不会由于连接器的连接不良引起的动作不良、作业效率低下等,实现高可靠性的装置。
本发明之三,提供一种带有基板异常检测电路的装置,具有由装有连接器的多个基板组合所构成的至少一组基板群、和装有与该基板群的各基板的连接器连接的连接器的对方基板,其被构成为,具备:ID设定用板,其分别被设置在上述基板群的各基板上,对该基板群设定所附与的规定ID号码,同时输出表示该ID号码的ID信号;ID信号输入板,其被设置在与上述基板群对应的对方基板上,输入由上述ID设定用板输出的各ID信号;比较装置,输入由上述ID信号输入板输出的各ID信号,与对应的上述各基板的ID信号进行比较;和菊花链电路,从上述对方基板或者上述基板的一个连接器输入信号,经过对应的各连接器,将信号顺次传送到所有的连接器,检测有无输出信号;检测上述基板群中基板的组合异常,同时检测上述基板和对方基板的对应的所有连接器的连接异常。
根据这样构成的本发明的带有基板异常检测电路的装置,通过具备判断付与基板群的ID号码的一致性的一致判断电路等比较装置、和检测连接器的连接不良的菊花链电路这两者,由此可以准确检测基板的组合异常,同时也可以对该基板和对方基板之间的连接器连接不良进行检测。根据这样,多个基板的被组合使用,而且,各个基板具有多个连接器且基板连接在对侧的装置中,付与ID号码,准确地检测出基板之间的组合异常,同时也可以方便发现多个连接器的连接不良,可以提供一种更具有优异的通用性、扩展性且高可靠性的装置。
在本发明之四的带有基板异常检测电路的装置中,所具有的构成为,上述ID信号设定用板,在上述基板上设置多个,由该多个ID信号设定用 板,设定、输出该基板的一个ID号码。
根据这样构成的本发明带有基板异常检测电路的装置,具备多个ID信号设定用板,用该多个ID信号设定用板设定的所有号码可以构成一个号码,也可以按照使用的基板数目、种类等自由设定任意的ID号码。根据这样,在基板的种类和数目增减的时候,ID号码的增加、删除、改变更容易进行,能够提供具有更优异的通用性、扩展性的异常检测电路。
在本发明之五的带有基板异常检测电路的装置中,所具有的构成为,上述菊花链电路,通过将在上述基板和对方基板的连接器中具备的一个或者两个以上的插脚在该基板和对方基板内短路,进行连接。
根据这样构成的本发明带基板异常检测电路的装置,利用安装在互相连接的基板间的连接器已经存在的插脚,使各插脚在该基板内短路,这样可以构成将信号经过所有连接器传送的本发明的菊花链电路。根据这样,不需另外设定特别的电路和装置等,由本发明的菊花链电路就可以检测多个连接器的连接不良、连接异常等,不会使基板或装置等大型化、复杂化,可以预先发现被搭载的基板间的连接不良,提供高可靠性的装置。
在本发明之六的带有基板异常检测电路的装置中,所具有的构成为,上述基板由DSA组成,该DSA具有将成为试验对象的半导体部件搭载、连接的一个或者两个以上的插座板;上述对方基板,由搭载、连接上述DSA的半导体试验装置的母板组成。
进一步,在本发明之七的带有基板异常检测电路的装置中,所具有的构成为,上述基板由DSA组成,该DSA具有将成为试验对象的半导体部件搭载、连接的一个或者两个以上的插座板;上述基板群由上述DSA组成的基板多个组合而成;上述对方基板,由一体搭载、连接了构成上述基板群的多个DSA的半导体试验装置的母板组成。
根据这样构成的本发明带有基板异常检测电路的装置,有关本发明的基板作为DSA,对方基板作为搭载DSA的母板构成,而且,以备有多个基板的基板群作为备有多个DSA的DSA群构成,这样可以将DSA装卸型的半导体试验装置作为有关本发明的带有异常检测电路的装置构成。根据这样,将备有插座板的DSA可以单独交换的这样的各种不同的半导体部件的试验可以对应的半导体装置中,使用本发明的异常检测电路,可以方便且准确地检测出DSA错装、连接器脱落、接触不良等。预先防止发生误安装和安装不良,提供了可以高可靠性进行半导体部件试验的半导体试验装置。
附图说明:
图1是表示有关本发明一实施方式的带有基板异常检测电路的半导体试验装置的分解立体图。
图2是表示有关本发明一实施方式的带有基板异常检测电路的半导体试验装置,(a)是将DSA从母板拆下的状态图,(b)是(a)所示DSA的仰视图。
图3是有关本发明一实施方式的带有基板异常检测电路的半导体试验装置中ID设定用板和接触销用板的主要部分截面的示意主视图。
图4表示有关本发明一实施方式的带有基板异常检测电路的半导体试验装置中ID设定用板和ID一致电路的示意框图。
图5是有关本发明一实施方式的带有异常检测电路的半导体试验装置中ID一致电路的详细电路图。
图6是表示有关本发明一实施方式的带有基板异常检测电路的半导体试验装置中的菊花链电路的示意图。
图7是表示有关本发明一实施方式的带有基板异常检测电路的半导体试验装置中实用板的示意框图。
图8是表示在特愿2002-047186号中本案申请人提出的半导体试验装置的示意图,(a)是将DSA从母板侧拆下的状态图,(b)是(a)所示DSA的仰视图。
具体实施方式
下面,参照附图,对有关本发明的带有基板异常检测电路的装置的优选实施方式进行说明。
图1是表示有关本发明一实施方式的带有基板异常检测电路的半导体试验装置的分解立体图。图2是表示有关本实施方式的带有基板异常检测电路的半导体试验装置,(a)是将DSA从母板拆下的状态图,(b)是(a)所示DSA的仰视图。
如这些图所示,有关本实施方式的带有基板异常检测电路的装置,作为使在基板的同一面上备有多个的连接器,连接在对应的对方基板的多个 连接器上的装置,构成备有将搭载半导体部件用的插座板11多个排列设置的DSA10、和连接该DSA10的成为对方侧的母板20的半导体试验装置。而且,本实施方式,具备异常检测电路,其检测在该半导体试验装置中的DSA10误装和DSA10与母板20的连接器连接不良。
半导体试验装置
首先,参照图1和图2,对构成有关本发明的带有基板异常检测电路的装置的半导体试验装置进行说明。如同图所示,有关本实施方式的半导体试验装置,和图8所示的半导体试验装置几乎同样的构成,插座板11搭载有成为试验对象的半导体部件(图中省略),备有插座板11的DSA10构成为相对于母板20可自如装卸,通过只单独更换DSA10,成为可以适应对不同种类的半导体部件进行试验的试验装置。
DSA(Device Specific Adapter)10,如图1所示,备有多个插座板11,同时在插座板底面侧配置连接器14(参照图2(b)),由于与这些多个插座板11对应的连接器14,一体单元化成一张基板状,所以通常这些DSA作为一个单位制造、装卸、交换等。象这样以将多个插座板单元化的DSA单位处理,例如对于封装结构或管脚结构不同的半导体部件,根据单元化的DSA单位准备对应的插座板,通过与半导体部件对应的DSA在母板上装卸、交换,可以进行各种不同的多个半导体部件的试验。
而且,在这样的DSA装卸型的半导体试验装置中,为了同时可以进行多个半导体部件的试验,可以在一个母板上,将具有同一结构的插座板DSA以2个一组、4个一组、多个DSA一组搭载使用。在本实施方式中,如图1所示,两个DSA10(DSA-A10a和DSA-A10b)为一组,该两个一组的DSA10,在母板20上搭载、连接成一体。具体讲,有关本实施方式的DSA10,多个插座板11在成为基底基板的框状的SB框架(插座板框架)12上排列设置,并且在SB框架12的框空间内,设置了与各插座板11对应连接的连接器14。
各插座板11分别由基板构成,基板上具备搭载成为试验对象的半导体部件并电连接的部件搭载连接部(插座部),而且,在各插座板11上,各搭载一个半导体部件。而且该多个插座板11分别搭载在SB框架12的 框体部分上,并固定。
SB框体12,由金属等制成的框构件,备有多个空间(参照图2(b))在本实施方式中,如图2所示,具备1列8个,共计16个的空间区域。而且,如图2(b)所示,在该SB框架12的各个空间内,分别收容连接在插座板11上的连接器14。这里,在有关本实施方式的DSA10中,如图1、图2所示,SB框架12具备两列而1列为8个的空间区域,共计16个空间区域,在该空间区域分别备各两个插座板11和对应的连接器14,共计32个。只是,插座板11和连接器14的数目、以及SB框架的空间数目并没有特别限定。
象以上那样,通过在SB框架12中收容连接器14,在各插座板11的底面侧配置连接器14,各连接器14连接在SB框架12上的对应插座板11上,同时在插座板底面侧固定在同一平面上,对于母板20侧的对应连接器21(参照图1),所有连接器可同时装卸。因此该DSA10侧的连接器14和母板20侧连接器21,都嵌合、连接不正常的时候,成为连接器的连接不良,该连接器有无连接不良,由后述的菊花链电路40检测。
在SB框架12上搭载的各插座板,如图1所示,各插座板的基板四角呈切除形状,SB框架12的框体部分从该切除部分露出,在该SB框架12的露出部分,在母板20侧,形成插入突出设置的定位销22的定位孔15。通过在该定位孔15中插入定位销22,DSA10相对母板20在规定位置定位后被固定。这里,定位孔15(和定位销22),在本实施方式中,按照位于SB框架12的长轴方向的左右两处那样形成(参照图2),只要可以将DSA10固定在规定位置,在哪个位置设置定位销22和定位孔15都可以,另外,其数目也并没有特别限定。
而且,在该SB框架12中,如图2所示,和连接器配置面的多个各连接器14不干扰的区域,设定DSA10的ID号码,配置ID设定用板13,该ID设定用板13输出表示该ID号码的ID信号。该ID设定用板13将在后面详细说明。
而且,以上那样构成的DSA10,搭载着同一结构的插座板11的两张DSA-A10a和DSA-A10b组合为一组,该两张一组的DSA10整体搭载在母板20上。即,在本实施方式中,两张一组的DSA10按照插座板11 的种类,例如设成“DSA-A和B”,“DSA-C和D”,“DSA-E和F”…这样,搭载同一结构的插座板11的两张DSA10被组合使用。因此,这时例如“DSA-A和DSA-C”或“DSA-B和DSA-D”组合情况,变成不同种类的插座板11搭载在母板20上,作为DSA10的组合为异常。
而且,象这样的DSA10的组合的一致不一致,可以通过后面所述的ID设定用板13,用ID一致电路30检测。
母板20,如图1所示,在半导体试验装置的主体侧备有的基板上,如上所述,具备将多个插座板11单元化的DSA10侧对应的多个连接器21(参照图1)。该母板20通过连接器连接DSA10,这样通过母板20将试验所需的规定电信号输入输出到DSA侧,可以进行各插座板11上半导体部件的试验。
而且,在本实施方式中,该母板20的上面的,和多个连接器21不干扰的区域中,配置着和DSA10侧的ID设定用板13接触的接触针用板23。该接触针用板23的详细说明,和DSA10侧的ID设定用板13一起在后面叙述。
而且,在本实施方式中作为母板20显示部分,一般的,除了半导体试验装置主体上备有的母板之外,还有SPCF或金属板、性能板、实用板等。如后面所述,本实施方式,在母板20内的实用板20a中具备异常检测电路。因此,在本实施方式中所说的“母板”,意思是单元化的DSA10可自如装卸连接,有关本发明的对方基板。另外,虽然省略了详细说明,除了上述DSA10和母板20之外,本实施方式中的半导体试验装置具备的构成、功能,与现存的半导体试验装置相同。
ID设定用板
接着,参照图3和图4,对有关本实施方式的ID设定用板13进行说明。图3表示有关本实施方式的ID设定用板13和接触针用板23主要部分截面示意主视图。另外,图4表示有关本实施方式的ID设定用板13和ID一致电路30之间关系的示意框图。
这些图所示的ID设定用板13,设定表示各个DSA10(DSA-A和B,DSA-C和D…)的组合的ID号码,是输出表示该ID号码的ID信号的 基板,安装在DSA10的连接器配置面侧。
该ID设定用板13,被配置在SB框架12的连接器配置面的,多个与各连接器14不干扰的区域内。在本实施方式中,如图2所示,各DSA10(10a,10b)中配置各8个ID设定用板。
而且,在该ID设定用板13,在相对的母板20侧,具备成为ID信号输入用板的接触针用板23。该接触针用板23,如图1所示,在与各ID设定用板13对应的位置,对应两张DSA10a、10b,各有8个,共计16个接触针用板23,分别和ID设定用板13同样,配置在母板多个与各连接器21不干扰的区域。根据这样,DSA10搭载在母板20上,对应的ID设定用板13的ID信号输出连接盘13a和接触针用板23的接触针23a接触,如后面所述,在搭载DSA10的同时,就可以对ID一致电路30自动输出ID信号。
各ID设定用板13,如图3所示,采用螺栓等固定装置配置在DSA10的母板20侧相对的面上,被固定的基板表面上,备有两个一对的ID信号输出连接盘13a。一对ID信号输出连接盘13a,分别通过过孔13b连接在基板背面侧(DSA10侧)的两个一对的ID号码设定连接盘13c上。
各ID号码设定连接盘13c,通过跳线13d,分别连接在GND连接盘13e上。GND连接盘13e通过图中未画出的导体图案,例如,固定ID设定用板13的螺栓等被接地。而且,在该GND连接盘13e上,根据是否连接跳线13d,就可以把ID号码设定连接盘13c设定成GND或者OPEN。
具体讲,ID号码设定连接盘13c被设定成GND(连接在GND连接盘13e)的时候,从ID信号输出连接盘13a,向后述的ID一致电路30输出的信号,因为在输入侧被接地而为LOW(0)。另一方面,ID号码设定连接盘13c,被设定成OPEN(未连接在GND连接盘13e上)的时候,从ID信号输出连接盘13a输出到一致电路30的信号,根据ID一致电路30的电源电压Vcc,变为HIGH(1)(参照图5)。
这样,有关本实施方式的ID设定用板13中,根据有无跳线13d的连接,可以将从在ID号码设定连接盘13c上连接的ID信号输出连接盘13a输出的信号,切换成LOW(0)/HIGH(1)。而且,对于该ID信号设定用板13,根据任意的LOW(0)/HIGH(1)信号设定,可以把表示期望 的ID号码的ID信号输入到一致电路30中(参照图4)。
这里,在本实施方式中,如图2所示,各DSA10(10a、10b)上配置各8个ID设定用板13,各ID设定用板13,备有两个ID信号输出连接盘13a。根据这样,在ID设定用板13可以设定ID号码,对于一组的DSA10(10a,10b),可以分配给16位的信号,但是在本实施方式中,该16位信号中,高位(或者低位)的14位的信号作为表示ID号码的ID信号进行分配。
例如,表示“DSA-A和B”的组合的ID号码作为“00000000000001”,表示“DSA-C和D”的ID号码作为“00000000000010”等,可以在14位的范围内任意附与ID号码。
而且,如图4所示,该14位的ID信号从各DSA10a、10b输出,通过母板20侧的接触针用板23,输入到ID一致电路30。
而且,表示该DSA10的ID号码的ID信号的位数,并不局限于在本实施方式中的14位情况,可以根据DSA10的种类任意设定,另外,按照需要的位数,也可以改变ID设定用板13的数目和输出连接盘数目。例如,对于使用1000种的DSA10的半导体试验装置的情况,由于ID号码为1000个,如果用10位的信号,可以附给1024个ID。因此在这种时候,象本实施方式的ID设定用板13那样,如果是输出数目为“2”的ID设定用板的话,对各DSA设定5个就足够。与此相对,可能使用10000种DSA10的半导体试验装置的时候,ID号码也需要10000个,根据本实施方式,可以用14位的信号附与16384种ID号码。这样,有关本实施方式的ID设定用板13,设置数,输出位数,另外,可以使用的位数中哪几位作为ID信号分配,对于这些都可以任意的设定。
而且,优选该ID设定用板13的ID号码的设定,DSA10的组装之前进行,搭载在DSA10上的插座板11的种类设定之后,对应的两个一组中,设定同一ID号码的的ID设定用板13,安装在DSA10的规定部位。另外,一次设定的ID号码,通常在后面不需改变,另外,有时也会出现由于不经意改变ID而发生DSA10误安装等情况,所以ID设定用板13,优选按照本实施方式那样,在DSA10侧使用螺栓等固定,安装成不能装卸。
ID一致电路
接着参照图5,对有关本实施方式的ID一致电路30进行说明。图5表示有关本实施方式的ID一致电路30的详细电路图。
如该图所示,有关本实施方式的ID一致电路30,是检测一组DSA10(10a,10b)的一致不一致的电路,成为比较ID信号的比较装置。在本实施方式中,输入从DSA10a,10b的各ID设定用板13输入的各14位的ID信号。具体讲,ID一致电路30,如图5所示,由输入各14位的ID信号的14个XOR电路和7个NOR电路及1个AND电路组成,从各DSA10a、10b的ID设定用板13输入的14位ID信号和对应的位之间进行比较,只是所有的位一致的时候,输出HIGH(1)的信号,其他情况下,输出LOW(0)的信号。根据这样,就可以检测搭载在母板20上DSA10的组合一致,在种类不同的DSA10被组合的时候,因为能够输出异常信号(LOW(0)信号),所以对发生异常进行相应的处理。在本实施方式中,如后述那样,将DSA10锁定在母板20侧的锁定装置被控制成不可锁定的状态,同时进行表示ID号码不一致的显示。
而且,在本实施方式中,该一致电路30为母板20侧的实用板20a所具备(参照图4、图7),在检测出ID信号不一致的时候,如后面所述,在实用板20a中,作为“存在ID号码异常”进行处理。
另外,作为用于比较ID信号的比较装置,也可以采用本实施方式所示的ID一致电路30以外的构成。即比较装置,只要是通过比较ID信号,可以检测出种类不同的DSA被组合的情况,可以采用任何电路和装置。
菊花链电路
接下来参照图6,对有关本实施方式的菊花链(Daisy Chain)电路40进行说明。图6表示有关本实施方式的菊花链电路40的示意图。
如该图所示,菊花链电路40是这样一种电路,即,从母板20侧的一个连接器21(图6左端的连接器21)输入信号,经过对应的DSA10侧的连接器14(图6左端的连接器14),向母板20和DSA10的所有连接器21、14顺次传送信号,检测有无输出信号。具体讲,菊花链电路40,将母板20侧的连接器21和DSA10侧的连接器14各自对应插脚分配给菊花 链用,按照将所有的连接器顺次串连连接那样,形成传送线路,所以在本实施方式中,如图6所示,母板20侧的连接器21和DSA10侧的连接器14,分别让两个插脚短路,这样将所有的连接器串连起来。
首先,在母板20侧,各连接器21的两个插脚(图6中棒型插脚)分配给菊花链用,一个作为输入侧,另一个作为输出侧。而且,在邻近的连接器21之间,一方连接器21的菊花链用输出插脚和另一方连接器21的菊花链用输入插脚,通过短路线21a连接。另外,在DSA10侧也一样,将各连接器14的两个插脚(图6中管型插脚)分配给菊花链用,一个作为输入侧,另一个作为输出侧,在该连接器14内,将输入侧和输出侧用短路线14a连接。
而且,在各连接器21、14中的菊花链用插脚,可以利用在各连接器中没有使用的空插脚,另外,也可以设置菊花链用的专用插脚。
根据这样的菊花链电路40,只是母板20侧和DSA10侧的对应的所有连接器均正常连接的时候,菊花链电路40的输入侧和输出侧成为导通,任一个连接器出现连接不良的时候,菊花链电路40不导通。因此,预先对该菊花链电路40的输入侧施加电压,这样与连接器的连接同时,在所有连接器没有连接不良的时候,可以输出正常信号(HIGH(1)信号)。通过监视该输出信号的有无,就可以检测母板20侧和DSA10侧的对应连接器是否所有都正常连接。根据这样,与DSA10搭载在母板20侧的连接器之间连接的同时,检测母板20和DSA10间的连接器连接异常。
而且,从该菊花链电路40输出的信号,输入到实用板20a(参照图7),如后面所述,与ID信号的一致不一致一起,可以判断实用板20a有无连接异常发生,在异常的时候,作为“存在Daisy Chain异常”进行处理。
而且,菊花链电路40,在本实施方式中,将母板20侧和DSA10侧的各连接器各自两个插脚分配给菊花链用,但是这并不特别局限于两个插脚。即菊花链电路40,只要能形成将母板20侧和DSA10侧的所有连接器顺次串连那样的传送线路,不是特别地限定使用的插脚数和连接方法。因此,例如,在DSA10和母板20备有同轴连接器的时候,通过使同轴连接器的SIG线和GND线短路方式,将SIG线分配给菊花链的输入侧,将GND线分配给输出侧,也可以构成菊花链电路40。
另外,在本实施方式中,将菊花链电路40的输入和输出在母板20侧进行,但是也可以在DSA10侧进行菊花链电路40的输入输出。
实用板
接着,参照图7,对有关本实施方式的实用板20a进行说明。图7表示将有关本实施方式的带有基板异常检测电路的半导体试验装置中的实用板20a的示意框图。
本实施方式的实用板20a,是安装在母板20侧的基板,如图7所示,从菊花链电路40的输出信号被输入,同时备有将ID设定用板13输出的ID信号输入的ID一致电路30。而且,实用板20a,如图7所示,具备:将菊花链电路40和ID一致电路30的输出信号输入的一个AND电路33;将菊花链电路40的输出信号输入的菊花链异常信号输入部34;和将ID一致电路30的输出信号输入的ID号码异常信号输入部35。
AND电路33,从菊花链电路40和ID一致电路30输入的信号是HIGH(1),即只在正常的时候,输出表示“无异常”的信号(HIGH(1)信号)。根据该AND电路33的输出信号,检测是否没有DSA10的ID不一致,且DSA10和母板20的所有连接器没有连接不良,从而进行“无异常”控制。在本实施方式中,若从该AND电路33输出“无异常”信号,将DSA10锁定在母板20侧的锁定装置就可以被控制成锁定状态(LOCK)。
另一方面,在菊花链异常信号输入部34或者ID号码异常信号输入部35中,所输入的信号为LOW(0),即在异常信号的时候,输出表示“异常”的信号。根据这样,DSA10和母板20中的任一个连接器存在连接不良,另外,检测出DSA10的ID存在不一致,就作为“存在Daisy Chain异常”或者“存在ID号码异常”处理。在本实施方式中,根据该“存在异常”信号,将DSA10锁定在母板20侧的锁定装置被控制成不可锁定状态(FREE),同时使“存在Daisy Chain异常”或者“存在ID号码异常”对应的LED等被点亮,将发生异常报知装置外部。
异常检测动作
接下来,对象以上那样构成的有关本实施方式的带有基板异常检测电 路的半导体检测装置中的异常检测动作进行说明。
首先,准备两张一组的DSA10,搭载在母板20的规定位置,将母板20侧的连接器21和各个DSA10的连接器14嵌合、连接在一起。DSA10搭载在母板20上,各个DSA10的ID设定用板13的ID信号输出连接盘13a,接触在对应的母板20侧的接触针用板23的接触针23a上,输出表示该DSA10的ID号码的ID信号。
被输出的ID信号,经过接触针23a,输入到实用板20a的ID一致电路30中,两张DSA10的ID信号,被比较检测一致不一致,其结果输入到实用板20a的AND电路33和ID号码异常信号输入部35。
另外,DSA10搭载在母板20上,连接DSA10和母板20的各连接器,菊花链电路40导通,于是输出菊花链信号,被输入到实用板20a的AND电路33和菊花链异常信号输入部34。
而且,在实用板20a的AND电路33中,从各电路输入的信号HIGH(1),即在正常的时候,输出表示“无异常”的信号(HIGH(1)信号)。
根据这样,搭载在母板20上的两张一组的DSA10的ID中,没有不一致,且DSA10和母板20的所有连接器成正常连接,作为“无异常”,将DSA10锁定在母板20侧的锁定装置,将DSA10锁定(LOCK)。因此在该状态下,可以进行使用DSA10和母板20的半导体部件试验。
另一方面,在菊花链异常信号输入部34或者ID号码异常信号输入部35中,如果输入LOW(0),即异常信号,DSA10和母板20中任一个连接器存在连接不良,另外,搭载在母板20上的DSA10的组合存在连接不良,输出表示“存在异常”的信号。根据这样,可以进行该“存在Daisy Chain异常”或者“存在ID号码异常”的处理。
即,将DSA10锁定在母板20侧的锁定装置被控制成不可锁定状态(FREE),同时“存在Daisy Chain异常”或者“存在ID号码异常”对应的LED等被点亮,将发生异常报知外部装置。因此,在该状态下,不能使用半导体试验装置,不能在被搞错的DSA10安装在母板那样的状态下进行半导体试验,也不能一部分连接器连接不良的状态下进行试验。
如以上说明,根据有关本实施方式的带有基板异常检测电路的装置中,通过具备表示DSA10的组合的ID设定用板13、和检测从ID设定用 板13输出的ID信号的一致性的一致检测电路30,只需附给规定的ID号码,判断该ID号码的一致不一致,就能判断两张一组的DSA10是否成为规定的组合。
根据这样,不必改变DSA10的构成或外观等,附给各DSA10固有的ID号码,就能判别DSA10的组合是否正确,容易且准确地判断DSA10是否被装混,可以有效地防止由于DSA10的误安装等引起插座、搭载部件等的损坏、故障。
另外,在本实施方式中,输入来自DSA10侧的ID信号,可以判定该DSA10的组合是否正确,所以在将DSA10搭载在母板20侧的同时,可以判断其组合是否正确,从而可以进行迅速的判断处理,根据半导体试验装置进行的本来的试验作业和处理更高效的进行。
而且,因为附给ID号码就可以区分DSA10的组合,所以在DSA10的种类或数量增减的时候,通过ID号码的增加、删除,就可以容易适应,可以实现具有优异的通用性、扩展性的异常检测电路。
另外,在本实施方式中,由于具备经过DSA10和母板20的所有连接器传送信号的菊花链电路40,所以即使任一个连接器之间连接不良、连接异常等存在,都可以立即检测出来。
而且,通过由使信号在所有连接器之间传送的菊花链电路40,检测出连接不良,这样在DSA10和母板20之间的连接器被连接的同时,还可以判断其连接有无连接不良、不正常。
根据这样,即使是备有多个连接器的DSA10和母板20的半导体试验装置,也能方便且准确地发现连接不良或脱落等,不会因为连接器的连接不良而导致动作不良或作业效率低下等,实现高可靠性的半导体试验装置。特别是,在本实施方式中,通过具备ID一致电路30和菊花链电路40两者,在准确检测DSA10组合异常的同时,也可以检测DSA10和母板20之间的连接器的连接不良。
根据这样,将多个DSA10被组合使用,而且各个DSA10在具备多个连接器14的半导体装置中,附与ID号码,准确地检测出DSA10组合异常的同时,也可以很方便发现多个连接器的连接不良,提供了具备更优异的通用性、扩展性的高可靠性半导体试验装置。
以上,对于本发明的带有基板异常检测电路的装置,是以优选的实施方式进行说明,但是,有关本发明的带有基板异常检测电路的装置,并不仅仅局限于上述实施方式,显然可以在本发明的范围内进行种种变形。
例如,在上述实施方式中,将ID设定用板仅使用一组DSA的ID号码的设定、输出,但也可以将应用于其他用途的任意号码作为设定、输出号码设定方法。即在上述实施方式中,ID设定用板以两位的信号设定、输出,同时该两位信号作为表示所有的ID号码的ID信号使用,例如,将ID设定用板如果作成以6位的信号设定、输出的构成,对其中的两位作为有关本发明的ID信号使用,余下的4位可以分配给其他信号用。根据这样,例如,在使用前,可以将任意的序列号码或用户号码、整理号码等作为输入、设定用号码方法。
另外,在上述实施方式中所示的半导体试验装置中,通过具备ID一致电路和菊花链电路两者,在进行DSA组合异常的检测的同时,也进行DSA、母板之间的连接器连接不良的检测,当然,这也可以只检测任意一方。
另外,作为用ID一致电路判定组合是否正确的基板组,在上述实施方式中,是以两张一组的DSA为例,这不仅仅局限于两张一组,不用说也可以是两张以上,3张一组、4张一组。同样,用菊花链电路检测连接不良的连接器数目,在上述实施方式中具有多个连接器,但是这可以是在被连接的基板之间至少各备有一个连接器。
而且,在上述实施方式中,是以在半导体试验装置中的插座板和母板的连接器的装卸为例,说明有关本发明基板异常检测电路,但是,本发明的异常检测电路应用对象,并不局限于具备DSA和母板的半导体试验装置。即,本发明的带有基板异常检测电路的装置,只要是,将两个以上的基板组合连接在对方基板上,备有一个或者两个以上的连接器的基板,连接在备有对应的连接器的对方基板上,进行这样连接的装置,无论对于什么样的基板和装置,都不妨碍其应用。
工业上的使用可能性
如以上说明,根据本发明的带有基板异常检测电路的装置,在多个基板为一组连接在对方基板上的装置中,具备通过输入表示该一组基板的组 合的ID信号检测该基板的组合一致不一致的一致电路等比较装置,由此容易且准确检测出异种基板组合使用的情况。这样,可以预先防止由于基板的误安装而导致基板、插座、或搭载部件等的破损、故障等,特别适用于备有多个插座板的DSA被多个组合同时使用的半导体试验装置。
根据本发明的带有基板异常检测电路的装置,在具有一个或者二个以上的连接器的基板连接在具备对应的一个或者两个以上的连接器的对方基板上的装置中,通过具备经过连接的所有连接器传送信号并检测该信号的输出结果的菊花链电路,可以容易且准确检测对应连接器的连接不良或脱落等。这样,可以预先防止由于连接器连接不良导致动作不良或工作效率降低等,特别适用于备有多个连接器同时被连接的母板和插座板的半导体试验装置。
Claims (5)
1.一种带有基板异常检测电路的装置,具有由多个基板组合构成的至少一组基板群、和与该基板群连接的对方基板,其特征在于,具备:
ID设定用板,其分别被设置在所述基板群的各个基板上,对所述多个基板的组合设定所附与的规定ID号码,并且在构成一个基板群的所有基板上设定相同的ID号码,同时输出表示该ID号码的ID信号;
ID信号输入板,其被设置在与所述基板群对应的对方基板上,输入由所述ID设定用板输出的各ID信号;和
一致电路,输入由所述ID信号输入板输出的各ID信号,检测所述多个基板的所述ID信号设定用板的所述ID信号是否互相一致,
所述基板由DSA组成,该DSA具有将成为试验对象的半导体部件搭载、连接的多个插座板;
所述基板群是由所述DSA组成的基板多个组合而成,
所述对方基板,由一体搭载、连接了构成所述基板群的多个DSA的半导体试验装置的母板组成,
在所述一致电路中所述多个基板的所述ID信号设定用板的所述ID信号互相不一致的情况下,检测所述基板群中基板的组合为异常,
多个所述ID设定用板的每一个具有:
ID设定用板基板;
在所述ID设定用板基板的所述对方基板侧的表面上配置的一对ID信号输出连接盘;
与所述一对ID信号输出连接盘连接、且在所述ID设定用板基板的背面配置的一对ID号码设定连接盘;和
接地的GND连接盘,
多个所述ID设定用板的每一个,根据在所述ID号码设定连接盘和所述GND连接盘上是否连接跳线而将所述ID号码设定连接盘设定为GND或者OPEN,在设为GND时输出低的信号,在设为OPEN时输出高的信号。
2.根据权利要求1所述的带有基板异常检测电路的装置,其特征在于,所述ID信号设定用板,在所述基板上设置多个,由该多个ID信号设定用板,设定、输出该基板的一个ID号码。
3.一种带有基板异常检测电路的装置,具有由装有多个连接器的多个基板组合所构成的至少一组基板群、和装有与该基板群的各基板的连接器连接的多个连接器的对方基板,其特征在于,具备:
ID设定用板,其分别被设置在所述基板群的各基板上,对所述多个基板的组合设定所附与的规定ID号码,并且在构成一个基板群的所有基板上设定相同的ID号码,同时输出表示该ID号码的ID信号;
ID信号输入板,其被设置在与所述基板群对应的对方基板上,输入由所述ID设定用板输出的各ID信号;
一致电路,输入由所述ID信号输入板输出的各ID信号,检测所述多个基板的所述ID信号设定用板的所述ID信号是否一致;和
菊花链电路,从所述对方基板或者所述基板的一个连接器输入信号,经过对应的各连接器,将信号顺次传送到所有的连接器,检测有无输出信号,
所述基板,由具有搭载、连接了成为试验对象的半导体部件的多个插座板的DSA所构成,
所述基板群是由所述DSA组成的基板多个组合而成,
所述对方基板,由一体搭载、连接了构成所述基板群的多个DSA的半导体试验装置的母板组成,
在所述一致电路中所述多个基板的所述ID信号设定用板的所述ID信号互相不一致的情况下,检测所述基板群中基板的组合为异常,同时
检测所述基板和对方基板的对应的所有连接器的连接异常,
多个所述ID设定用板的每一个具有:
ID设定用板基板;
在所述ID设定用板基板的所述对方基板侧的表面上配置的一对ID信号输出连接盘;
与所述一对ID信号输出连接盘连接、且在所述ID设定用板基板的背面配置的一对ID号码设定连接盘;和
接地的GND连接盘,
多个所述ID设定用板的每一个,根据在所述ID号码设定连接盘和所述GND连接盘上是否连接跳线而将所述ID号码设定连接盘设定为GND或者OPEN,在设为GND时输出低的信号,在设为OPEN时输出高的信号。
4.根据权利要求3所述的带有基板异常检测电路的装置,其特征在于,所述ID信号设定用板,在所述基板上设置多个,由该多个ID信号设定用板,设定、输出该基板的一个ID号码。
5.根据权利要求3所述的带有基板异常检测电路的装置,其特征在于,所述菊花链电路,通过将在所述基板和对方基板的连接器中具备的一个或者两个以上的插脚在该基板和对方基板内短路,进行连接。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056570A JP3790175B2 (ja) | 2002-03-01 | 2002-03-01 | 基板異常検出回路付き装置 |
JP056570/2002 | 2002-03-01 | ||
PCT/JP2003/002037 WO2003075026A1 (en) | 2002-03-01 | 2003-02-25 | Device with board abnormality detecting circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100042601A Division CN1811479A (zh) | 2002-03-01 | 2003-02-25 | 带有基板异常检测电路的装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1639579A CN1639579A (zh) | 2005-07-13 |
CN1639579B true CN1639579B (zh) | 2011-01-26 |
Family
ID=27784643
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100042601A Pending CN1811479A (zh) | 2002-03-01 | 2003-02-25 | 带有基板异常检测电路的装置 |
CN038049503A Expired - Fee Related CN1639579B (zh) | 2002-03-01 | 2003-02-25 | 带有基板异常检测电路的装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100042601A Pending CN1811479A (zh) | 2002-03-01 | 2003-02-25 | 带有基板异常检测电路的装置 |
Country Status (7)
Country | Link |
---|---|
JP (1) | JP3790175B2 (zh) |
KR (3) | KR100966686B1 (zh) |
CN (2) | CN1811479A (zh) |
DE (1) | DE10392347T5 (zh) |
MY (1) | MY134319A (zh) |
TW (3) | TWI325060B (zh) |
WO (1) | WO2003075026A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100395718C (zh) * | 2004-03-13 | 2008-06-18 | 鸿富锦精密工业(深圳)有限公司 | 主机板功能测试板 |
KR100897349B1 (ko) | 2007-06-12 | 2009-05-15 | 주식회사 유니테스트 | 반도체 소자 테스트 장치 |
CN101551427B (zh) * | 2008-03-31 | 2012-04-04 | 无锡松下冷机有限公司 | 基板的检测方法 |
TWI385773B (zh) * | 2008-05-21 | 2013-02-11 | Lefram Technology Corp | Lead frame carrier and method of manufacturing the same |
CN102445635B (zh) * | 2010-10-11 | 2014-12-03 | 中国电信股份有限公司 | 跳线快速测试器 |
US8878182B2 (en) * | 2011-10-12 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad design for 3DIC package yield analysis |
KR101316785B1 (ko) | 2013-07-31 | 2013-10-10 | 테스토피아 주식회사 | 수직식 실린더를 이용한 소켓보드 교체장치 |
CN103440567A (zh) * | 2013-08-28 | 2013-12-11 | 杭州华三通信技术有限公司 | 一种区分销往不同市场设备的方法及装置 |
KR102377694B1 (ko) * | 2020-07-28 | 2022-03-23 | 주식회사 에스티아이테크 | 보드 결합용 브래킷 및 이에 의한 보드 어셈블리 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86104342A (zh) * | 1985-12-04 | 1987-06-10 | Tdk株式会社 | 检测和修改电子部件在基板上装配故障的方法及其装置 |
CN1240939A (zh) * | 1998-06-09 | 2000-01-12 | 株式会社爱德万测试 | 电子元器件试验装置 |
CN1243657A (zh) * | 1997-01-16 | 2000-02-02 | 松下电器产业株式会社 | 元件供给方法、元件放置数据的建立方法和使用此方法的电子元件安装设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3730340B2 (ja) * | 1996-11-20 | 2006-01-05 | 株式会社アドバンテスト | 半導体試験装置 |
US6040530A (en) * | 1997-12-05 | 2000-03-21 | Hewlett-Packard Company | Versatile printed circuit board for testing processing reliability |
JPH11326448A (ja) * | 1998-05-20 | 1999-11-26 | Advantest Corp | Ic試験装置 |
KR20000008963U (ko) * | 1998-10-29 | 2000-05-25 | 김영환 | 신규의 소켓 어댑터를 가지는 반도체 소자 패키지 테스트 장치 |
JP2000310664A (ja) * | 1999-04-27 | 2000-11-07 | Ando Electric Co Ltd | Ic試験装置、及びic試験装置における外部機器識別方法 |
JP3797529B2 (ja) * | 1999-05-20 | 2006-07-19 | 富士写真フイルム株式会社 | 導通状態検知機能付き集積回路 |
JP2001004701A (ja) * | 1999-06-22 | 2001-01-12 | Advantest Corp | Id認識方式及びその方式を用いたid認識装置 |
-
2002
- 2002-03-01 JP JP2002056570A patent/JP3790175B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-25 WO PCT/JP2003/002037 patent/WO2003075026A1/ja active Application Filing
- 2003-02-25 KR KR1020057023622A patent/KR100966686B1/ko active IP Right Grant
- 2003-02-25 KR KR1020047013570A patent/KR100624060B1/ko active IP Right Grant
- 2003-02-25 CN CNA2006100042601A patent/CN1811479A/zh active Pending
- 2003-02-25 DE DE10392347T patent/DE10392347T5/de not_active Withdrawn
- 2003-02-25 CN CN038049503A patent/CN1639579B/zh not_active Expired - Fee Related
- 2003-02-25 KR KR1020107007132A patent/KR20100050568A/ko not_active Application Discontinuation
- 2003-02-27 TW TW096116860A patent/TWI325060B/zh not_active IP Right Cessation
- 2003-02-27 TW TW092104151A patent/TWI277757B/zh not_active IP Right Cessation
- 2003-02-27 TW TW094143705A patent/TWI292484B/zh not_active IP Right Cessation
- 2003-02-28 MY MYPI20030724A patent/MY134319A/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86104342A (zh) * | 1985-12-04 | 1987-06-10 | Tdk株式会社 | 检测和修改电子部件在基板上装配故障的方法及其装置 |
CN1243657A (zh) * | 1997-01-16 | 2000-02-02 | 松下电器产业株式会社 | 元件供给方法、元件放置数据的建立方法和使用此方法的电子元件安装设备 |
CN1240939A (zh) * | 1998-06-09 | 2000-01-12 | 株式会社爱德万测试 | 电子元器件试验装置 |
Non-Patent Citations (5)
Title |
---|
JP特开2000-310664A 2000.11.07 |
JP特开平10-150082A 1998.06.02 |
JP特开平7-38291A 1995.02.07 |
鲜飞.SMT测试技术.国外电子元器件 7.2001,(7),12-14. |
鲜飞.SMT测试技术.国外电子元器件 7.2001,(7),12-14. * |
Also Published As
Publication number | Publication date |
---|---|
TW200634322A (en) | 2006-10-01 |
CN1639579A (zh) | 2005-07-13 |
JP2003255020A (ja) | 2003-09-10 |
KR100966686B1 (ko) | 2010-06-29 |
JP3790175B2 (ja) | 2006-06-28 |
KR20050121763A (ko) | 2005-12-27 |
KR20040082446A (ko) | 2004-09-24 |
DE10392347T5 (de) | 2005-04-07 |
TW200739100A (en) | 2007-10-16 |
TW200303990A (en) | 2003-09-16 |
TWI277757B (en) | 2007-04-01 |
MY134319A (en) | 2007-12-31 |
TWI325060B (en) | 2010-05-21 |
WO2003075026A1 (en) | 2003-09-12 |
CN1811479A (zh) | 2006-08-02 |
KR20100050568A (ko) | 2010-05-13 |
KR100624060B1 (ko) | 2006-09-20 |
TWI292484B (en) | 2008-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101624B2 (ja) | パワーレールシステム | |
CN1639579B (zh) | 带有基板异常检测电路的装置 | |
US5003156A (en) | Dual configuration connector port for burn-in systems | |
CN103221833B (zh) | 具有专用电子模块的测试器和并入或使用该测试器的系统和方法 | |
US5031073A (en) | Fault-isolating apparatus and method for connecting circuitry | |
US5065141A (en) | Expanded register rack for a programmable logic controller | |
EP0889415A2 (en) | Dual voltage card connector | |
US6823475B1 (en) | PC-CPU motherboards with common fault-tolerant power supply | |
KR101296233B1 (ko) | 멀티 입출력 제어장치 | |
US5446621A (en) | Platform module system for a larger electronic system | |
KR20020072446A (ko) | 볼트 체결 방식의 모듈 소자 테스트용 소켓 | |
CN210691085U (zh) | 一种插卡式模块化设备 | |
US5876238A (en) | Device and method for securing integrity of a blind autodock electrical connection | |
JP4185929B2 (ja) | 基板異常検出回路付き装置 | |
CN112838743B (zh) | 电源供应装置 | |
US20240064919A1 (en) | Intelligent cable topology detection | |
EP3849029B1 (en) | Electrical mating systems | |
WO2001055868A1 (en) | Dual bridge carrier card | |
EP4114156A1 (en) | A terminal block unit for an input/output device of a modular process control system | |
CN110928221A (zh) | 一种插卡式模块化设备 | |
GB2201040A (en) | A printed circuit board and apparatus for recording data thereon | |
KR20110085055A (ko) | 직류 전원 분배반 | |
JP2006048592A (ja) | シェルフ型通信装置 | |
CN114078718A (zh) | 半导体元件预烧测试模块及其预烧测试装置 | |
US20030157838A1 (en) | Device for interconnecting network segment cable to network tester or analyzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110126 Termination date: 20140225 |