JP2001004701A - Ｉｄ認識方式及びその方式を用いたｉｄ認識装置 - Google Patents
Ｉｄ認識方式及びその方式を用いたｉｄ認識装置Info
- Publication number
- JP2001004701A JP2001004701A JP11175772A JP17577299A JP2001004701A JP 2001004701 A JP2001004701 A JP 2001004701A JP 11175772 A JP11175772 A JP 11175772A JP 17577299 A JP17577299 A JP 17577299A JP 2001004701 A JP2001004701 A JP 2001004701A
- Authority
- JP
- Japan
- Prior art keywords
- code
- converter
- voltage
- reference resistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、少ないパターン数と伝送ライン数
でＩＤコードの多値化が実現できるＩＤ認識方式及びそ
の方式を用いた装置を提供する。 【解決手段】 ＩＤコードを付与するデバイスに、共通
の基準電圧により電流に変換する基準抵抗を設け、該基
準抵抗に流れる電流を電圧に変換するＩ／Ｖ変換器と、
該Ｉ／Ｖ変換器の電圧出力をデジタル値に変換するＡ／
Ｄ変換器とを具備して、ＩＤコードを認識する解決手
段。
でＩＤコードの多値化が実現できるＩＤ認識方式及びそ
の方式を用いた装置を提供する。 【解決手段】 ＩＤコードを付与するデバイスに、共通
の基準電圧により電流に変換する基準抵抗を設け、該基
準抵抗に流れる電流を電圧に変換するＩ／Ｖ変換器と、
該Ｉ／Ｖ変換器の電圧出力をデジタル値に変換するＡ／
Ｄ変換器とを具備して、ＩＤコードを認識する解決手
段。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＤ（Identifica
tion）認識方式及びその方式を用いた装置に関する、特
に半導体試験装置のハンドラにおけるソケットボードの
種類を認識するＩＤ認識方式及びその方式を用いた装置
に関する。
tion）認識方式及びその方式を用いた装置に関する、特
に半導体試験装置のハンドラにおけるソケットボードの
種類を認識するＩＤ認識方式及びその方式を用いた装置
に関する。
【０００２】
【従来の技術】従来技術の例について、図６を参照して
説明する。図６に示すように、従来のＩＤ認識方式及び
その方式を用いた装置について、ソケットボード７０
と、ハンドラ８０との具体的な構成例で説明する。
説明する。図６に示すように、従来のＩＤ認識方式及び
その方式を用いた装置について、ソケットボード７０
と、ハンドラ８０との具体的な構成例で説明する。
【０００３】ハンドラ８０は、例えば半導体試験装置の
テストヘッドと合体させて、被試験ＩＣ（Integrated C
ircuit）をソケットボード７０上のＩＣソケット７１に
搬送して試験し、試験の結果により分類、収納を自動で
おこなう自動搬送装置である。
テストヘッドと合体させて、被試験ＩＣ（Integrated C
ircuit）をソケットボード７０上のＩＣソケット７１に
搬送して試験し、試験の結果により分類、収納を自動で
おこなう自動搬送装置である。
【０００４】ソケットボード７０は、例えば、図６に示
すように、ＩＣソケット７１を搭載するボードで、ＩＣ
ソケット７１の種類に対応してＩＤコードをデジタルコ
ードで設けている。そして、ソケットボード７０のＩＤ
コードを、伝送ライン１００によりハンドラ８０に信号
伝送してソケットボード７０の種類を識別している。
すように、ＩＣソケット７１を搭載するボードで、ＩＣ
ソケット７１の種類に対応してＩＤコードをデジタルコ
ードで設けている。そして、ソケットボード７０のＩＤ
コードを、伝送ライン１００によりハンドラ８０に信号
伝送してソケットボード７０の種類を識別している。
【０００５】例えば、ソケットボード７０に設けたＩＤ
コードは、基準電圧Ｖｒを５Ｖ、ＧＮＤ電圧を０Ｖと
し、５Ｖを論理の１とし、０Ｖを論理の０としてパター
ン９０をボード上に形成している。そして、ソケットボ
ード７０の４ビットの情報を４本の伝送ライン１００に
よりハンドラ８０に伝送して、ソケットボード７０の種
類を識別している。
コードは、基準電圧Ｖｒを５Ｖ、ＧＮＤ電圧を０Ｖと
し、５Ｖを論理の１とし、０Ｖを論理の０としてパター
ン９０をボード上に形成している。そして、ソケットボ
ード７０の４ビットの情報を４本の伝送ライン１００に
よりハンドラ８０に伝送して、ソケットボード７０の種
類を識別している。
【０００６】この場合、４本の伝送ライン１００で伝送
できるＩＤコードの種類は、デジタルコードなので２4
＝１６種類となる。つまり、１、０の２値数のデジタル
コードで多数のＩＤを認識するためには、デジタルコー
ドのパターン９０と、伝送ライン１００とを増加する必
要がある。
できるＩＤコードの種類は、デジタルコードなので２4
＝１６種類となる。つまり、１、０の２値数のデジタル
コードで多数のＩＤを認識するためには、デジタルコー
ドのパターン９０と、伝送ライン１００とを増加する必
要がある。
【０００７】それに、ハンドラ８０は、多数のＩＣを同
時に試験するために、ソケットボード７０も同時測定に
より試験するＩＣの数だけ必要になる。例えば、メモリ
ＩＣの半導体試験装置と接続するハンドラ１台で同時測
定するメモリＩＣは３２個の場合や６４個の場合等があ
る。
時に試験するために、ソケットボード７０も同時測定に
より試験するＩＣの数だけ必要になる。例えば、メモリ
ＩＣの半導体試験装置と接続するハンドラ１台で同時測
定するメモリＩＣは３２個の場合や６４個の場合等があ
る。
【０００８】一般に、ソケットボード７０は、アダプタ
に複数搭載されてテストヘッドと電気的に接続される。
従って、アダプタに搭載されるソケットボード７０の１
個あたりのスペースが制限される。つまり、ソケットボ
ード７０のボード上におけるＩＤコードを付与するパタ
ーン９０の数が制限される。
に複数搭載されてテストヘッドと電気的に接続される。
従って、アダプタに搭載されるソケットボード７０の１
個あたりのスペースが制限される。つまり、ソケットボ
ード７０のボード上におけるＩＤコードを付与するパタ
ーン９０の数が制限される。
【０００９】また、試験するＩＣの種類や、パッケージ
の種類が多く、それに伴ってＩＣソケットの種類が増加
するので、ソケットボード７０の種類も多種類となる。
従って、ソケットボード７０の種類ごとにソケットボー
ド７０を取り付ける品種対応アダプタとともに用意する
と、そのコストが上昇する。そのため、コストが上昇し
ないように、品種対応アダプタを共用してソケットボー
ド７０のみ交換することがある。その場合、ソケットボ
ード７０の種類が多いのと、外観が類似しているので間
違えて組み立ててしまい、ＩＣソケット７１や被試験Ｉ
Ｃを破損することがある。そこで、全てのソケットボー
ド７０が品種対応アダプタに間違い無く組み立ててある
かどうか、試験をする前にソケットボード７０のＩＤコ
ードをチェックする必要がある。しかし、多数のソケッ
トボード７０を品種対応アダプタに搭載するためボード
スペースが限られるにもかかわらず、ＩＤコードを認識
するためのパターン数を増加しなければならない。
の種類が多く、それに伴ってＩＣソケットの種類が増加
するので、ソケットボード７０の種類も多種類となる。
従って、ソケットボード７０の種類ごとにソケットボー
ド７０を取り付ける品種対応アダプタとともに用意する
と、そのコストが上昇する。そのため、コストが上昇し
ないように、品種対応アダプタを共用してソケットボー
ド７０のみ交換することがある。その場合、ソケットボ
ード７０の種類が多いのと、外観が類似しているので間
違えて組み立ててしまい、ＩＣソケット７１や被試験Ｉ
Ｃを破損することがある。そこで、全てのソケットボー
ド７０が品種対応アダプタに間違い無く組み立ててある
かどうか、試験をする前にソケットボード７０のＩＤコ
ードをチェックする必要がある。しかし、多数のソケッ
トボード７０を品種対応アダプタに搭載するためボード
スペースが限られるにもかかわらず、ＩＤコードを認識
するためのパターン数を増加しなければならない。
【００１０】
【発明が解決しようとする課題】上記説明のように、多
数のソケットボードを品種対応アダプタに搭載するため
ボードスペースが限られているにもかかわらずＩＤコー
ドを認識するためのパターン数を増加しなければならな
い場合が多く実用上の不便があった。そこで、本発明
は、こうした問題に鑑みなされたもので、その目的は、
少ないパターン数と伝送ライン数でＩＤコードの多値化
が実現できるＩＤ認識方式及びその方式を用いた装置を
提供することにある。
数のソケットボードを品種対応アダプタに搭載するため
ボードスペースが限られているにもかかわらずＩＤコー
ドを認識するためのパターン数を増加しなければならな
い場合が多く実用上の不便があった。そこで、本発明
は、こうした問題に鑑みなされたもので、その目的は、
少ないパターン数と伝送ライン数でＩＤコードの多値化
が実現できるＩＤ認識方式及びその方式を用いた装置を
提供することにある。
【００１１】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、共通の基準電圧を基
準抵抗によりＩＤコード毎の電流に変換することを特徴
としたＩＤ認識方式を要旨としている。
るためになされた本発明の第１は、共通の基準電圧を基
準抵抗によりＩＤコード毎の電流に変換することを特徴
としたＩＤ認識方式を要旨としている。
【００１２】また、上記目的を達成するためになされた
本発明の第２は、共通の基準電圧を複数の基準抵抗によ
り複数の桁数としてＩＤコードを多値化したＩＤ認識方
式を要旨としている。
本発明の第２は、共通の基準電圧を複数の基準抵抗によ
り複数の桁数としてＩＤコードを多値化したＩＤ認識方
式を要旨としている。
【００１３】そして、上記目的を達成するためになされ
た本発明の第３は、ＩＤコードを付与するデバイスに、
共通の基準電圧により電流に変換する基準抵抗を設け、
該基準抵抗に流れる電流を電圧に変換するＩ／Ｖ変換器
と、該Ｉ／Ｖ変換器の電圧出力をデジタル値に変換する
Ａ／Ｄ変換器と、を具備して、ＩＤコードを認識するＩ
Ｄ認識装置を要旨としている。
た本発明の第３は、ＩＤコードを付与するデバイスに、
共通の基準電圧により電流に変換する基準抵抗を設け、
該基準抵抗に流れる電流を電圧に変換するＩ／Ｖ変換器
と、該Ｉ／Ｖ変換器の電圧出力をデジタル値に変換する
Ａ／Ｄ変換器と、を具備して、ＩＤコードを認識するＩ
Ｄ認識装置を要旨としている。
【００１４】さらに、上記目的を達成するためになされ
た本発明の第４は、基準電圧を複数の回路に切り換えで
き、基準電圧に接続した回路以外はＧＮＤ接続する切換
回路と、該切換回路の複数の回路のそれぞれと接続され
る基準抵抗を設けた複数のデバイスと、該複数のデバイ
スの基準抵抗にそれぞれ接続されるダイオードの出力を
受けて電圧に変換するＩ／Ｖ変換器と、該Ｉ／Ｖ変換器
の電圧をデジタル値に変換するＡ／Ｄ変換器と、を具備
して、前記デバイスのＩＤコードを認識するＩＤ認識装
置を要旨としている。
た本発明の第４は、基準電圧を複数の回路に切り換えで
き、基準電圧に接続した回路以外はＧＮＤ接続する切換
回路と、該切換回路の複数の回路のそれぞれと接続され
る基準抵抗を設けた複数のデバイスと、該複数のデバイ
スの基準抵抗にそれぞれ接続されるダイオードの出力を
受けて電圧に変換するＩ／Ｖ変換器と、該Ｉ／Ｖ変換器
の電圧をデジタル値に変換するＡ／Ｄ変換器と、を具備
して、前記デバイスのＩＤコードを認識するＩＤ認識装
置を要旨としている。
【００１５】そしてまた、上記目的を達成するためにな
された本発明の第５は、Ｉ／Ｖ変換した電圧出力をデジ
タル値に変換するＡ／Ｄ変換器にエラー検出用コンパレ
ータを設けた本発明第３又は４のＩＤ認識装置を要旨と
している。
された本発明の第５は、Ｉ／Ｖ変換した電圧出力をデジ
タル値に変換するＡ／Ｄ変換器にエラー検出用コンパレ
ータを設けた本発明第３又は４のＩＤ認識装置を要旨と
している。
【００１６】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００１７】
【実施例】（実施例１）本発明の実施例１について、図
１〜図５を参照して説明する。最初に、本実施例１のＩ
Ｄ認識方式及びその方式を用いた装置の基本構成と動作
について説明する。図１に示すように、本発明のＩＤ認
識装置は、基準抵抗部１０と、Ｉ／Ｖ変換器２０と、Ａ
／Ｄ変換器３０とで構成している。また、本発明のＩＤ
認識方式は、デバイスに基準抵抗部１０を設けて、デバ
イスのＩＤコードを認識する方式である。
１〜図５を参照して説明する。最初に、本実施例１のＩ
Ｄ認識方式及びその方式を用いた装置の基本構成と動作
について説明する。図１に示すように、本発明のＩＤ認
識装置は、基準抵抗部１０と、Ｉ／Ｖ変換器２０と、Ａ
／Ｄ変換器３０とで構成している。また、本発明のＩＤ
認識方式は、デバイスに基準抵抗部１０を設けて、デバ
イスのＩＤコードを認識する方式である。
【００１８】基準抵抗部１０は、共通の基準電圧Ｖｒの
電圧を基準抵抗Ｒ１に印加して流れる電流をＩＤコード
として決めている。
電圧を基準抵抗Ｒ１に印加して流れる電流をＩＤコード
として決めている。
【００１９】Ｉ／Ｖ変換器２０は、オペアンプＡ０と抵
抗Ｒ２とで、基準抵抗Ｒ１に流れる電流を出力電圧Ｅｏ
に変換している。
抗Ｒ２とで、基準抵抗Ｒ１に流れる電流を出力電圧Ｅｏ
に変換している。
【００２０】Ａ／Ｄ変換器３０は、例えば、コンパレー
タＣ１の比較値Ｖ１と、コンパレータＣ２の比較値Ｖ２
と、コンパレータＣ３の比較値Ｖ３とで比較して、比較
結果の出力コード値ＶＤ１、ＶＤ２、ＶＤ３から２進の
デジタルコードＢ０、Ｂ１に変換出力する
タＣ１の比較値Ｖ１と、コンパレータＣ２の比較値Ｖ２
と、コンパレータＣ３の比較値Ｖ３とで比較して、比較
結果の出力コード値ＶＤ１、ＶＤ２、ＶＤ３から２進の
デジタルコードＢ０、Ｂ１に変換出力する
【００２１】例えば、基準電圧Ｖｒを−４Ｖ、抵抗Ｒ２
を１０ｋΩとし、比較値のＶ１、Ｖ２、Ｖ３をそれぞれ
１Ｖ、２Ｖ、３Ｖとする。
を１０ｋΩとし、比較値のＶ１、Ｖ２、Ｖ３をそれぞれ
１Ｖ、２Ｖ、３Ｖとする。
【００２２】この場合、図２に示すように、Ｉ／Ｖ変換
器２０の出力電圧Ｅｏの範囲に対応した４進コード値の
０、１、２、３が得られ、表１に示すように、そのとき
のコンパレータＣ１、Ｃ２、Ｃ３の比較出力から２進の
デジタルコードＢ０、Ｂ１に変換している。
器２０の出力電圧Ｅｏの範囲に対応した４進コード値の
０、１、２、３が得られ、表１に示すように、そのとき
のコンパレータＣ１、Ｃ２、Ｃ３の比較出力から２進の
デジタルコードＢ０、Ｂ１に変換している。
【００２３】例えば、Ｉ／Ｖ変換器２０の出力電圧Ｅｏ
が２．５Ｖのとき、４進のコード値の２が得られ、表１
に示すように、そのときのコンパレータＣ３、Ｃ２、Ｃ
１の比較出力０、１、１から２進のデジタルコード１０
が得られる。
が２．５Ｖのとき、４進のコード値の２が得られ、表１
に示すように、そのときのコンパレータＣ３、Ｃ２、Ｃ
１の比較出力０、１、１から２進のデジタルコード１０
が得られる。
【００２４】基準抵抗部１０の基準抵抗Ｒ１の抵抗値の
種類は、ＩＤコードとして何進数とするかにより決ま
り、例えば、Ａ／Ｄ変換器３０のコンパレータが３個で
あれば３種類である。そして、基準抵抗Ｒ１の各抵抗値
は、Ｉ／Ｖ変換器２０の出力電圧範囲の中間電圧となる
ように決める。但し、４進コードのレベル０に相当する
基準抵抗Ｒ１は、出力電圧Ｅｏを０Ｖとするので接続し
ない。
種類は、ＩＤコードとして何進数とするかにより決ま
り、例えば、Ａ／Ｄ変換器３０のコンパレータが３個で
あれば３種類である。そして、基準抵抗Ｒ１の各抵抗値
は、Ｉ／Ｖ変換器２０の出力電圧範囲の中間電圧となる
ように決める。但し、４進コードのレベル０に相当する
基準抵抗Ｒ１は、出力電圧Ｅｏを０Ｖとするので接続し
ない。
【００２５】ここで、基準抵抗Ｒ１の抵抗値は、下記式
（１）から求められる。 Ｒ１＝−（Ｖｒ×Ｒ２）／Ｅｏ ・・・・・（１） 例えば、表２に示すように、Ｖｒ＝４Ｖ、Ｒ２＝１０ｋ
Ω、とすると、出力電圧Ｅｏを２．５Ｖとする基準抵抗
Ｒ１の抵抗値は、Ｒ１＝１６ｋΩとなる。ただし、分解
能が大きい場合は、出力電圧範囲の中心値よりずれる
が、実用的な抵抗値であるＲ１＝１５ｋΩとしてもよ
い。
（１）から求められる。 Ｒ１＝−（Ｖｒ×Ｒ２）／Ｅｏ ・・・・・（１） 例えば、表２に示すように、Ｖｒ＝４Ｖ、Ｒ２＝１０ｋ
Ω、とすると、出力電圧Ｅｏを２．５Ｖとする基準抵抗
Ｒ１の抵抗値は、Ｒ１＝１６ｋΩとなる。ただし、分解
能が大きい場合は、出力電圧範囲の中心値よりずれる
が、実用的な抵抗値であるＲ１＝１５ｋΩとしてもよ
い。
【００２６】従来の２値のデジタルコードの分類では、
パターン４本で１６種類の分類しかできなかったが、本
発明では、例えば４進コードではパターン４本で１０２
４種類の分類ができ、１０進ではパターン４本で１００
００種類の分類ができ、さらに、１６進ではパターン４
本で６５５３６種類の分類ができる。
パターン４本で１６種類の分類しかできなかったが、本
発明では、例えば４進コードではパターン４本で１０２
４種類の分類ができ、１０進ではパターン４本で１００
００種類の分類ができ、さらに、１６進ではパターン４
本で６５５３６種類の分類ができる。
【００２７】一方、１６進以上のＩＤコードの多値化を
はかるためには、基準抵抗Ｒ１を例えば薄膜抵抗で形成
し、レーザトリミング等により高精度の抵抗値となるよ
うにすれば良い。また、図１は基準抵抗の数を１個とし
たが、基準抵抗をｍ個としてパターンを設けて、ｍ本の
伝送ラインで伝送すれば、ｍ桁の数によるＩＤコードの
分類ができる。例えば、４進として４桁とすれば、ＩＤ
コードは４の４乗の２５６種類の分類ができ、１６進と
して４桁とすれば、ＩＤコードは１６の４乗の６５５３
６種類の分類ができる。
はかるためには、基準抵抗Ｒ１を例えば薄膜抵抗で形成
し、レーザトリミング等により高精度の抵抗値となるよ
うにすれば良い。また、図１は基準抵抗の数を１個とし
たが、基準抵抗をｍ個としてパターンを設けて、ｍ本の
伝送ラインで伝送すれば、ｍ桁の数によるＩＤコードの
分類ができる。例えば、４進として４桁とすれば、ＩＤ
コードは４の４乗の２５６種類の分類ができ、１６進と
して４桁とすれば、ＩＤコードは１６の４乗の６５５３
６種類の分類ができる。
【００２８】
【表１】
【００２９】
【表２】
【００３０】（実施例２）半導体試験装置のメモリ試験
の場合などのように、被試験メモリが３２個または６４
個を同時測定する場合がある。この場合、ＩＤコードを
付与するソケットボードの数も３２個または６４個とな
るので、ソケットボードのボードに形成する基準抵抗数
も増加し、それに対応してＩ／Ｖ変換器と、Ａ／Ｄ変換
器とが増加する。そこで、本発明の実施例２は、基準抵
抗数を増加した場合でも、回路が大規模化しないよう
に、Ｉ／Ｖ変換器と、Ａ／Ｄ変換器とを共用化してい
る。
の場合などのように、被試験メモリが３２個または６４
個を同時測定する場合がある。この場合、ＩＤコードを
付与するソケットボードの数も３２個または６４個とな
るので、ソケットボードのボードに形成する基準抵抗数
も増加し、それに対応してＩ／Ｖ変換器と、Ａ／Ｄ変換
器とが増加する。そこで、本発明の実施例２は、基準抵
抗数を増加した場合でも、回路が大規模化しないよう
に、Ｉ／Ｖ変換器と、Ａ／Ｄ変換器とを共用化してい
る。
【００３１】次に、実施例２について、図３を参照して
構成と動作について説明する。図３に示すように、本実
施例２は、切換回路４０と、Ｉ／Ｖ変換器５０と、Ａ／
Ｄ変換器３０とで構成している。そして、ＩＤコードを
それぞれ付与したデバイスのＤＵＴ１〜ＤＵＴｎのＩＤ
コードを認識する。図３においては、回路を簡明とする
ために、ＩＤコードが１桁の場合のブロック図としてい
る。
構成と動作について説明する。図３に示すように、本実
施例２は、切換回路４０と、Ｉ／Ｖ変換器５０と、Ａ／
Ｄ変換器３０とで構成している。そして、ＩＤコードを
それぞれ付与したデバイスのＤＵＴ１〜ＤＵＴｎのＩＤ
コードを認識する。図３においては、回路を簡明とする
ために、ＩＤコードが１桁の場合のブロック図としてい
る。
【００３２】切換回路４０は、制御信号により順次切り
換えできるスイッチＲＬ１〜ＲＬｎで構成され、ＩＤコ
ードを認識したいＤＵＴに接続されるスイッチのみＯＮ
し、他のスイッチはＧＮＤに接続される。
換えできるスイッチＲＬ１〜ＲＬｎで構成され、ＩＤコ
ードを認識したいＤＵＴに接続されるスイッチのみＯＮ
し、他のスイッチはＧＮＤに接続される。
【００３３】デバイスのＤＵＴ１〜ＤＵＴｎは、基準抵
抗Ｒ１１０〜Ｒ１ｎ０がそれぞれ設けてある。基準抵抗
Ｒ１の表示は、Ｒ１ａｂとしたとき、ｂは桁数でｍ桁の
とき（ｍ−１）を表示し、ａはＤＵＴの番号として表示
している。例えば、デバイスとして、３２個同時測定を
おこなう半導体試験装置のソケットボードとした場合、
ａは１〜３２である。
抗Ｒ１１０〜Ｒ１ｎ０がそれぞれ設けてある。基準抵抗
Ｒ１の表示は、Ｒ１ａｂとしたとき、ｂは桁数でｍ桁の
とき（ｍ−１）を表示し、ａはＤＵＴの番号として表示
している。例えば、デバイスとして、３２個同時測定を
おこなう半導体試験装置のソケットボードとした場合、
ａは１〜３２である。
【００３４】Ｉ／Ｖ変換器５０は、複数のＤＵＴ１〜Ｄ
ＵＴｎがオペアンプのＡ０に接続されるので、目的のＤ
ＵＴ以外へ電流が流れないようにダイオードＤ１〜Ｄｎ
をそれぞれ設けている。従って、基準抵抗Ｒ１ａｂを求
める計算式は、ダイオードＤ１〜Ｄｎの電圧降下をＶｄ
とすると下記式（２）となる。 Ｒ１ａｂ＝−（Ｖｒ＋Ｖｄ）・Ｒ２／Ｅｏ ・・・・（２）
ＵＴｎがオペアンプのＡ０に接続されるので、目的のＤ
ＵＴ以外へ電流が流れないようにダイオードＤ１〜Ｄｎ
をそれぞれ設けている。従って、基準抵抗Ｒ１ａｂを求
める計算式は、ダイオードＤ１〜Ｄｎの電圧降下をＶｄ
とすると下記式（２）となる。 Ｒ１ａｂ＝−（Ｖｒ＋Ｖｄ）・Ｒ２／Ｅｏ ・・・・（２）
【００３５】Ａ／Ｄ変換器３０は、実施例１と同じ動作
なので説明を省略する。
なので説明を省略する。
【００３６】例えば、本実施例２において、デバイスの
ＤＵＴ１〜ＤＵＴｎをソケットボードとすると、３２個
同時測定の場合ｎは３２であり、６４個同時測定の場合
ｎは６４として切換回路４０のスイッチＲＬ１〜ＲＬｎ
までを順次切り換えて、ＤＵＴ１〜ＤＵＴｎのそれぞれ
のＩＤコードを読みとる。
ＤＵＴ１〜ＤＵＴｎをソケットボードとすると、３２個
同時測定の場合ｎは３２であり、６４個同時測定の場合
ｎは６４として切換回路４０のスイッチＲＬ１〜ＲＬｎ
までを順次切り換えて、ＤＵＴ１〜ＤＵＴｎのそれぞれ
のＩＤコードを読みとる。
【００３７】ところで、実施例２の図３は、回路を簡明
とするために、１桁としてＩＤコードを転送する回路例
で示したが、図４にＤＵＴが２つで、２桁とした場合の
回路例を示す。図４において、切換回路４１は、スイッ
チＲＬ１とＲＬ２とで構成される。また、１桁目のＩ／
Ｖ変換器５０とＡ／Ｄ変換器３０と、２桁目のＩ／Ｖ変
換器５１とＡ／Ｄ変換器３１とで構成している。
とするために、１桁としてＩＤコードを転送する回路例
で示したが、図４にＤＵＴが２つで、２桁とした場合の
回路例を示す。図４において、切換回路４１は、スイッ
チＲＬ１とＲＬ２とで構成される。また、１桁目のＩ／
Ｖ変換器５０とＡ／Ｄ変換器３０と、２桁目のＩ／Ｖ変
換器５１とＡ／Ｄ変換器３１とで構成している。
【００３８】デバイスのＤＵＴＩの基準抵抗Ｒ１１０が
１桁目の基準抵抗であり、Ｒ１１１が２桁目の基準抵抗
である。また、デバイスのＤＵＴ２の基準抵抗Ｒ１２０
が１桁目の基準抵抗であり、Ｒ１２１が２桁目の基準抵
抗である。
１桁目の基準抵抗であり、Ｒ１１１が２桁目の基準抵抗
である。また、デバイスのＤＵＴ２の基準抵抗Ｒ１２０
が１桁目の基準抵抗であり、Ｒ１２１が２桁目の基準抵
抗である。
【００３９】そして、Ａ／Ｄ変換器３０のデジタルコー
ド出力Ｂ０、Ｂ１が１桁目の出力であり、Ａ／Ｄ変換器
３１のデジタルコード出力Ｂ０、Ｂ１が２桁目の出力で
ある。図４の回路のその他の動作については、図３の回
路の動作と同様であるので説明を省略する。
ド出力Ｂ０、Ｂ１が１桁目の出力であり、Ａ／Ｄ変換器
３１のデジタルコード出力Ｂ０、Ｂ１が２桁目の出力で
ある。図４の回路のその他の動作については、図３の回
路の動作と同様であるので説明を省略する。
【００４０】（応用例）実施例１の図１に示すＡ／Ｄ変
換器３０の回路例としては、４進数のコード値を得るた
めに３個のコンパレータの例で説明したが、この場合、
コード値０のとき実際に０なのか断線して０なのかが不
明である。そこで、図５に示すように、断線の場合を検
出するために、Ａ／Ｄ変換器にコンパレータＣ０を１個
追加してエラーコードを付加することもできる。
換器３０の回路例としては、４進数のコード値を得るた
めに３個のコンパレータの例で説明したが、この場合、
コード値０のとき実際に０なのか断線して０なのかが不
明である。そこで、図５に示すように、断線の場合を検
出するために、Ａ／Ｄ変換器にコンパレータＣ０を１個
追加してエラーコードを付加することもできる。
【００４１】そして例えば、図５に示すように、コンパ
レータＣ０の比較値を０．５Ｖ、コンパレータＣ１の比
較値を１．５Ｖ、コンパレータＣ２の比較値を２．５
Ｖ、コンパレータＣ３の比較値Ｖを３．５Ｖとする。
レータＣ０の比較値を０．５Ｖ、コンパレータＣ１の比
較値を１．５Ｖ、コンパレータＣ２の比較値を２．５
Ｖ、コンパレータＣ３の比較値Ｖを３．５Ｖとする。
【００４２】また、表３に示すように、４進コードとエ
ラーコード値に対応する出力電圧Ｅｏの範囲を設定す
る。尚、コンパレータを４個とする場合、基準抵抗も１
個追加して４個となり、コード値０〜３に相当する各基
準抵抗の抵抗値は、それぞれのコード値に対応する出力
電圧Ｅｏの範囲の中間電圧値となるように設定する。但
し、エラーコードに相当する基準抵抗は不要であるので
接続しない。そして、もしＥｏが０．５Ｖ未満のとき、
すなわち回路の断線等があったときに、エラーとして検
出することもできる。
ラーコード値に対応する出力電圧Ｅｏの範囲を設定す
る。尚、コンパレータを４個とする場合、基準抵抗も１
個追加して４個となり、コード値０〜３に相当する各基
準抵抗の抵抗値は、それぞれのコード値に対応する出力
電圧Ｅｏの範囲の中間電圧値となるように設定する。但
し、エラーコードに相当する基準抵抗は不要であるので
接続しない。そして、もしＥｏが０．５Ｖ未満のとき、
すなわち回路の断線等があったときに、エラーとして検
出することもできる。
【００４３】
【表３】
【００４４】
【発明の効果】本発明は、以上説明したような形態で実
施され、従来の２値のデジタルコードの分類では、パタ
ーン４本で１６種類の分類しかできなかったが、本発明
では、例えば４進コードではパターン４本で１０２４種
類の分類ができ、１０進ではパターン４本で１００００
種類の分類ができ、さらに、１６進ではパターン４本で
６５５３６種類の分類ができる。即ち、本発明のＩＤ認
識方式及びその方式を用いた装置では、少ないパターン
数でＩＤコードの多値化が容易に実現できる効果があ
る。また、ＩＤコードの設定は、非能動素子の抵抗を用
いるため、幅広い温度範囲で使用されるデバイス等にも
利用できる効果がある。
施され、従来の２値のデジタルコードの分類では、パタ
ーン４本で１６種類の分類しかできなかったが、本発明
では、例えば４進コードではパターン４本で１０２４種
類の分類ができ、１０進ではパターン４本で１００００
種類の分類ができ、さらに、１６進ではパターン４本で
６５５３６種類の分類ができる。即ち、本発明のＩＤ認
識方式及びその方式を用いた装置では、少ないパターン
数でＩＤコードの多値化が容易に実現できる効果があ
る。また、ＩＤコードの設定は、非能動素子の抵抗を用
いるため、幅広い温度範囲で使用されるデバイス等にも
利用できる効果がある。
【図１】本発明の実施例１のＩＤ認識方式及びその方式
を用いた装置の回路図である。
を用いた装置の回路図である。
【図２】出力コード値に対する出力電圧の図である。
【図３】本発明の実施例２のＩＤ認識方式及びその方式
を用いた装置の回路図である。
を用いた装置の回路図である。
【図４】本発明の２桁のＩＤ認識方式及びその方式を用
いた装置の回路図である。
いた装置の回路図である。
【図５】Ａ／Ｄ変換器のコンパレータを追加した回路図
である。
である。
【図６】従来のＩＤ認識方式及びその方式を用いた装置
の回路図である。
の回路図である。
１０ 基準抵抗部 ２０ Ｉ／Ｖ変換器 ３０ Ａ／Ｄ変換器 ４０、４１ ＤＵＴ切換回路 ５０、５１ Ｉ／Ｖ変換器 ６０、６１ Ａ／Ｄ変換器 ７０ ソケットボード ７１ ＩＣソケット ８０ ハンドラ ９０ パターン １００ 伝送ライン
Claims (5)
- 【請求項１】 共通の基準電圧を基準抵抗によりＩＤコ
ード毎の電流に変換することを特徴としたＩＤ認識方
式。 - 【請求項２】 共通の基準電圧を複数の基準抵抗により
複数の桁数としてＩＤコードを多値化したＩＤ認識方
式。 - 【請求項３】 ＩＤコードを付与するデバイスに、共通
の基準電圧により電流に変換する基準抵抗を設け、 該基準抵抗に流れる電流を電圧に変換するＩ／Ｖ変換器
と、 該Ｉ／Ｖ変換器の電圧出力をデジタル値に変換するＡ／
Ｄ変換器と、 を具備して、ＩＤコードを認識するＩＤ認識装置。 - 【請求項４】 基準電圧を複数の回路に切り換えでき、
基準電圧に接続した回路以外はＧＮＤ接続する切換回路
と、 該切換回路の複数の回路のそれぞれと接続される基準抵
抗を設けた複数のデバイスと、 該複数のデバイスの基準抵抗にそれぞれ接続されるダイ
オードの出力を受けて電圧に変換するＩ／Ｖ変換器と、 該Ｉ／Ｖ変換器の電圧をデジタル値に変換するＡ／Ｄ変
換器と、 を具備して、前記デバイスのＩＤコードを認識するＩＤ
認識装置。 - 【請求項５】 Ｉ／Ｖ変換した電圧出力をデジタル値に
変換するＡ／Ｄ変換器にエラー検出用コンパレータを設
けた請求項３又は４のＩＤ認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11175772A JP2001004701A (ja) | 1999-06-22 | 1999-06-22 | Ｉｄ認識方式及びその方式を用いたｉｄ認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11175772A JP2001004701A (ja) | 1999-06-22 | 1999-06-22 | Ｉｄ認識方式及びその方式を用いたｉｄ認識装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001004701A true JP2001004701A (ja) | 2001-01-12 |
Family
ID=16002002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11175772A Withdrawn JP2001004701A (ja) | 1999-06-22 | 1999-06-22 | Ｉｄ認識方式及びその方式を用いたｉｄ認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001004701A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003255020A (ja) * | 2002-03-01 | 2003-09-10 | Advantest Corp | 基板異常検出回路付き装置 |
| US8922233B2 (en) | 2011-03-08 | 2014-12-30 | Samsung Electronics Co., Ltd. | Apparatus for testing a semiconductor device and method of testing a semiconductor device |
-
1999
- 1999-06-22 JP JP11175772A patent/JP2001004701A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003255020A (ja) * | 2002-03-01 | 2003-09-10 | Advantest Corp | 基板異常検出回路付き装置 |
| US8922233B2 (en) | 2011-03-08 | 2014-12-30 | Samsung Electronics Co., Ltd. | Apparatus for testing a semiconductor device and method of testing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109901002B (zh) | 连接器的引脚连接测试系统及其方法 | |
| US8806083B2 (en) | Identification address configuration circuit and method without use of dedicated address pins | |
| US7245139B2 (en) | Tester channel to multiple IC terminals | |
| US5068604A (en) | Method of and device for testing multiple power supply connections of an integrated circuit on a printed circuit board | |
| US7516027B2 (en) | Configurable voltage regulator | |
| CN101185003B (zh) | 电源电压监视 | |
| CN201628954U (zh) | 电子产品标识装置及电子设备 | |
| US4183460A (en) | In-situ test and diagnostic circuitry and method for CML chips | |
| WO2001079868A2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| US4651084A (en) | Fault test apparatus for conductors of multiconductor cable | |
| US6198418B1 (en) | Digital-to analog converter accurately testable without complicated circuit configuration, semiconductor integrated circuit device using the same and testing method thereof | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| TW562949B (en) | Circuit for improved test and calibration in automated test equipment | |
| JP2001004701A (ja) | Ｉｄ認識方式及びその方式を用いたｉｄ認識装置 | |
| EP0317578A4 (en) | THREE-LEVEL SWITCH TEST DEVICE. | |
| EP0423451B1 (en) | Transient current peak detector | |
| US7187193B2 (en) | MCU test device for multiple integrated circuit chips | |
| JP2002071755A (ja) | 半導体試験装置 | |
| US5294929A (en) | Control system for peripheral devices | |
| US6888357B2 (en) | Electric circuit arrangement and method for checking the intactness of a photodiode array | |
| JP2806656B2 (ja) | Ｒｏｍコードチェック回路 | |
| WO2002009114A2 (en) | Simple chip identification | |
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| JP2004048566A (ja) | 半導体集積回路のテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |