JP2806656B2 - Ｒｏｍコードチェック回路 - Google Patents
Ｒｏｍコードチェック回路Info
- Publication number
- JP2806656B2 JP2806656B2 JP3235787A JP23578791A JP2806656B2 JP 2806656 B2 JP2806656 B2 JP 2806656B2 JP 3235787 A JP3235787 A JP 3235787A JP 23578791 A JP23578791 A JP 23578791A JP 2806656 B2 JP2806656 B2 JP 2806656B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- signal
- rom code
- code
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＲＯＭ（リード・オンリ
・メモリ）コードチェック回路に関する。
・メモリ）コードチェック回路に関する。
【０００２】
【従来の技術】従来のＲＯＭコードのチェック回路は、
図３に示すように、先のとがった導通針２０を針立てパ
ッド２１に立て、ＩＣチップ２４のＧＮＤ端子２５より
接地を取り、電源１６に所定の電圧を加え、電源１６か
ら抵抗１７，導通線１９，針立てパッド２１，デプレッ
ション型トランジスタ２２（又はエンハンスメント型ト
ランジスタ２３）を通ってＧＮＤ間に電圧を加える。こ
のとき、抵抗１７と導通線１９の中間の出力点１８をモ
ニターする。デプレッション型トランジスタ２２が入っ
ている場合は、デプレッション型トランジスタ２２がＯ
Ｎ状態である為、電源１６からＧＮＤに電流が流れ、前
記出力点１８の電圧レベルは、抵抗１７対デプレッショ
ン型トランジスタ２２の比によってきまるが、あらかじ
めデプレッション型トランジスタ２３より大きい値の抵
抗を取り付けるので、出力点１８にはＧＮＤレベル
“０”が出力される。
図３に示すように、先のとがった導通針２０を針立てパ
ッド２１に立て、ＩＣチップ２４のＧＮＤ端子２５より
接地を取り、電源１６に所定の電圧を加え、電源１６か
ら抵抗１７，導通線１９，針立てパッド２１，デプレッ
ション型トランジスタ２２（又はエンハンスメント型ト
ランジスタ２３）を通ってＧＮＤ間に電圧を加える。こ
のとき、抵抗１７と導通線１９の中間の出力点１８をモ
ニターする。デプレッション型トランジスタ２２が入っ
ている場合は、デプレッション型トランジスタ２２がＯ
Ｎ状態である為、電源１６からＧＮＤに電流が流れ、前
記出力点１８の電圧レベルは、抵抗１７対デプレッショ
ン型トランジスタ２２の比によってきまるが、あらかじ
めデプレッション型トランジスタ２３より大きい値の抵
抗を取り付けるので、出力点１８にはＧＮＤレベル
“０”が出力される。
【０００３】又、エンハンスメント型トランジスタ２３
の場合は、このエンハンスメント型トランジスタ２３が
ＯＦＦ状態なので電源とＧＮＤ間は切り離され、出力点
１８には電源レベル“１”が出力される。
の場合は、このエンハンスメント型トランジスタ２３が
ＯＦＦ状態なので電源とＧＮＤ間は切り離され、出力点
１８には電源レベル“１”が出力される。
【０００４】このようにして、ＲＯＭコードごとにデプ
レッション型トランジスタ２２，エンハンスメント型ト
ランジスタ２３の位置を変えることによって、ＲＯＭコ
ードの識別を行なっていた。
レッション型トランジスタ２２，エンハンスメント型ト
ランジスタ２３の位置を変えることによって、ＲＯＭコ
ードの識別を行なっていた。
【０００５】尚図３において、点線で囲まれた領域３０
は、ＩＣチィップ２４上の領域３０′部分を拡大して回
路図として示されている。
は、ＩＣチィップ２４上の領域３０′部分を拡大して回
路図として示されている。
【０００６】
【発明が解決しようとする課題】前述した従来のＲＯＭ
コードチェックの構成では、ＩＣチップ２４の中に針２
０を立てる為、操作に熟知するまで時間がかかり、熟知
しても針２０の操作ミスにより、ＩＣチップ２４にキズ
を付けて、これをこわすおそれがあるという欠点があ
る。
コードチェックの構成では、ＩＣチップ２４の中に針２
０を立てる為、操作に熟知するまで時間がかかり、熟知
しても針２０の操作ミスにより、ＩＣチップ２４にキズ
を付けて、これをこわすおそれがあるという欠点があ
る。
【０００７】又、ＩＣチップ２４を樹脂で封入してしま
うと、樹脂をはがさなければならないという欠点もあ
る。
うと、樹脂をはがさなければならないという欠点もあ
る。
【０００８】１つのＩＣチップ２４を測定するのに時間
を要し、大量のＩＣチップをチェックすることはできな
いという欠点もある。
を要し、大量のＩＣチップをチェックすることはできな
いという欠点もある。
【０００９】本発明の目的は、前記諸欠点を解決し、Ｉ
Ｃチップを破損する心配がなく、すみやかに電気的測定
試験ができるようにしたＲＯＭコードチェック回路を提
供することにある。
Ｃチップを破損する心配がなく、すみやかに電気的測定
試験ができるようにしたＲＯＭコードチェック回路を提
供することにある。
【００１０】
【課題を解決するための手段】本発明のＲＯＭコードチ
ェック回路は、ＩＣチップに内蔵されたＲＯＭのＲＯＭ
コードの読み出し命令によりＲＯＭコード読み出し命令
信号を出力する命令発生回路と、所定のタイミング信号
を出力するタイミング発生回路と、前記ＲＯＭコード読
み出し命令信号に対応して内部のデータバスをそれぞれ
プルアップするプルアップ手段と、前記データバスにド
レインをそれぞれ接続し前記ＲＯＭコード読み出し命令
信号および前記タイミング信号に対応してそれぞれ導通
する第１のトランジスタ群と、第１のトランジスタ群の
各ソースにドレインをそれぞれ接続しゲートおよびソー
スをそれぞれ接地し前記ＲＯＭコードに対応してデプレ
ッション型またはエンハンスメント型にプログラムされ
た第２のトランジスタ群とを備え、前記データバスを介
して前記ＲＯＭコードに対応した信号をチェック用に外
部出力している。
ェック回路は、ＩＣチップに内蔵されたＲＯＭのＲＯＭ
コードの読み出し命令によりＲＯＭコード読み出し命令
信号を出力する命令発生回路と、所定のタイミング信号
を出力するタイミング発生回路と、前記ＲＯＭコード読
み出し命令信号に対応して内部のデータバスをそれぞれ
プルアップするプルアップ手段と、前記データバスにド
レインをそれぞれ接続し前記ＲＯＭコード読み出し命令
信号および前記タイミング信号に対応してそれぞれ導通
する第１のトランジスタ群と、第１のトランジスタ群の
各ソースにドレインをそれぞれ接続しゲートおよびソー
スをそれぞれ接地し前記ＲＯＭコードに対応してデプレ
ッション型またはエンハンスメント型にプログラムされ
た第２のトランジスタ群とを備え、前記データバスを介
して前記ＲＯＭコードに対応した信号をチェック用に外
部出力している。
【００１１】
【実施例】図１は本発明の一実施例のマイクロコンピュ
ータに内蔵されたＲＯＭコードチェック用回路の要部の
ブロック図である。
ータに内蔵されたＲＯＭコードチェック用回路の要部の
ブロック図である。
【００１２】図２は図１の各部の波形を示すタイミング
図である。
図である。
【００１３】図２において、図１に関する命令発生回路
５から出力されるＲＯＭコード読み出し命令信号３の波
形，およびタイミング発生回路４から出力されるタイミ
ング信号１の波形，タイミング信号２の波形およびデー
タバス９の波形である。
５から出力されるＲＯＭコード読み出し命令信号３の波
形，およびタイミング発生回路４から出力されるタイミ
ング信号１の波形，タイミング信号２の波形およびデー
タバス９の波形である。
【００１４】図１において、タイミング発生回路４から
出力されるタイミング信号１とタイミング信号２とは、
マイクロコンピュータの１命令サイクル１４（図２）ご
とに“１”の読み出しを繰り返し出力している。命令発
生回路５より、ＲＯＭコード読み出し命令信号３から
“１”が出力されると、インバータ８の出力は“０”と
なり、プルアップトランジスタ１０をＯＮする。プルア
ップトランジスタ１０がＯＮすると、データバス９は電
源レベルになる。
出力されるタイミング信号１とタイミング信号２とは、
マイクロコンピュータの１命令サイクル１４（図２）ご
とに“１”の読み出しを繰り返し出力している。命令発
生回路５より、ＲＯＭコード読み出し命令信号３から
“１”が出力されると、インバータ８の出力は“０”と
なり、プルアップトランジスタ１０をＯＮする。プルア
ップトランジスタ１０がＯＮすると、データバス９は電
源レベルになる。
【００１５】又、ＲＯＭコード読み出し命令信号３から
“１”が出力され、かつタイミング信号１が“１”の時
ＡＮＤ回路６の出力は“１”になる。
“１”が出力され、かつタイミング信号１が“１”の時
ＡＮＤ回路６の出力は“１”になる。
【００１６】又、ＲＯＭコード読み出し命令信号３とタ
イミング信号２とが“１”の時は、ＡＮＤ回路７の出力
も“１”が出力される。
イミング信号２とが“１”の時は、ＡＮＤ回路７の出力
も“１”が出力される。
【００１７】ＡＮＤ回路６，７の出力が“１”になるこ
とにより、エンハンスメント型トランジスタ１１はＯＮ
する。エンハンスメント型トランジスタ１１がＯＮする
と、エンハンスメント型トランジスタ１１に接続されて
いるトランジスタがデプレッション型トランジスタ１３
（以下デプレッションＴｒ）の場合は、デプレッション
Ｔｒは常時ＯＮ状態である為、読み出し期間１５（図
２）ではプルアップトランジスタ１０とエンハンスメン
ト型トランジスタ１１，デプレッションＴｒを通して、
電源からＧＮＤに電流が流れ、前記の中間点にあるＤＡ
ＴＡバス９の出力レベルは、プルアップトランジスタ１
０対エンハンスメント型トランジスタ１１，デプレッシ
ョンＴｒのＯＮ抵抗比によってきまるものである。
とにより、エンハンスメント型トランジスタ１１はＯＮ
する。エンハンスメント型トランジスタ１１がＯＮする
と、エンハンスメント型トランジスタ１１に接続されて
いるトランジスタがデプレッション型トランジスタ１３
（以下デプレッションＴｒ）の場合は、デプレッション
Ｔｒは常時ＯＮ状態である為、読み出し期間１５（図
２）ではプルアップトランジスタ１０とエンハンスメン
ト型トランジスタ１１，デプレッションＴｒを通して、
電源からＧＮＤに電流が流れ、前記の中間点にあるＤＡ
ＴＡバス９の出力レベルは、プルアップトランジスタ１
０対エンハンスメント型トランジスタ１１，デプレッシ
ョンＴｒのＯＮ抵抗比によってきまるものである。
【００１８】しかしあらかじめプルアップトランジスタ
１０とエンハンスメント型トランジスタ１１，デプレッ
ションＴｒのＯＮ抵抗比は、プルアップトランジスタ１
０のＯＮ抵抗の方が大きく作られており、ＤＡＴＡバス
９の出力レベルは、“０”が出力される。又、エンハン
スメント型トランジスタ１１に接続されているトランジ
スタがエンハンスメント型トランジスタ１２（以下通常
Ｔｒとする）の場合は、通常ＴｒはＯＦＦ状態である
為、読み出し期間１５では、エンハンスメント型トラン
ジスタ１１がＯＮしても電源からＧＮＤに電流は流れ
ず、ＤＡＴＡバス９には、プルアップトランジスタ１０
を通って“１”が出力される。
１０とエンハンスメント型トランジスタ１１，デプレッ
ションＴｒのＯＮ抵抗比は、プルアップトランジスタ１
０のＯＮ抵抗の方が大きく作られており、ＤＡＴＡバス
９の出力レベルは、“０”が出力される。又、エンハン
スメント型トランジスタ１１に接続されているトランジ
スタがエンハンスメント型トランジスタ１２（以下通常
Ｔｒとする）の場合は、通常ＴｒはＯＦＦ状態である
為、読み出し期間１５では、エンハンスメント型トラン
ジスタ１１がＯＮしても電源からＧＮＤに電流は流れ
ず、ＤＡＴＡバス９には、プルアップトランジスタ１０
を通って“１”が出力される。
【００１９】前記タイミングのＤＡＴＡバス９を外部か
らモニターすることにより、ＲＯＭコード番号のＤＡＴ
Ａを読み取ることが可能になる。又、１つのＲＯＭコー
ドごとにデプレッションＴｒと通常Ｔｒの位置を変える
ことにより、ＤＡＴＡバス９よりＲＯＭコード別のＤＡ
ＴＡが出力されるので、ＲＯＭコード別の選別が可能に
なる。前記素子を複数個使用することにより、より多く
のＲＯＭコード出力が可能になる。
らモニターすることにより、ＲＯＭコード番号のＤＡＴ
Ａを読み取ることが可能になる。又、１つのＲＯＭコー
ドごとにデプレッションＴｒと通常Ｔｒの位置を変える
ことにより、ＤＡＴＡバス９よりＲＯＭコード別のＤＡ
ＴＡが出力されるので、ＲＯＭコード別の選別が可能に
なる。前記素子を複数個使用することにより、より多く
のＲＯＭコード出力が可能になる。
【００２０】
【発明の効果】以上説明したように、本発明は、ＲＯＭ
コードを容易に外部から確認できる様にする事でＲＯＭ
コード別に選別が可能となり、１ウェハー上でも多種類
のＲＯＭコードを入力することができ、少量多品種の生
産が可能になり、過剰生産が少なくなり、チップコスト
を下げることが可能となるという効果がある。
コードを容易に外部から確認できる様にする事でＲＯＭ
コード別に選別が可能となり、１ウェハー上でも多種類
のＲＯＭコードを入力することができ、少量多品種の生
産が可能になり、過剰生産が少なくなり、チップコスト
を下げることが可能となるという効果がある。
【図１】本発明の一実施例のＲＯＭコードチェック回路
を示すブロック図である。
を示すブロック図である。
【図２】図１の回路の命令発生回路の出力信号波形、タ
イミング発生回路の出力信号の波形，ＤＡＴＡバスの波
形，プリチャージ信号の波形を示すタイミング図であ
る。
イミング発生回路の出力信号の波形，ＤＡＴＡバスの波
形，プリチャージ信号の波形を示すタイミング図であ
る。
【図３】従来のＲＯＭコードチェック回路を示すブロッ
ク図である。
ク図である。
１ タイミング信号 ２ タイミング信号 ３ ＲＯＭコード読み出し命令信号 ４ タイミング発生回路 ５ 命令発生回路 ６，７ ＡＮＤ回路 ８ インバータ ９ ＤＡＴＡバス １０ プルアップトランジスタ １１，１２，２３ エンハンスメント型トランジスタ １３，２２ デプレッション型トランジスタ １４ １命令サイクル １５ 読み出し期間 １６ 電源 １７ 抵抗 １８ 出力点 １９ 導通線 ２０ 先のとがった導通針 ２１ 針立て用パッド ２４ ＩＣチップ ２５ ＧＮＤ端子
Claims (1)
- 【請求項１】 ＩＣチップに内蔵されたＲＯＭのＲＯＭ
コードの読み出し命令によりＲＯＭコード読み出し命令
信号を出力する命令発生回路と、 所定のタイミング信号を出力するタイミング発生回路
と、前記ＲＯＭコード読み出し命令信号に対応して内部のデ
ータバスをそれぞれプルアップするプルアップ手段と 、前記データバスにドレインをそれぞれ接続し前記ＲＯＭ
コード読み出し命令信号および前記タイミング信号に対
応してそれぞれ導通する 第１のトランジスタ群と、 第１のトランジスタ群の各ソースにドレインをそれぞれ
接続しゲートおよびソースをそれぞれ接地し前記ＲＯＭ
コードに対応してデプレッション型またはエンハンスメ
ント型にプログラムされた第２のトランジスタ群とを備
え、 前記データバスを介して前記ＲＯＭコードに対応した信
号をチェック用に外部出力 するＲＯＭコードチェック回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235787A JP2806656B2 (ja) | 1991-09-17 | 1991-09-17 | Ｒｏｍコードチェック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235787A JP2806656B2 (ja) | 1991-09-17 | 1991-09-17 | Ｒｏｍコードチェック回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0572298A JPH0572298A (ja) | 1993-03-23 |
| JP2806656B2 true JP2806656B2 (ja) | 1998-09-30 |
Family
ID=16991251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235787A Expired - Lifetime JP2806656B2 (ja) | 1991-09-17 | 1991-09-17 | Ｒｏｍコードチェック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806656B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618696B1 (ko) * | 2004-04-28 | 2006-09-08 | 주식회사 하이닉스반도체 | 인식 정보를 갖는 메모리 장치 |
| JP2007183188A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144300A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 読み出し専用メモリコード番号確認回路 |
-
1991
- 1991-09-17 JP JP3235787A patent/JP2806656B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572298A (ja) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068604A (en) | Method of and device for testing multiple power supply connections of an integrated circuit on a printed circuit board | |
| US4550289A (en) | Semiconductor integrated circuit device | |
| US6774655B2 (en) | Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit | |
| JPS61258399A (ja) | 半導体集積回路装置 | |
| US4380805A (en) | Tape burn-in circuit | |
| JP2806656B2 (ja) | Ｒｏｍコードチェック回路 | |
| JP3728356B2 (ja) | 半導体装置 | |
| US4628253A (en) | Clock signal test circuit | |
| JP3074015B2 (ja) | 半導体装置 | |
| US6535440B2 (en) | Apparatus and method for package level burn-in test in semiconductor device | |
| US5402018A (en) | Semiconductor integrated circuit | |
| JP2906073B2 (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| US5982188A (en) | Test mode control circuit of an integrated circuit device | |
| WO1982000917A1 (en) | Tape burn-in circuit | |
| US6097218A (en) | Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate | |
| US5815001A (en) | Integrated circuit board with built-in terminal connection testing circuitry | |
| US6643809B2 (en) | Semiconductor device and semiconductor device testing method | |
| JP2707595B2 (ja) | Ｒｏｍコード番号読出回路 | |
| JP3932376B2 (ja) | 命令語発生装置及び半導体記憶素子 | |
| US5844916A (en) | Built in access time comparator | |
| JP2692555B2 (ja) | 自己過電流保護回路 | |
| US6791348B2 (en) | Digital overcurrent test | |
| US6492706B1 (en) | Programmable pin flag | |
| JP3097458B2 (ja) | テスト機能を備えた半導体装置 | |
| JP3093685B2 (ja) | 集積回路およびその機能試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |