JP2007183188A - 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム - Google Patents
半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム Download PDFInfo
- Publication number
- JP2007183188A JP2007183188A JP2006001880A JP2006001880A JP2007183188A JP 2007183188 A JP2007183188 A JP 2007183188A JP 2006001880 A JP2006001880 A JP 2006001880A JP 2006001880 A JP2006001880 A JP 2006001880A JP 2007183188 A JP2007183188 A JP 2007183188A
- Authority
- JP
- Japan
- Prior art keywords
- output
- test
- semiconductor device
- mode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
Abstract
【解決手段】本発明の半導体試験システムは、入力されるテスト信号に基づいてデータを出力する第1のモードと出力をハイインピーダンスにする第2のモードとを切り替える出力バッファ14を有する半導体装置10の試験を行う半導体試験システムであって、テスト信号を半導体装置10に供給するテスト信号発生器21と、出力バッファ14が第2のモードである場合に出力バッファ14の出力を所定の電位とする外部検査回路22と、出力バッファ14の出力の電位を測定する検出回路23とを有し、テスト信号が第1のモードを指定する場合は、データに基づき半導体装置10内の縮退故障を検出し、テスト信号が第2のモードを指定する場合は、所定の電位に基づき半導体装置10内の縮退故障を検出するものである。
【選択図】図1
Description
以下図面を参照して本発明の実施の形態について説明する。実施の形態1にかかる半導体試験システム1のブロック図を図1に示す。図1に示すように半導体試験システム1は、半導体装置10とテスター装置20とを有している。半導体装置10は、被テストデバイスである。半導体装置10は、外部接続用の入力端子11と出力端子12とを有し、内部に論理回路13と出力バッファ14とを有している。なお、半導体装置は、入力端子11、出力端子12、論理回路13、出力バッファ14を複数有していても良い。
実施の形態2にかかる半導体試験システム2は、実施の形態1にかかる半導体試験システム1と実質的に同じである。実施の形態1にかかる半導体試験システム1の外部検査回路22は、出力バッファ14の出力がハイインピーダンス状態である場合に抵抗R22を介して電源電圧VDDを出力端子12に供給するものである。これに対し、実施の形態2にかかる半導体試験システム2の外部検査回路22'は、出力バッファ14の出力がハイインピーダンス状態である場合にアクティブロード回路を介して出力端子12に所定の電位(例えば、基準電圧源VTの電圧)を供給するものである。
10 半導体装置
11 入力端子
12 出力端子
13 論理回路
14 出力バッファ
14a 3ステートバッファ
15 入力配線
16 データ配線
17 制御配線
18 出力配線
19 縮退故障
20 テスター装置
21 テスト信号発生器
221、222 電流源
22 外部検査回路
23 検出回路
231 入力バッファ
232 出力バッファ
D1〜D4 ダイオード
ioh 電流源制御部
iol 電流源制御部
VT 基準電圧源
R22 抵抗
Claims (6)
- 入力されるテスト信号に基づいてデータを出力する第1のモードと出力をハイインピーダンスにする第2のモードとを切り替える出力バッファを有する半導体装置の試験を行う半導体試験システムであって、
前記テスト信号を前記半導体装置に供給するテスト信号発生器と、
前記出力バッファが前記第2のモードである場合に前記出力バッファの出力を所定の電位とする外部検査回路と、
前記出力バッファの出力の電位を測定する検出回路とを有し、
前記検出回路は、前記テスト信号が前記第1のモードを指定する場合は、前記データに基づき前記半導体装置内の縮退故障を検出し、前記テスト信号が前記第2のモードを指定する場合は、前記所定の電位に基づき前記半導体装置内の縮退故障を検出する半導体試験システム。 - 前記外部検査回路は、前記テスト信号発生器と前記検出回路とが搭載される装置と前記半導体装置とを接続する基板上に搭載される回路であることを特徴とする請求項1に記載の半導体試験システム。
- 前記外部検査回路は、抵抗を介して前記出力バッファの出力に所定の電位を印加する回路であることを特徴とする請求項1又は2に記載の半導体試験システム。
- 前記抵抗は、前記出力バッファが前記第1のモードである場合の出力インピーダンスよりも高い抵抗値を有することを特徴とする請求項3に記載の半導体試験システム。
- 前記外部検査回路は、前記テスト信号発生器と前記検出回路とが搭載される装置に内蔵されるアクティブロード回路であることを特徴とする請求項1に記載の半導体試験システム。
- 入力されるテスト信号に基づいてデータを出力する第1のモードと出力をハイインピーダンスにする第2のモードとを切り替える出力バッファを有する半導体装置に対する試験方法であって、
前記テスト信号を前記半導体装置に供給し、
前記出力バッファが前記第2のモードである場合に前記出力バッファの出力を所定の電位とし、
前記テスト信号が前記第1のモードを指定する場合は、前記データに基づき前記半導体装置内の縮退故障を検出し、前記テスト信号が前記第2のモードを指定する場合は、前記所定の電位に基づき前記半導体装置内の縮退故障を検出する試験方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001880A JP2007183188A (ja) | 2006-01-06 | 2006-01-06 | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
US11/649,225 US7511506B2 (en) | 2006-01-06 | 2007-01-04 | Semiconductor testing system and testing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001880A JP2007183188A (ja) | 2006-01-06 | 2006-01-06 | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007183188A true JP2007183188A (ja) | 2007-07-19 |
Family
ID=38284910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006001880A Pending JP2007183188A (ja) | 2006-01-06 | 2006-01-06 | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7511506B2 (ja) |
JP (1) | JP2007183188A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6688665B2 (ja) * | 2016-04-11 | 2020-04-28 | 横河電機株式会社 | 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370175A (ja) * | 1986-09-12 | 1988-03-30 | Hitachi Ltd | 論理回路の検査方法 |
JPS63260145A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体集積回路 |
JPH0572298A (ja) * | 1991-09-17 | 1993-03-23 | Nec Ic Microcomput Syst Ltd | Romコードチエツク回路 |
JPH09101330A (ja) * | 1995-10-06 | 1997-04-15 | Nippon Avionics Co Ltd | プルアップ抵抗及びプルダウン抵抗の自動試験器 |
JPH09127194A (ja) * | 1995-10-26 | 1997-05-16 | Mitsubishi Electric Corp | 半導体集積回路のテスト装置およびテスト方法 |
JP2000292499A (ja) * | 1999-04-07 | 2000-10-20 | Hitachi Ltd | 論理集積回路およびそれを用いた半導体装置 |
JP2002139546A (ja) * | 2000-10-30 | 2002-05-17 | Mitsubishi Electric Corp | テスト回路 |
JP2003315422A (ja) * | 2002-04-26 | 2003-11-06 | Matsushita Electric Ind Co Ltd | 半導体回路及びそのテスト方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2827229B2 (ja) * | 1988-10-14 | 1998-11-25 | 日本電気株式会社 | 半導体集積回路 |
JPH02246151A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 抵抗手段と論理回路、入力回路、ヒューズ切断回路、駆動回路、電源回路、静電保護回路及びこれらを含む半導体記憶装置ならびにそのレイアウト方式及びテスト方式 |
JP2673395B2 (ja) * | 1990-08-29 | 1997-11-05 | 三菱電機株式会社 | 半導体記憶装置およびそのテスト方法 |
JP3193810B2 (ja) * | 1993-08-31 | 2001-07-30 | 富士通株式会社 | 不揮発性半導体記憶装置及びその試験方法 |
JP3495787B2 (ja) * | 1994-06-30 | 2004-02-09 | 株式会社ルネサステクノロジ | 半導体装置 |
JPH1130649A (ja) * | 1997-07-10 | 1999-02-02 | Mitsubishi Electric Corp | 半導体回路のテスト方法及びテスト装置 |
JP3189798B2 (ja) | 1998-08-13 | 2001-07-16 | 日本電気株式会社 | 出力バッファ回路 |
DE10005161A1 (de) * | 1999-04-30 | 2000-11-02 | Fujitsu Ltd | Halbleiter-Speicheranordnung, Leiterplatte, auf welcher eine Halbleiter-Speicheranordnung montiert ist, und Verfahren zum Testen der Zwischenverbindung zwischen einer Halbleiter-Speicheranordnung und einer Leiterplatte |
JP2000338191A (ja) | 1999-05-28 | 2000-12-08 | Nec Corp | 半導体装置およびそのテスト方法 |
-
2006
- 2006-01-06 JP JP2006001880A patent/JP2007183188A/ja active Pending
-
2007
- 2007-01-04 US US11/649,225 patent/US7511506B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370175A (ja) * | 1986-09-12 | 1988-03-30 | Hitachi Ltd | 論理回路の検査方法 |
JPS63260145A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体集積回路 |
JPH0572298A (ja) * | 1991-09-17 | 1993-03-23 | Nec Ic Microcomput Syst Ltd | Romコードチエツク回路 |
JPH09101330A (ja) * | 1995-10-06 | 1997-04-15 | Nippon Avionics Co Ltd | プルアップ抵抗及びプルダウン抵抗の自動試験器 |
JPH09127194A (ja) * | 1995-10-26 | 1997-05-16 | Mitsubishi Electric Corp | 半導体集積回路のテスト装置およびテスト方法 |
JP2000292499A (ja) * | 1999-04-07 | 2000-10-20 | Hitachi Ltd | 論理集積回路およびそれを用いた半導体装置 |
JP2002139546A (ja) * | 2000-10-30 | 2002-05-17 | Mitsubishi Electric Corp | テスト回路 |
JP2003315422A (ja) * | 2002-04-26 | 2003-11-06 | Matsushita Electric Ind Co Ltd | 半導体回路及びそのテスト方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070170927A1 (en) | 2007-07-26 |
US7511506B2 (en) | 2009-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100412589B1 (ko) | 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법 | |
JP2009276278A (ja) | テスト条件の生成方法およびテスト条件生成装置 | |
JP2005033067A (ja) | 半導体集積回路、その静電気耐圧試験方法及び装置 | |
JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
JP5167975B2 (ja) | 半導体装置 | |
US7538558B2 (en) | Failure detection apparatus and failure detection method for a semiconductor apparatus | |
JP2007183188A (ja) | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统 | |
US8310246B2 (en) | Continuity testing apparatus and continuity testing method including open/short detection circuit | |
JPWO2009084424A1 (ja) | 半導体テスト装置、半導体装置および試験方法 | |
US20050216803A1 (en) | Integrated circuit device | |
JP2010165755A (ja) | 半導体装置 | |
US20120075937A1 (en) | Semiconductor Memory Device | |
JP4705493B2 (ja) | 半導体集積回路 | |
KR100647473B1 (ko) | 멀티 칩 패키지 반도체 장치 및 불량 검출방법 | |
JP2006339338A (ja) | 半導体装置 | |
JP2014202634A (ja) | 電子回路の双方向信号線の電気検査法 | |
JP5727358B2 (ja) | 半導体装置 | |
JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
JPWO2008053526A1 (ja) | プリント板接続試験装置および方法 | |
US11442108B1 (en) | Isolation logic test circuit and associated test method | |
JP2007328852A (ja) | 半導体装置 | |
JP2001296334A (ja) | 集積回路および故障検出方法 | |
US9347986B2 (en) | Method and device for controlling the latency of electronic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |