JP2673395B2 - 半導体記憶装置およびそのテスト方法 - Google Patents
半導体記憶装置およびそのテスト方法Info
- Publication number
- JP2673395B2 JP2673395B2 JP3202006A JP20200691A JP2673395B2 JP 2673395 B2 JP2673395 B2 JP 2673395B2 JP 3202006 A JP3202006 A JP 3202006A JP 20200691 A JP20200691 A JP 20200691A JP 2673395 B2 JP2673395 B2 JP 2673395B2
- Authority
- JP
- Japan
- Prior art keywords
- line pair
- test
- column
- read
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/34—Accessing multiple bits simultaneously
Description
【０００１】
【産業上の利用分野】この発明は半導体記憶装置に関
し、特にテスト回路を備えた半導体記憶装置に関する。
し、特にテスト回路を備えた半導体記憶装置に関する。
【０００２】
【従来の技術】図３８は従来のダイナミックランダムア
クセスメモリ（以下ＤＲＡＭと呼ぶ）の主要部の構成を
示す回路図である。
クセスメモリ（以下ＤＲＡＭと呼ぶ）の主要部の構成を
示す回路図である。
【０００３】図３８に示すように、複数のビット線対Ｂ
Ｌ０，／ＢＬ０〜ＢＬ１０２３，／ＢＬ１０２３および
複数のワード線ＷＬ０，ＷＬ１が互いに交差するように
配置され、それらの交点にメモリセルＭＣ０，ＭＣ１が
設けられている。メモリセルＭＣ０は容量値ＣＳを有す
るキャパシタＣ０およびＮチャネルＭＯＳトランジスタ
Ｑ３０を含む。メモリセルＭＣ１はキャパシタＣ１およ
びＮチャネルＭＯＳトランジスタＱ３１を含む。キャパ
シタＣ０はトランジスタＱ３０を介してビット線ＢＬ０
に接続され、キャパシタＣ１はトランジスタＱ３１を介
してビット線／ＢＬ０に接続される。トランジスタＱ３
０，Ｑ３１のゲートにそれぞれワード線ＷＬ０，ＷＬ１
が接続される。
Ｌ０，／ＢＬ０〜ＢＬ１０２３，／ＢＬ１０２３および
複数のワード線ＷＬ０，ＷＬ１が互いに交差するように
配置され、それらの交点にメモリセルＭＣ０，ＭＣ１が
設けられている。メモリセルＭＣ０は容量値ＣＳを有す
るキャパシタＣ０およびＮチャネルＭＯＳトランジスタ
Ｑ３０を含む。メモリセルＭＣ１はキャパシタＣ１およ
びＮチャネルＭＯＳトランジスタＱ３１を含む。キャパ
シタＣ０はトランジスタＱ３０を介してビット線ＢＬ０
に接続され、キャパシタＣ１はトランジスタＱ３１を介
してビット線／ＢＬ０に接続される。トランジスタＱ３
０，Ｑ３１のゲートにそれぞれワード線ＷＬ０，ＷＬ１
が接続される。
【０００４】ビット線対ＢＬ０，／ＢＬ０には、Ｎチャ
ネルＭＯＳトランジスタＱ３２，Ｑ３３を含むセンスア
ンプ回路ＳＥと、ＰチャネルＭＯＳトランジスタＱ３
５，Ｑ３６を含むリストア回路ＲＳとが接続される。セ
ンスアンプ回路ＳＥおよびリストア回路ＲＳがセンスア
ンプ５０を構成する。センスアンプ回路ＳＥのコモンノ
ード線ＣＮ１はＮチャネルＭＯＳトランジスタＱ３４を
介して接地線Ｖｓｓに接続され、リストア回路ＲＳのコ
モンノード線ＣＮ２は、ＰチャネルＭＯＳトランジスタ
Ｑ３７を介して電源線Ｖｃｃに接続される。トランジス
タＱ３４，Ｑ３７のゲートにはそれぞれセンスアンプ回
路活性化信号φｓおよびリストア回路活性化信号／φｓ
が与えられる。
ネルＭＯＳトランジスタＱ３２，Ｑ３３を含むセンスア
ンプ回路ＳＥと、ＰチャネルＭＯＳトランジスタＱ３
５，Ｑ３６を含むリストア回路ＲＳとが接続される。セ
ンスアンプ回路ＳＥおよびリストア回路ＲＳがセンスア
ンプ５０を構成する。センスアンプ回路ＳＥのコモンノ
ード線ＣＮ１はＮチャネルＭＯＳトランジスタＱ３４を
介して接地線Ｖｓｓに接続され、リストア回路ＲＳのコ
モンノード線ＣＮ２は、ＰチャネルＭＯＳトランジスタ
Ｑ３７を介して電源線Ｖｃｃに接続される。トランジス
タＱ３４，Ｑ３７のゲートにはそれぞれセンスアンプ回
路活性化信号φｓおよびリストア回路活性化信号／φｓ
が与えられる。
【０００５】ビット線ＢＬ０，／ＢＬ０はＮチャネルＭ
ＯＳトランジスタＱ４１，Ｑ４２を介して入出力線対Ｉ
Ｏ，／ＩＯに接続される。また、ビット線ＢＬ０とビッ
ト線／ＢＬ０との間にはＮチャネルＭＯＳトランジスタ
Ｑ３８が接続される。ビット線ＢＬ０，／ＢＬ０はそれ
ぞれＮチャネルＭＯＳトランジスタＱ３９，Ｑ４０を介
してプリチャージ電位ＶBLに結合される。プリチャージ
電位ＶBLは、電源電圧Ｖｃｃの約１／２である。トラン
ジスタＱ３８〜Ｑ４０のゲートにはビット線イコライズ
信号φEQが与えられる。
ＯＳトランジスタＱ４１，Ｑ４２を介して入出力線対Ｉ
Ｏ，／ＩＯに接続される。また、ビット線ＢＬ０とビッ
ト線／ＢＬ０との間にはＮチャネルＭＯＳトランジスタ
Ｑ３８が接続される。ビット線ＢＬ０，／ＢＬ０はそれ
ぞれＮチャネルＭＯＳトランジスタＱ３９，Ｑ４０を介
してプリチャージ電位ＶBLに結合される。プリチャージ
電位ＶBLは、電源電圧Ｖｃｃの約１／２である。トラン
ジスタＱ３８〜Ｑ４０のゲートにはビット線イコライズ
信号φEQが与えられる。
【０００６】ワード線ＷＬ０，ＷＬ１はロウデコーダ
（図示せず）に接続される。ロウデコーダは、外部から
与えられる行アドレス信号に応答して１つのワード線を
選択する。選択されたワード線が、ワード線駆動回路
（図示せず）により駆動される。
（図示せず）に接続される。ロウデコーダは、外部から
与えられる行アドレス信号に応答して１つのワード線を
選択する。選択されたワード線が、ワード線駆動回路
（図示せず）により駆動される。
【０００７】一方、トランジスタＱ４１，Ｑ４２のゲー
トにはコラムデコーダ（図示せず）によりコラム選択信
号Ｙ０が与えられる。コラムデコーダは、外部から与え
られる列アドレス信号に応答して、複数のビット線のう
ち１つを選択し、対応するコラム選択信号を活性状態に
する。それにより、ビット線対が入出力線対ＩＯ，／Ｉ
Ｏに接続される。入出力線対ＩＯ，／ＩＯには書込ドラ
イバ１４０が接続される。
トにはコラムデコーダ（図示せず）によりコラム選択信
号Ｙ０が与えられる。コラムデコーダは、外部から与え
られる列アドレス信号に応答して、複数のビット線のう
ち１つを選択し、対応するコラム選択信号を活性状態に
する。それにより、ビット線対が入出力線対ＩＯ，／Ｉ
Ｏに接続される。入出力線対ＩＯ，／ＩＯには書込ドラ
イバ１４０が接続される。
【０００８】図３９の波形図を参照しながら図３８のＤ
ＲＡＭの読出動作を説明する。読出開始時刻ｔ１より前
には、イコライズ信号φEQが“Ｈ”レベルとなってい
る。それにより、ビット線ＢＬ０，／ＢＬ０はともにプ
リチャージ電位ＶBLにプリチャージされる。時刻ｔ０に
イコライズ信号φEQが“Ｌ”レベルになる。それによ
り、ビット線ＢＬ０，／ＢＬ０が互いに切離され、かつ
ビット線ＢＬ０，／ＢＬ０がプリチャージ電位ＶBLから
切離される。
ＲＡＭの読出動作を説明する。読出開始時刻ｔ１より前
には、イコライズ信号φEQが“Ｈ”レベルとなってい
る。それにより、ビット線ＢＬ０，／ＢＬ０はともにプ
リチャージ電位ＶBLにプリチャージされる。時刻ｔ０に
イコライズ信号φEQが“Ｌ”レベルになる。それによ
り、ビット線ＢＬ０，／ＢＬ０が互いに切離され、かつ
ビット線ＢＬ０，／ＢＬ０がプリチャージ電位ＶBLから
切離される。
【０００９】時刻ｔ１に、たとえばワード線ＷＬ０の電
位が立上がる。それにより、メモリセルＭＣ０のキャパ
シタＣ０にストアされた電荷がビット線ＢＬ０に読出さ
れる。キャパシタＣ０に“Ｌ”のデータが書込まれたと
仮定すると、ビット線ＢＬ０の電位はビット線／ＢＬ０
の電位（ＶBL）よりも低くなる。
位が立上がる。それにより、メモリセルＭＣ０のキャパ
シタＣ０にストアされた電荷がビット線ＢＬ０に読出さ
れる。キャパシタＣ０に“Ｌ”のデータが書込まれたと
仮定すると、ビット線ＢＬ０の電位はビット線／ＢＬ０
の電位（ＶBL）よりも低くなる。
【００１０】その後、時刻ｔ２に、活性化信号φｓが
“Ｈ”レベルに立上がると、センスアンプ回路ＳＥが活
性状態になる。その結果、ビット線ＢＬ０，／ＢＬ０間
の電位差が増幅され、ビット線ＢＬ０の電位が接地電位
Ｖｓｓまで引下げられる。
“Ｈ”レベルに立上がると、センスアンプ回路ＳＥが活
性状態になる。その結果、ビット線ＢＬ０，／ＢＬ０間
の電位差が増幅され、ビット線ＢＬ０の電位が接地電位
Ｖｓｓまで引下げられる。
【００１１】時刻ｔ３に、活性化信号／φｓが“Ｌ”レ
ベルになると、リストア回路ＲＳが活性状態になる。そ
の結果、ビット線／ＢＬ０の電位が電源電位Ｖｃｃまで
引上げられる。
ベルになると、リストア回路ＲＳが活性状態になる。そ
の結果、ビット線／ＢＬ０の電位が電源電位Ｖｃｃまで
引上げられる。
【００１２】時刻ｔ４には、コラムデコーダによりトラ
ンジスタＱ４１，Ｑ４２がオンにされる。それにより、
ビット線対ＢＬ０，／ＢＬ０上のデータが入出力線対Ｉ
Ｏ，／ＩＯに読出される。その後、時刻ｔ５に、活性化
信号φｓが“Ｌ”レベルになると、センスアンプ回路Ｓ
Ｅが非活性となる。時刻ｔ６に、活性化信号／φｓが
“Ｈ”レベルになると、リストア回路ＲＳが非活性にな
る。時刻ｔ７にイコライズ信号φEQが“Ｈ”レベルにな
ると、ビット線対ＢＬ０，／ＢＬ０は再びプリチャージ
電位ＶBLにプリチャージされる。
ンジスタＱ４１，Ｑ４２がオンにされる。それにより、
ビット線対ＢＬ０，／ＢＬ０上のデータが入出力線対Ｉ
Ｏ，／ＩＯに読出される。その後、時刻ｔ５に、活性化
信号φｓが“Ｌ”レベルになると、センスアンプ回路Ｓ
Ｅが非活性となる。時刻ｔ６に、活性化信号／φｓが
“Ｈ”レベルになると、リストア回路ＲＳが非活性にな
る。時刻ｔ７にイコライズ信号φEQが“Ｈ”レベルにな
ると、ビット線対ＢＬ０，／ＢＬ０は再びプリチャージ
電位ＶBLにプリチャージされる。
【００１３】図４０の波形図を参照しながら図３８のＤ
ＲＡＭの書込動作を説明する。時刻ｔ０からｔ３までの
動作は読出動作と同様である。時刻ｔ４に、コラムデコ
ーダによりトランジスタＱ４１，Ｑ４２がオンされる。
書込動作時には、入出力線対ＩＯ，／ＩＯには、書込ド
ライバ１４０により書込データが与えられている。した
がって、ビット線対ＢＬ０，／ＢＬ０が入出力線対Ｉ
Ｏ，／ＩＯに接続されると、ビット線対ＢＬ０，／ＢＬ
０上のデータが、入出力線対ＩＯ，／ＩＯ上のデータに
より書換えられる。その書換えられたデータがメモリセ
ルに書込まれる。時刻ｔ５からｔ７までの動作も、読出
動作と同様である。
ＲＡＭの書込動作を説明する。時刻ｔ０からｔ３までの
動作は読出動作と同様である。時刻ｔ４に、コラムデコ
ーダによりトランジスタＱ４１，Ｑ４２がオンされる。
書込動作時には、入出力線対ＩＯ，／ＩＯには、書込ド
ライバ１４０により書込データが与えられている。した
がって、ビット線対ＢＬ０，／ＢＬ０が入出力線対Ｉ
Ｏ，／ＩＯに接続されると、ビット線対ＢＬ０，／ＢＬ
０上のデータが、入出力線対ＩＯ，／ＩＯ上のデータに
より書換えられる。その書換えられたデータがメモリセ
ルに書込まれる。時刻ｔ５からｔ７までの動作も、読出
動作と同様である。
【００１４】近年、半導体記憶装置の大容量化に伴い、
テスト時間の増大が顕著となっている。そこで、飛躍的
にテスト時間を短縮することができる技術として、ライ
ンモードテストが１９８９ ＩＥＥＥ Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉ
ｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆＴｅ
ｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．２４４−２４５
に提案されている。このラインモードテストによると、
１つのワード線に接続されるすべてのメモリセルが同時
にテストされるので、多数のビットを一度にテストする
ことが可能となる。したがって、テスト時間の大幅な短
縮が期待される。
テスト時間の増大が顕著となっている。そこで、飛躍的
にテスト時間を短縮することができる技術として、ライ
ンモードテストが１９８９ ＩＥＥＥ Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉ
ｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆＴｅ
ｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．２４４−２４５
に提案されている。このラインモードテストによると、
１つのワード線に接続されるすべてのメモリセルが同時
にテストされるので、多数のビットを一度にテストする
ことが可能となる。したがって、テスト時間の大幅な短
縮が期待される。
【００１５】図４１は、ラインモードテストの機能を有
する従来のダイナミック型半導体記憶装置の主要部の構
成を示す図である。
する従来のダイナミック型半導体記憶装置の主要部の構
成を示す図である。
【００１６】図４１において、複数のビット線対ＢＬ，
／ＢＬおよび複数のワード線ＷＬが互いに交差するよう
に配置され、それらの交点にメモリセルＭＣが設けられ
ている。複数のワード線ＷＬは、デコーダ３１およびワ
ードドライバ３２を含むロウデコーダ３に接続されてい
る。各ビット線対ＢＬ，／ＢＬにはセンスアンプ５０が
接続されている。また、各ビット線対ＢＬ，／ＢＬは、
ＮチャネルＭＯＳトランジスタ１２１，１２２およびＮ
チャネルＭＯＳトランジスタ１２５，１２６を介して入
出力線対ＩＯ，／ＩＯに接続されている。トランジスタ
１２１，１２２，１２５，１２６はトランスファーゲー
トを構成する。トランジスタ１２５，１２６のゲートに
はコラムデコーダ４からコラム選択信号Ｙｉ（ｉ＝１，
２，…）が与えられる。各ビット線対ＢＬ，／ＢＬに対
応して比較回路１００およびラッチ回路１１０が設けら
れている。
／ＢＬおよび複数のワード線ＷＬが互いに交差するよう
に配置され、それらの交点にメモリセルＭＣが設けられ
ている。複数のワード線ＷＬは、デコーダ３１およびワ
ードドライバ３２を含むロウデコーダ３に接続されてい
る。各ビット線対ＢＬ，／ＢＬにはセンスアンプ５０が
接続されている。また、各ビット線対ＢＬ，／ＢＬは、
ＮチャネルＭＯＳトランジスタ１２１，１２２およびＮ
チャネルＭＯＳトランジスタ１２５，１２６を介して入
出力線対ＩＯ，／ＩＯに接続されている。トランジスタ
１２１，１２２，１２５，１２６はトランスファーゲー
トを構成する。トランジスタ１２５，１２６のゲートに
はコラムデコーダ４からコラム選択信号Ｙｉ（ｉ＝１，
２，…）が与えられる。各ビット線対ＢＬ，／ＢＬに対
応して比較回路１００およびラッチ回路１１０が設けら
れている。
【００１７】ロウデコーダ３は、外部から与えられる行
アドレス信号ＲＡに応答して複数のワード線ＷＬのうち
１つを選択し、その電位を“Ｈ”レベルに立上げる。コ
ラムデコーダ４は、外部から与えられる列アドレス信号
ＣＡに応答して複数のビット線対ＢＬ，／ＢＬのうち１
つを選択し、対応するトランジスタ１２５，１２６のゲ
ートに“Ｈ”レベルのコラム選択信号Ｙｉを与える。こ
のようにして１つのメモリセルＭＣが選択され、その選
択されたメモリセルＭＣに入出力線対ＩＯ，／ＩＯを介
してデータが書込まれるか、あるいは、その選択された
メモリセルＭＣに記憶されたデータが入出力線対ＩＯ，
／ＩＯを介して外部に読出される。
アドレス信号ＲＡに応答して複数のワード線ＷＬのうち
１つを選択し、その電位を“Ｈ”レベルに立上げる。コ
ラムデコーダ４は、外部から与えられる列アドレス信号
ＣＡに応答して複数のビット線対ＢＬ，／ＢＬのうち１
つを選択し、対応するトランジスタ１２５，１２６のゲ
ートに“Ｈ”レベルのコラム選択信号Ｙｉを与える。こ
のようにして１つのメモリセルＭＣが選択され、その選
択されたメモリセルＭＣに入出力線対ＩＯ，／ＩＯを介
してデータが書込まれるか、あるいは、その選択された
メモリセルＭＣに記憶されたデータが入出力線対ＩＯ，
／ＩＯを介して外部に読出される。
【００１８】次に、ラインモードテストを説明する。ラ
インモードテストでは、基本的には外部から入力された
期待値データがラッチ回路１１０に一旦蓄積される。選
択されたワード線ＷＬに接続されるメモリセルＭＣから
読出されたデータと、ラッチ回路１１０に蓄積された期
待値データとが比較回路１００によりそれぞれ比較され
る。それにより、１つのワード線ＷＬに接続された複数
のメモリセルＭＣに関するテストが一括して行なわれ
る。
インモードテストでは、基本的には外部から入力された
期待値データがラッチ回路１１０に一旦蓄積される。選
択されたワード線ＷＬに接続されるメモリセルＭＣから
読出されたデータと、ラッチ回路１１０に蓄積された期
待値データとが比較回路１００によりそれぞれ比較され
る。それにより、１つのワード線ＷＬに接続された複数
のメモリセルＭＣに関するテストが一括して行なわれ
る。
【００１９】まず、テストデータのメモリセルＭＣへの
書込を説明する。まず、コラムデコーダ４により選択さ
れたトランジスタ１２５，１２６がオン状態になる。そ
れにより、入出力線対ＩＯ，／ＩＯを通して外部から与
えられたテストデータがノードＮＡ，ＮＢに伝達され
る。このテストデータが、ラッチ回路１１０に蓄積され
る。ラッチ回路１１０に蓄積されたテストデータがテス
ト時の期待値データとなる。このとき、信号ＴＲは
“Ｌ”レベルとなっている。そのため、トランジスタ１
２１，１２２はオフ状態であり、ノードＮＡ，ＮＢのテ
ストデータはビット線対ＢＬ，／ＢＬには伝達されな
い。コラムデコーダ４により複数組のトランジスタ１２
５，１２６を順次選択することにより、複数のラッチ回
路１１０に順にテストデータが蓄積される。
書込を説明する。まず、コラムデコーダ４により選択さ
れたトランジスタ１２５，１２６がオン状態になる。そ
れにより、入出力線対ＩＯ，／ＩＯを通して外部から与
えられたテストデータがノードＮＡ，ＮＢに伝達され
る。このテストデータが、ラッチ回路１１０に蓄積され
る。ラッチ回路１１０に蓄積されたテストデータがテス
ト時の期待値データとなる。このとき、信号ＴＲは
“Ｌ”レベルとなっている。そのため、トランジスタ１
２１，１２２はオフ状態であり、ノードＮＡ，ＮＢのテ
ストデータはビット線対ＢＬ，／ＢＬには伝達されな
い。コラムデコーダ４により複数組のトランジスタ１２
５，１２６を順次選択することにより、複数のラッチ回
路１１０に順にテストデータが蓄積される。
【００２０】次に、信号ＴＲが“Ｈ”レベルに立上が
る。それにより、トランジスタ１２１，１２２がオン状
態になる。また、ロウデコーダ３により複数のワード線
ＷＬのうち１つが選択される。それにより、選択された
ワード線ＷＬに接続されるメモリセルＭＣの各々に、ラ
ッチ回路１１０に蓄積されたテストデータが書込まれ
る。ロウデコーダ３により複数のワード線ＷＬを順次選
択することにより、すべてのメモリセルＭＣにテストデ
ータが書込まれる。
る。それにより、トランジスタ１２１，１２２がオン状
態になる。また、ロウデコーダ３により複数のワード線
ＷＬのうち１つが選択される。それにより、選択された
ワード線ＷＬに接続されるメモリセルＭＣの各々に、ラ
ッチ回路１１０に蓄積されたテストデータが書込まれ
る。ロウデコーダ３により複数のワード線ＷＬを順次選
択することにより、すべてのメモリセルＭＣにテストデ
ータが書込まれる。
【００２１】次に、メモリセルＭＣに記憶されたテスト
データの読出および読出されたテストデータと期待値デ
ータとの比較を説明する。
データの読出および読出されたテストデータと期待値デ
ータとの比較を説明する。
【００２２】まず、ロウデコーダ３により複数のワード
線ＷＬのうち１つが選択される。それにより、選択され
たワード線ＷＬに接続されるメモリセルＭＣから対応す
るビット線対ＢＬ，／ＢＬにテストデータがそれぞれ読
出される。読出されたテストデータは対応するセンスア
ンプ５０により増幅される。
線ＷＬのうち１つが選択される。それにより、選択され
たワード線ＷＬに接続されるメモリセルＭＣから対応す
るビット線対ＢＬ，／ＢＬにテストデータがそれぞれ読
出される。読出されたテストデータは対応するセンスア
ンプ５０により増幅される。
【００２３】次に、信号ＴＲが“Ｌ”レベルのままで信
号ＬＴＥが“Ｈ”レベルに立上がる。これにより、Ｎチ
ャネルＭＯＳトランジスタ１２３，１２４がオン状態に
なる。その結果、メモリセルＭＣから読出された各テス
トデータが対応する比較回路１００に伝達される。各比
較回路１００には、ラッチ回路１１０に蓄積された期待
値データがノードＮＡ，ＮＢおよびノードＮＶ，ＮＷを
介して伝達されている。各比較回路１００は、メモリセ
ルＭＣから読出されたテストデータとラッチ回路１１０
に蓄積された期待値データとを比較し、その比較結果を
検出線ＬＴＳに出力する。
号ＬＴＥが“Ｈ”レベルに立上がる。これにより、Ｎチ
ャネルＭＯＳトランジスタ１２３，１２４がオン状態に
なる。その結果、メモリセルＭＣから読出された各テス
トデータが対応する比較回路１００に伝達される。各比
較回路１００には、ラッチ回路１１０に蓄積された期待
値データがノードＮＡ，ＮＢおよびノードＮＶ，ＮＷを
介して伝達されている。各比較回路１００は、メモリセ
ルＭＣから読出されたテストデータとラッチ回路１１０
に蓄積された期待値データとを比較し、その比較結果を
検出線ＬＴＳに出力する。
【００２４】すべての比較回路１００において、メモリ
セルＭＣから読出されたテストデータとラッチ回路１１
０に蓄積された期待値データとが一致した場合には、検
出線ＬＴＳの電位は“Ｈ”レベルに保持される。少なく
とも１つの比較回路１００において、メモリセルＭＣか
ら読出されたテストデータとラッチ回路１１０に蓄積さ
れた期待値データとが一致しなかった場合には、検出線
ＬＴＳの電位が“Ｌ”レベルに放電される。
セルＭＣから読出されたテストデータとラッチ回路１１
０に蓄積された期待値データとが一致した場合には、検
出線ＬＴＳの電位は“Ｈ”レベルに保持される。少なく
とも１つの比較回路１００において、メモリセルＭＣか
ら読出されたテストデータとラッチ回路１１０に蓄積さ
れた期待値データとが一致しなかった場合には、検出線
ＬＴＳの電位が“Ｌ”レベルに放電される。
【００２５】図４２は、図４１に示される比較回路１０
０およびラッチ回路１１０の構成を詳細に示す回路図で
ある。
０およびラッチ回路１１０の構成を詳細に示す回路図で
ある。
【００２６】比較回路１００は、ＮチャネルＭＯＳトラ
ンジスタ１０１〜１０４を含む。ラッチ回路１１０は、
ＮチャネルＭＯＳトランジスタ１１１，１１２およびＰ
チャネルＭＯＳトランジスタ１１３，１１４を含む。
ンジスタ１０１〜１０４を含む。ラッチ回路１１０は、
ＮチャネルＭＯＳトランジスタ１１１，１１２およびＰ
チャネルＭＯＳトランジスタ１１３，１１４を含む。
【００２７】コラムデコーダ４（図４１）によりコラム
選択信号Ｙｉが“Ｈ”レベルになると、トランジスタ１
２５，１２６がオン状態になる。それにより、外部から
与えられたテストデータが入出力線対ＩＯ，／ＩＯを通
じてノードＮＡ，ＮＢに伝達され、ラッチ回路１１０に
蓄積される。信号ＣＲＥが“Ｈ”レベルになり、かつ、
信号／ＣＲＥが“Ｌ”レベルになると、ＮチャネルＭＯ
Ｓトランジスタ１２７およびＰチャネルＭＯＳトランジ
スタ１２８がそれぞれオン状態になる。それにより、ノ
ードＮＡ，ＮＢの電位のうち“Ｈ”レベルの電位が電源
レベルに設定されかつ“Ｌ”レベルの電位が接地レベル
に設定される。
選択信号Ｙｉが“Ｈ”レベルになると、トランジスタ１
２５，１２６がオン状態になる。それにより、外部から
与えられたテストデータが入出力線対ＩＯ，／ＩＯを通
じてノードＮＡ，ＮＢに伝達され、ラッチ回路１１０に
蓄積される。信号ＣＲＥが“Ｈ”レベルになり、かつ、
信号／ＣＲＥが“Ｌ”レベルになると、ＮチャネルＭＯ
Ｓトランジスタ１２７およびＰチャネルＭＯＳトランジ
スタ１２８がそれぞれオン状態になる。それにより、ノ
ードＮＡ，ＮＢの電位のうち“Ｈ”レベルの電位が電源
レベルに設定されかつ“Ｌ”レベルの電位が接地レベル
に設定される。
【００２８】テスト時には、信号ＬＴＲによりＮチャネ
ルＭＯＳトランジスタ１０３をオン状態にすることによ
り、ノードＮＣの電位は予め“Ｌ”レベルに設定され
る。また、検出線ＬＴＳの電位は予め“Ｈ”レベルに設
定される。
ルＭＯＳトランジスタ１０３をオン状態にすることによ
り、ノードＮＣの電位は予め“Ｌ”レベルに設定され
る。また、検出線ＬＴＳの電位は予め“Ｈ”レベルに設
定される。
【００２９】信号ＴＲが“Ｌ”レベルのままで信号ＬＴ
Ｅが“Ｈ”レベルに立上がると、トランジスタ１２３，
１２４がオン状態になる。それにより、ビット線対Ｂ
Ｌ，／ＢＬのノードＮＥ，ＮＦが比較回路１００に接続
される。たとえば、ノードＮＡの電位が“Ｈ”レベルで
ありかつノードＮＢの電位が“Ｌ”レベルであれば、ト
ランジスタ１０２はオン状態であり、トランジスタ１０
１はオフ状態になっている。
Ｅが“Ｈ”レベルに立上がると、トランジスタ１２３，
１２４がオン状態になる。それにより、ビット線対Ｂ
Ｌ，／ＢＬのノードＮＥ，ＮＦが比較回路１００に接続
される。たとえば、ノードＮＡの電位が“Ｈ”レベルで
ありかつノードＮＢの電位が“Ｌ”レベルであれば、ト
ランジスタ１０２はオン状態であり、トランジスタ１０
１はオフ状態になっている。
【００３０】メモリセルＭＣから正しいテストデータが
読出されると、ノードＮＥの電位は“Ｈ”レベルであり
かつノードＮＦの電位は“Ｌ”レベルとなっている。そ
のため、ノードＮＣの電位は“Ｌ”レベルのまま変化し
ない。したがって、ＮチャネルＭＯＳトランジスタ１０
４はオフ状態であり、検出線ＬＴＳのノードＮＤの電位
は“Ｈ”レベルのまま変化しない。
読出されると、ノードＮＥの電位は“Ｈ”レベルであり
かつノードＮＦの電位は“Ｌ”レベルとなっている。そ
のため、ノードＮＣの電位は“Ｌ”レベルのまま変化し
ない。したがって、ＮチャネルＭＯＳトランジスタ１０
４はオフ状態であり、検出線ＬＴＳのノードＮＤの電位
は“Ｈ”レベルのまま変化しない。
【００３１】メモリセルＭＣから誤ったテストデータが
読出されると、ノードＮＥの電位は“Ｌ”レベルであり
かつノードＮＦの電位は“Ｈ”レベルとなっている。そ
のため、ノードＮＣの電位は“Ｈ”レベルとなり、トラ
ンジスタ１０４がオン状態になる。したがって、検出線
ＬＴＳのノードＮＤの電位が“Ｌ”レベルに降下する。
これにより、エラーを検出することができる。
読出されると、ノードＮＥの電位は“Ｌ”レベルであり
かつノードＮＦの電位は“Ｈ”レベルとなっている。そ
のため、ノードＮＣの電位は“Ｈ”レベルとなり、トラ
ンジスタ１０４がオン状態になる。したがって、検出線
ＬＴＳのノードＮＤの電位が“Ｌ”レベルに降下する。
これにより、エラーを検出することができる。
【００３２】図４２においては、１組のビット線対Ｂ
Ｌ，／ＢＬに関するテスト動作を説明したが、上記の動
作はすべてのビット線対ＢＬ，／ＢＬに関して一括して
行なわれる。そのため、１つのメモリセルＭＣから誤っ
たテストデータが読出された場合でも、検出線ＬＴＳの
ノードＮＤの電位は“Ｌ”レベルに降下する。
Ｌ，／ＢＬに関するテスト動作を説明したが、上記の動
作はすべてのビット線対ＢＬ，／ＢＬに関して一括して
行なわれる。そのため、１つのメモリセルＭＣから誤っ
たテストデータが読出された場合でも、検出線ＬＴＳの
ノードＮＤの電位は“Ｌ”レベルに降下する。
【００３３】上記の従来のダイナミック型半導体記憶装
置におけるラインモードテストを要約すると次のように
なる。
置におけるラインモードテストを要約すると次のように
なる。
【００３４】まず、外部から入力されたテストデータが
複数のラッチ回路１１０に蓄積される。続いて、選択さ
れたワード線ＷＬに接続された複数のメモリセルＭＣに
一括して複数のラッチ回路１１０からのテストデータが
書込まれる。この書込動作はワード線の数だけ繰り返さ
れる。
複数のラッチ回路１１０に蓄積される。続いて、選択さ
れたワード線ＷＬに接続された複数のメモリセルＭＣに
一括して複数のラッチ回路１１０からのテストデータが
書込まれる。この書込動作はワード線の数だけ繰り返さ
れる。
【００３５】その後、選択されたワード線ＷＬに接続さ
れた複数のメモリセルＭＣから一括してテストデータが
読出され、その読出されたテストデータがラッチ回路１
１０に蓄積されたデータと比較される。この読出および
比較動作もワード線の数だけ繰り返される。
れた複数のメモリセルＭＣから一括してテストデータが
読出され、その読出されたテストデータがラッチ回路１
１０に蓄積されたデータと比較される。この読出および
比較動作もワード線の数だけ繰り返される。
【００３６】すべての比較動作でメモリセルＭＣから読
出されたテストデータとラッチ回路１１０に蓄積された
期待値データとが一致した場合にはラインモードテスト
が終了する。しかし、１回でもメモリセルＭＣから読出
されたテストデータとラッチ回路１１０に蓄積された期
待値データとが一致しなかった場合には、検出線ＬＴＳ
から“Ｌ”レベルのエラーフラグが出力される。
出されたテストデータとラッチ回路１１０に蓄積された
期待値データとが一致した場合にはラインモードテスト
が終了する。しかし、１回でもメモリセルＭＣから読出
されたテストデータとラッチ回路１１０に蓄積された期
待値データとが一致しなかった場合には、検出線ＬＴＳ
から“Ｌ”レベルのエラーフラグが出力される。
【００３７】
【発明が解決しようとする課題】上記の従来の半導体記
憶装置においては、ラインモードテストを行なうために
複数のビット線対に対応して複数のラッチ回路および複
数の比較回路を設ける必要がある。そのため、レイアウ
ト面積が増大するという問題がある。
憶装置においては、ラインモードテストを行なうために
複数のビット線対に対応して複数のラッチ回路および複
数の比較回路を設ける必要がある。そのため、レイアウ
ト面積が増大するという問題がある。
【００３８】また、複数のラッチ回路またはビット線対
にテストデータの書込を行なう際には、ビット線対の数
と同じ回数だけ書込動作を行なう必要がある。そのた
め、テスト時間の短縮が図れない。
にテストデータの書込を行なう際には、ビット線対の数
と同じ回数だけ書込動作を行なう必要がある。そのた
め、テスト時間の短縮が図れない。
【００３９】さらに、ラインモードテストの書込動作に
おいては、多数のメモリセルのデータを同時に書換える
必要がある。たとえば、図３８に示されるＤＲＡＭにお
いては、１０２４ビットのメモリセルのデータを同時に
書換える必要がある。そのため、通常動作の書込時の約
１０２４倍の駆動能力を有する書込ドライバ１４０が必
要となる。
おいては、多数のメモリセルのデータを同時に書換える
必要がある。たとえば、図３８に示されるＤＲＡＭにお
いては、１０２４ビットのメモリセルのデータを同時に
書換える必要がある。そのため、通常動作の書込時の約
１０２４倍の駆動能力を有する書込ドライバ１４０が必
要となる。
【００４０】このように、ラインモードテスト機能を有
する従来の半導体記憶装置では、ラインモードテストの
書込動作を行なうために大きな書込ドライバが必要とな
る。その結果、チップ面積が増大する。
する従来の半導体記憶装置では、ラインモードテストの
書込動作を行なうために大きな書込ドライバが必要とな
る。その結果、チップ面積が増大する。
【００４１】この発明の目的は、レイアウト面積を増大
させることなく、半導体記憶装置のテスト時間を短縮す
ることである。
させることなく、半導体記憶装置のテスト時間を短縮す
ることである。
【００４２】この発明の他の目的は、テスト回路のため
のレイアウト面積の増加が少なく、大幅にテスト時間を
短縮することができ、かつ高速動作が可能な半導体記憶
装置を提供することである。
のレイアウト面積の増加が少なく、大幅にテスト時間を
短縮することができ、かつ高速動作が可能な半導体記憶
装置を提供することである。
【００４３】この発明のさらに他の目的は、大きな駆動
能力を有する書込ドライバを必要とすることなく、チッ
プ面積の小さい半導体記憶装置を得ることである。
能力を有する書込ドライバを必要とすることなく、チッ
プ面積の小さい半導体記憶装置を得ることである。
【００４４】
【００４５】
【００４６】
【課題を解決するための手段】請求項１の発明に係る半
導体記憶装置は、複数のメモリセルと、複数のワード線
と、複数のビット線対と、複数の読出線対と、複数の第
１の増幅手段と、複数のデータ出力線対と、複数の第１
のスイッチング手段と、複数の第２の増幅手段と、複数
のテスト用線対と、複数の期待値データ保持手段と、複
数の第２のスイッチング手段とを備える。複数のメモリ
セルは、複数行および複数列に配設され、複数列が複数
のグループに区分けされる。複数のワード線は、複数行
に設けられ、それぞれが対応した行に配設された複数の
メモリセルに接続される。複数のビット線対は、複数列
に配設され、それぞれが対応した列に配設された複数の
メモリセルに接続される。複数の読出線対は、複数のグ
ループに対応して設けられる。複数の第１の増幅手段
は、複数列に設けられ、それぞれが、対応した列を含む
グループに対応した読出線対の一方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列のビ
ット線対の一方のビット線に接続される第１のＭＯＳト
ランジスタとゲート電極にコラム選択信号の対応した列
の信号を受ける第２のＭＯＳトランジスタと、対応した
列を含むグループに対応した読出線対の他方の読出線と
接地ノードとの間に直列接続され、ゲート電極が対応し
た列のビット線対の他方のビット線に接続される第３の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第４のＭＯＳトランジスタとを
有する。複数のデータ出力線対は、複数のグループに対
応して設けられる。複数の第１のスイッチング手段は、
複数のグループに対応して設けられ、それぞれが対応し
たグループに対応するデータ出力線対と読出線対との間
に設けられ、通常動作時に対応したグループに対応する
データ出力線対と読出線対との間を電気的に導通状態と
するとともに、テスト動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に非導通
状態とする。複数の第２の増幅手段は、複数のグループ
に対応して設けられ、それぞれが対応したグループに対
応するデータ出力線対に接続され、対応したグループの
各列に設けられた第１の増幅手段とによって通常動作時
に各々カレントミラー型増幅器を構成する。複数のテス
ト用線対は複数のグループに対応して設けられる。複数
の期待値データ保持手段は、複数のグループに対応して
設けられ、それぞれが対応したグループに対する期待値
データを保持し、対応したグループに対応するテスト用
線対に期待値データを出力する。複数の第２のスイッチ
ング手段は、複数のグループに対応して設けられ、それ
ぞれが対応したグループに対応するテスト用線対と読出
線対との間に設けられ、通常動作時に対応したグループ
に対応するテスト用線対と読出線対との間を電気的に非
導通状態とするとともに、テスト動作時に対応したグル
ープに対応するテスト用線対と読出線対との間を電気的
に導通状態とする。
導体記憶装置は、複数のメモリセルと、複数のワード線
と、複数のビット線対と、複数の読出線対と、複数の第
１の増幅手段と、複数のデータ出力線対と、複数の第１
のスイッチング手段と、複数の第２の増幅手段と、複数
のテスト用線対と、複数の期待値データ保持手段と、複
数の第２のスイッチング手段とを備える。複数のメモリ
セルは、複数行および複数列に配設され、複数列が複数
のグループに区分けされる。複数のワード線は、複数行
に設けられ、それぞれが対応した行に配設された複数の
メモリセルに接続される。複数のビット線対は、複数列
に配設され、それぞれが対応した列に配設された複数の
メモリセルに接続される。複数の読出線対は、複数のグ
ループに対応して設けられる。複数の第１の増幅手段
は、複数列に設けられ、それぞれが、対応した列を含む
グループに対応した読出線対の一方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列のビ
ット線対の一方のビット線に接続される第１のＭＯＳト
ランジスタとゲート電極にコラム選択信号の対応した列
の信号を受ける第２のＭＯＳトランジスタと、対応した
列を含むグループに対応した読出線対の他方の読出線と
接地ノードとの間に直列接続され、ゲート電極が対応し
た列のビット線対の他方のビット線に接続される第３の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第４のＭＯＳトランジスタとを
有する。複数のデータ出力線対は、複数のグループに対
応して設けられる。複数の第１のスイッチング手段は、
複数のグループに対応して設けられ、それぞれが対応し
たグループに対応するデータ出力線対と読出線対との間
に設けられ、通常動作時に対応したグループに対応する
データ出力線対と読出線対との間を電気的に導通状態と
するとともに、テスト動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に非導通
状態とする。複数の第２の増幅手段は、複数のグループ
に対応して設けられ、それぞれが対応したグループに対
応するデータ出力線対に接続され、対応したグループの
各列に設けられた第１の増幅手段とによって通常動作時
に各々カレントミラー型増幅器を構成する。複数のテス
ト用線対は複数のグループに対応して設けられる。複数
の期待値データ保持手段は、複数のグループに対応して
設けられ、それぞれが対応したグループに対する期待値
データを保持し、対応したグループに対応するテスト用
線対に期待値データを出力する。複数の第２のスイッチ
ング手段は、複数のグループに対応して設けられ、それ
ぞれが対応したグループに対応するテスト用線対と読出
線対との間に設けられ、通常動作時に対応したグループ
に対応するテスト用線対と読出線対との間を電気的に非
導通状態とするとともに、テスト動作時に対応したグル
ープに対応するテスト用線対と読出線対との間を電気的
に導通状態とする。
【００４７】請求項４の発明に係る半導体記憶装置は、
複数のメモリセルと、複数のワード線と、複数のビット
線対と、複数の読出線対と、複数の増幅手段と、複数の
データ出力線対と、複数の第１のスイッチング手段と、
複数の電荷供給手段と、複数のテスト用線対と、複数の
第２のスイッチング手段と、複数の電位設定手段と、複
数の検知手段とを備える。複数のメモリセルは、複数行
および複数列に配設され、複数列が複数のグループに区
分けされる。複数のワード線は、複数行に設けられ、そ
れぞれが対応した行に配設された複数のメモリセルに接
続される。複数のビット線対は、複数列に配設され、そ
れぞれが対応した列に配設された複数のメモリセルに接
続される。複数の読出線対は、複数のグループに対応し
て設けられる。複数の増幅手段は、複数列に設けられ、
それぞれが、対応した列を含むグループに対応した読出
線対の一方の読出線と接地ノードとの間に直列接続さ
れ、ゲート電極が対応した列のビット線対の一方のビッ
ト線に接続される第１のＭＯＳトランジスタとゲート電
極にコラム選択信号の対応した列の信号を受ける第２の
ＭＯＳトランジスタと、対応した列を含むグループに対
応した読出線対の他方の読出線と接地ノードとの間に直
列接続され、ゲート電極が対応した列のビット線対の他
方のビット線に接続される第３のＭＯＳトランジスタと
ゲート電極にコラム選択信号の対応した列の信号を受け
る第４のＭＯＳトランジスタとを有する。複数のデータ
出力線対は複数のグループに対応して設けられる。複数
の第１のスイッチング手段は、複数のグループに対応し
て設けられ、それぞれが対応したグループに対応するデ
ータ出力線対と読出線対との間に設けられ、通常動作時
に対応したグループに対応するデータ出力線対と読出線
対との間を電気的に導通状態とするとともに、テスト動
作時に対応したグループに対応するデータ出力線対と読
出線対との間を電気的に非導通状態とする。複数の電荷
供給手段は、複数のグループに対応して設けられ、それ
ぞれが対応したグループに対応するデータ出力線対に接
続され、対応したグループに対応する第１のスイッチン
グ手段を介して対応したグループに対応する読出線対に
電荷を供給して、対応したグループの各列に設けられた
増幅手段とによって通常動作時に各々カレントミラー型
増幅器を構成する。複数のテスト用線対は複数のグルー
プに対応して設けられる。複数の第２のスイッチング手
段は、複数のグループに対応して設けられ、それぞれが
対応したグループに対応するテスト用線対と読出線対と
の間に設けられ、通常動作時に対応したグループに対応
するテスト用線対と読出線対との間を電気的に非導通状
態とするとともに、テスト動作時に対応したグループに
対応するテスト用線対と読出線対との間を電気的に導通
状態とする。複数の電位設定手段は、複数のグループに
対応して設けられ、それぞれが対応したグループに対応
するテスト用線対に接続され、対応したグループに対応
する第２のスイッチング手段を介して対応したグループ
に対応する読出線対の両方の読出線の電位を、テスト動
作時のメモリセルからのデータ読出前に所定の電位に設
定する。複数の検知手段は、複数のグループに対応して
設けられ、それぞれがテスト動作時のメモリセルからの
データ読出時に対応したグループに対応するテスト用線
対の両方のテスト用線に現れた電位を検知する。
複数のメモリセルと、複数のワード線と、複数のビット
線対と、複数の読出線対と、複数の増幅手段と、複数の
データ出力線対と、複数の第１のスイッチング手段と、
複数の電荷供給手段と、複数のテスト用線対と、複数の
第２のスイッチング手段と、複数の電位設定手段と、複
数の検知手段とを備える。複数のメモリセルは、複数行
および複数列に配設され、複数列が複数のグループに区
分けされる。複数のワード線は、複数行に設けられ、そ
れぞれが対応した行に配設された複数のメモリセルに接
続される。複数のビット線対は、複数列に配設され、そ
れぞれが対応した列に配設された複数のメモリセルに接
続される。複数の読出線対は、複数のグループに対応し
て設けられる。複数の増幅手段は、複数列に設けられ、
それぞれが、対応した列を含むグループに対応した読出
線対の一方の読出線と接地ノードとの間に直列接続さ
れ、ゲート電極が対応した列のビット線対の一方のビッ
ト線に接続される第１のＭＯＳトランジスタとゲート電
極にコラム選択信号の対応した列の信号を受ける第２の
ＭＯＳトランジスタと、対応した列を含むグループに対
応した読出線対の他方の読出線と接地ノードとの間に直
列接続され、ゲート電極が対応した列のビット線対の他
方のビット線に接続される第３のＭＯＳトランジスタと
ゲート電極にコラム選択信号の対応した列の信号を受け
る第４のＭＯＳトランジスタとを有する。複数のデータ
出力線対は複数のグループに対応して設けられる。複数
の第１のスイッチング手段は、複数のグループに対応し
て設けられ、それぞれが対応したグループに対応するデ
ータ出力線対と読出線対との間に設けられ、通常動作時
に対応したグループに対応するデータ出力線対と読出線
対との間を電気的に導通状態とするとともに、テスト動
作時に対応したグループに対応するデータ出力線対と読
出線対との間を電気的に非導通状態とする。複数の電荷
供給手段は、複数のグループに対応して設けられ、それ
ぞれが対応したグループに対応するデータ出力線対に接
続され、対応したグループに対応する第１のスイッチン
グ手段を介して対応したグループに対応する読出線対に
電荷を供給して、対応したグループの各列に設けられた
増幅手段とによって通常動作時に各々カレントミラー型
増幅器を構成する。複数のテスト用線対は複数のグルー
プに対応して設けられる。複数の第２のスイッチング手
段は、複数のグループに対応して設けられ、それぞれが
対応したグループに対応するテスト用線対と読出線対と
の間に設けられ、通常動作時に対応したグループに対応
するテスト用線対と読出線対との間を電気的に非導通状
態とするとともに、テスト動作時に対応したグループに
対応するテスト用線対と読出線対との間を電気的に導通
状態とする。複数の電位設定手段は、複数のグループに
対応して設けられ、それぞれが対応したグループに対応
するテスト用線対に接続され、対応したグループに対応
する第２のスイッチング手段を介して対応したグループ
に対応する読出線対の両方の読出線の電位を、テスト動
作時のメモリセルからのデータ読出前に所定の電位に設
定する。複数の検知手段は、複数のグループに対応して
設けられ、それぞれがテスト動作時のメモリセルからの
データ読出時に対応したグループに対応するテスト用線
対の両方のテスト用線に現れた電位を検知する。
【００４８】請求項１１の発明に係る半導体記憶装置
は、メモリセルアレイと、複数のワード線と、複数の第
１のビット線対と、複数の第２のビット線対と、複数の
補助ビット線対と、複数のセンスアンプと、複数の読出
線対と、複数の増幅手段と、複数のデータ出力線対と、
複数の第１のスイッチング手段と、複数の電荷供給手段
と、複数のテスト用線対と、複数の第２のスイッチング
手段と、複数の電位設定手段と、複数の検知手段とを備
えている。メモリセルアレイは、複数行および複数列に
配設され、複数列が複数のグループに区分けされた複数
のメモリセルアレイを有し、列方向に二分割された第１
および第２のメモリセルブロックを有する。複数のワー
ド線は、複数行に設けられ、それぞれが対応した行に配
設された複数のメモリセルに接続される。複数の第１の
ビット線対は、第１のメモリセルブロックの複数列に配
設され、それぞれが第１のメモリセルブロックの対応し
た列に配設された複数のメモリセルに接続される。複数
の第２のビット線対は、第２のメモリセルブロックの複
数列に配設され、それぞれが第２のメモリセルブロック
の対応した列に配設された複数のメモリセルに接続され
る。複数の補助ビット線対は、複数列に設けられ、それ
ぞれが対応した列の第１のビット線対に第１のブロック
選択用スイッチング手段を介して接続されるとともに対
応した列の第２のビット線対に第２のブロック選択用ス
イッチング手段を介して接続される。複数のセンスアン
プは、複数列に設けられ、それぞれが、第１のメモリセ
ルブロックの対応した列にある選択されたメモリセルか
ら読出されたデータに基づいて、対応した列の第１のビ
ット線対および対応した列の第１のブロック選択用スイ
ッチング手段を介して伝達された対応した列の補助ビッ
ト線対の電位差または第２のメモリセルブロックの対応
した列にある選択されたメモリセルから読出されたデー
タに基づいて、対応した列の第２のビット線対および対
応した列の第２のブロック選択用スイッチング手段を介
して伝達された対応した列の補助ビット線対の電位差を
検知、増幅する。複数の読出線対は、複数のグループに
対応して設けられる。複数の増幅手段は、複数列に設け
られ、それぞれが、対応した列を含むグループに対応し
た読出線対の一方の読出線と接地ノードとの間に直列接
続され、ゲート電極が対応した列の補助ビット線対の一
方の補助ビット線に接続される第１のＭＯＳトランジス
タとゲート電極にコラム選択信号の対応した列の信号を
受ける第２のＭＯＳトランジスタと、対応した列を含む
グループに対応した読出線対の他方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列の補
助ビット線対の他方の補助ビット線に接続される第３の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第４のＭＯＳトランジスタとを
有する。複数のデータ出力線対は、複数のグループに対
応して設けられる。複数の第１のスイッチング手段は、
複数のグループに対応して設けられ、それぞれが対応し
たグループに対応するデータ出力線対と読出線対との間
に設けられ、通常動作時に対応したグループに対応する
データ出力線対と読出線対との間を電気的に導通状態と
するとともに、テスト動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に非導通
状態とする。複数の電荷供給手段は、複数のグループに
対応して設けられ、それぞれが対応したグループに対応
するデータ出力線対に接続され、対応したグループに対
応する第１のスイッチング手段を介して対応したグルー
プに対応する読出線対に電荷を供給して、対応したグル
ープの各列に設けられた増幅手段とによって通常動作時
に各々カレントミラー型増幅器を構成する。複数のテス
ト用線対は、複数のグループに対応して設けられる。複
数の第２のスイッチング手段は、複数のグループに対応
して設けられ、それぞれが対応したグループに対応する
テスト用線対と読出線対との間に設けられ、通常動作時
に対応したグループに対応するテスト用線対と読出線対
との間を電気的に非導通状態とするとともに、テスト動
作時に対応したグループに対応するテスト用線対と読出
線対との間を電気的に導通状態とする。複数の電位設定
手段は、複数のグループに対応して設けられ、それぞれ
が対応したグループに対応するテスト用線対に接続さ
れ、対応したグループに対応する第２のスイッチング手
段を介して対応したグループに対応する読出線対の両方
の読出線の電位を、テスト動作時のメモリセルからのデ
ータ読出前に所定の電位に設定する。複数の検知手段
は、複数のグループに対応して設けられ、それぞれがテ
スト動作時のメモリセルからのデータ読出時に対応した
グループに対応するテスト用線対の両方のテスト用線に
現れた電位を検知する。
は、メモリセルアレイと、複数のワード線と、複数の第
１のビット線対と、複数の第２のビット線対と、複数の
補助ビット線対と、複数のセンスアンプと、複数の読出
線対と、複数の増幅手段と、複数のデータ出力線対と、
複数の第１のスイッチング手段と、複数の電荷供給手段
と、複数のテスト用線対と、複数の第２のスイッチング
手段と、複数の電位設定手段と、複数の検知手段とを備
えている。メモリセルアレイは、複数行および複数列に
配設され、複数列が複数のグループに区分けされた複数
のメモリセルアレイを有し、列方向に二分割された第１
および第２のメモリセルブロックを有する。複数のワー
ド線は、複数行に設けられ、それぞれが対応した行に配
設された複数のメモリセルに接続される。複数の第１の
ビット線対は、第１のメモリセルブロックの複数列に配
設され、それぞれが第１のメモリセルブロックの対応し
た列に配設された複数のメモリセルに接続される。複数
の第２のビット線対は、第２のメモリセルブロックの複
数列に配設され、それぞれが第２のメモリセルブロック
の対応した列に配設された複数のメモリセルに接続され
る。複数の補助ビット線対は、複数列に設けられ、それ
ぞれが対応した列の第１のビット線対に第１のブロック
選択用スイッチング手段を介して接続されるとともに対
応した列の第２のビット線対に第２のブロック選択用ス
イッチング手段を介して接続される。複数のセンスアン
プは、複数列に設けられ、それぞれが、第１のメモリセ
ルブロックの対応した列にある選択されたメモリセルか
ら読出されたデータに基づいて、対応した列の第１のビ
ット線対および対応した列の第１のブロック選択用スイ
ッチング手段を介して伝達された対応した列の補助ビッ
ト線対の電位差または第２のメモリセルブロックの対応
した列にある選択されたメモリセルから読出されたデー
タに基づいて、対応した列の第２のビット線対および対
応した列の第２のブロック選択用スイッチング手段を介
して伝達された対応した列の補助ビット線対の電位差を
検知、増幅する。複数の読出線対は、複数のグループに
対応して設けられる。複数の増幅手段は、複数列に設け
られ、それぞれが、対応した列を含むグループに対応し
た読出線対の一方の読出線と接地ノードとの間に直列接
続され、ゲート電極が対応した列の補助ビット線対の一
方の補助ビット線に接続される第１のＭＯＳトランジス
タとゲート電極にコラム選択信号の対応した列の信号を
受ける第２のＭＯＳトランジスタと、対応した列を含む
グループに対応した読出線対の他方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列の補
助ビット線対の他方の補助ビット線に接続される第３の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第４のＭＯＳトランジスタとを
有する。複数のデータ出力線対は、複数のグループに対
応して設けられる。複数の第１のスイッチング手段は、
複数のグループに対応して設けられ、それぞれが対応し
たグループに対応するデータ出力線対と読出線対との間
に設けられ、通常動作時に対応したグループに対応する
データ出力線対と読出線対との間を電気的に導通状態と
するとともに、テスト動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に非導通
状態とする。複数の電荷供給手段は、複数のグループに
対応して設けられ、それぞれが対応したグループに対応
するデータ出力線対に接続され、対応したグループに対
応する第１のスイッチング手段を介して対応したグルー
プに対応する読出線対に電荷を供給して、対応したグル
ープの各列に設けられた増幅手段とによって通常動作時
に各々カレントミラー型増幅器を構成する。複数のテス
ト用線対は、複数のグループに対応して設けられる。複
数の第２のスイッチング手段は、複数のグループに対応
して設けられ、それぞれが対応したグループに対応する
テスト用線対と読出線対との間に設けられ、通常動作時
に対応したグループに対応するテスト用線対と読出線対
との間を電気的に非導通状態とするとともに、テスト動
作時に対応したグループに対応するテスト用線対と読出
線対との間を電気的に導通状態とする。複数の電位設定
手段は、複数のグループに対応して設けられ、それぞれ
が対応したグループに対応するテスト用線対に接続さ
れ、対応したグループに対応する第２のスイッチング手
段を介して対応したグループに対応する読出線対の両方
の読出線の電位を、テスト動作時のメモリセルからのデ
ータ読出前に所定の電位に設定する。複数の検知手段
は、複数のグループに対応して設けられ、それぞれがテ
スト動作時のメモリセルからのデータ読出時に対応した
グループに対応するテスト用線対の両方のテスト用線に
現れた電位を検知する。
【００４９】請求項１２の発明に係る半導体記憶装置
は、複数行および複数列に配設された複数のメモリセル
と、複数のワード線と、複数のビット線対と、第１の読
出線対と、第２の読出線対と、第１の増幅手段群と、第
２の増幅手段群と、第１のデータ出力線対と、第２のデ
ータ出力線対と、第１のスイッチング手段と、第２のス
イッチング手段と、第１の電荷供給手段と、第２の電荷
供給手段と、第１のテスト用線対と、第２のテスト用線
対と、第３のスイッチング手段と、第４のスイッチング
手段と、第１の電位設定手段と、第２の電位設定手段
と、第１の検知手段と、第２の検知手段とを備える。複
数のワード線は、複数行に設けられ、それぞれが対応し
た行に配設された複数のメモリセルに接続される。複数
のビット線対は、複数列に配設され、それぞれが対応し
た列に配設された複数のメモリセルに接続される。第１
の読出線対は列方向の一端側に設けられる。第２の読出
線対は列方向の他端側に設けられる。第１の増幅手段群
は、複数列の奇数列に、かつ、列方向の一端側に設けら
れ、それぞれが、第１の読出線対の一方の読出線と接地
ノードとの間に直列接続され、ゲート電極が対応した列
のビット線対の一方のビット線に接続される第１のＭＯ
Ｓトランジスタとゲート電極にコラム選択信号の対応し
た列の信号を受ける第２のＭＯＳトランジスタと、第１
の読出線対の他方の読出線と接地ノードとの間に直列接
続され、ゲート電極が対応した列のビット線対の他方の
ビット線に接続される第３のＭＯＳトランジスタとゲー
ト電極にコラム選択信号の対応した列の信号を受ける第
４のＭＯＳトランジスタとを有する複数の増幅手段を有
する。第２の増幅手段群は、複数列の偶数列に、かつ、
列方向の他端側に設けられ、それぞれが、第２の読出線
対の一方の読出線と接地ノードとの間に直列接続され、
ゲート電極が対応した列のビット線対の一方のビット線
に接続される第１のＭＯＳトランジスタとゲート電極に
コラム選択信号の対応した列の信号を受ける第２のＭＯ
Ｓトランジスタと、第２の読出線対の他方の読出線と接
地ノードとの間に直列接続され、ゲート電極が対応した
列のビット線対の他方のビット線に接続される第３のＭ
ＯＳトランジスタとゲート電極にコラム選択信号の対応
した列の信号を受ける第４のＭＯＳトランジスタとを有
する複数の増幅手段を有する。第１のデータ出力線対
は、第１の増幅手段群に対応して設けられる。第２のデ
ータ出力線対は、第２の増幅手段群に対応して設けられ
る。第１のスイッチング手段は、第１のデータ出力線対
と第１の読出線対との間に設けられ、通常動作時に第１
のデータ出力線対と第１の読出線対との間を電気的に導
通状態とするとともに、テスト動作時に第１のデータ出
力線対と第１の読出線対との間を電気的に非導通状態と
する。第２のスイッチング手段は、第２のデータ出力線
対と第２の読出線対との間に設けられ、通常動作時に第
２のデータ出力線対と第２の読出線対との間を電気的に
導通状態とするとともに、テスト動作時に第２のデータ
出力線対と第２の読出線対との間を電気的に非導通状態
とする。第１の電荷供給手段は、第１のデータ出力線対
に接続され、第１のスイッチング手段を介して第１の読
出線対に電荷を供給して、第１の増幅手段群の複数の増
幅手段の各々とによって通常動作時にカレントミラー型
増幅器を構成する。第２の電荷供給手段は、第２のデー
タ出力線対に接続され、第２のスイッチング手段を介し
て第２の読出線対に電荷を供給して、第２の増幅手段群
の複数の増幅手段の各々とによって通常動作時にカレン
トミラー型増幅器を構成する。第１のテスト用線対は、
第１の増幅手段群に対応して設けられる。第２のテスト
用線対は、第２の増幅手段群に対応して設けられる。第
３のスイッチング手段は、第１のテスト用線対と第１の
読出線対との間に設けられ、通常動作時に第１のテスト
用線対と第１の読出線対との間を電気的に非導通状態と
するとともに、テスト動作時に第１のテスト用線対と第
１の読出線対との間を電気的に導通状態とする。第４の
スイッチング手段は、第２のテスト用線対と第２の読出
線対との間に設けられ、通常動作時に第２のテスト用線
対と第２の読出線対との間を電気的に非導通状態とする
とともに、テスト動作時に第２のテスト用線対と第２の
読出線対との間を電気的に導通状態とする。第１の電位
設定手段は、第１のテスト用線対に接続され、第３のス
イッチング手段を介して第１の読出線対の両方の読出線
の電位を、テスト動作時のメモリセルからのデータ読出
前に所定の電位に設定する。第２の電位設定手段は、第
２のテスト用線対に接続され、第４のスイッチング手段
を介して第２の読出線対の両方の読出線の電位を、テス
ト動作時のメモリセルからのデータ読出前に所定の電位
に設定する。第１の検知手段は、テスト動作時のメモリ
セルからのデータ読出時に第１のテスト用線対の両方の
テスト用線に現れた電位を検知する。第２の検知手段
は、テスト動作時のメモリセルからのデータ読出時に第
２のテスト用線対の両方のテスト用線に現れた電位を検
知する。
は、複数行および複数列に配設された複数のメモリセル
と、複数のワード線と、複数のビット線対と、第１の読
出線対と、第２の読出線対と、第１の増幅手段群と、第
２の増幅手段群と、第１のデータ出力線対と、第２のデ
ータ出力線対と、第１のスイッチング手段と、第２のス
イッチング手段と、第１の電荷供給手段と、第２の電荷
供給手段と、第１のテスト用線対と、第２のテスト用線
対と、第３のスイッチング手段と、第４のスイッチング
手段と、第１の電位設定手段と、第２の電位設定手段
と、第１の検知手段と、第２の検知手段とを備える。複
数のワード線は、複数行に設けられ、それぞれが対応し
た行に配設された複数のメモリセルに接続される。複数
のビット線対は、複数列に配設され、それぞれが対応し
た列に配設された複数のメモリセルに接続される。第１
の読出線対は列方向の一端側に設けられる。第２の読出
線対は列方向の他端側に設けられる。第１の増幅手段群
は、複数列の奇数列に、かつ、列方向の一端側に設けら
れ、それぞれが、第１の読出線対の一方の読出線と接地
ノードとの間に直列接続され、ゲート電極が対応した列
のビット線対の一方のビット線に接続される第１のＭＯ
Ｓトランジスタとゲート電極にコラム選択信号の対応し
た列の信号を受ける第２のＭＯＳトランジスタと、第１
の読出線対の他方の読出線と接地ノードとの間に直列接
続され、ゲート電極が対応した列のビット線対の他方の
ビット線に接続される第３のＭＯＳトランジスタとゲー
ト電極にコラム選択信号の対応した列の信号を受ける第
４のＭＯＳトランジスタとを有する複数の増幅手段を有
する。第２の増幅手段群は、複数列の偶数列に、かつ、
列方向の他端側に設けられ、それぞれが、第２の読出線
対の一方の読出線と接地ノードとの間に直列接続され、
ゲート電極が対応した列のビット線対の一方のビット線
に接続される第１のＭＯＳトランジスタとゲート電極に
コラム選択信号の対応した列の信号を受ける第２のＭＯ
Ｓトランジスタと、第２の読出線対の他方の読出線と接
地ノードとの間に直列接続され、ゲート電極が対応した
列のビット線対の他方のビット線に接続される第３のＭ
ＯＳトランジスタとゲート電極にコラム選択信号の対応
した列の信号を受ける第４のＭＯＳトランジスタとを有
する複数の増幅手段を有する。第１のデータ出力線対
は、第１の増幅手段群に対応して設けられる。第２のデ
ータ出力線対は、第２の増幅手段群に対応して設けられ
る。第１のスイッチング手段は、第１のデータ出力線対
と第１の読出線対との間に設けられ、通常動作時に第１
のデータ出力線対と第１の読出線対との間を電気的に導
通状態とするとともに、テスト動作時に第１のデータ出
力線対と第１の読出線対との間を電気的に非導通状態と
する。第２のスイッチング手段は、第２のデータ出力線
対と第２の読出線対との間に設けられ、通常動作時に第
２のデータ出力線対と第２の読出線対との間を電気的に
導通状態とするとともに、テスト動作時に第２のデータ
出力線対と第２の読出線対との間を電気的に非導通状態
とする。第１の電荷供給手段は、第１のデータ出力線対
に接続され、第１のスイッチング手段を介して第１の読
出線対に電荷を供給して、第１の増幅手段群の複数の増
幅手段の各々とによって通常動作時にカレントミラー型
増幅器を構成する。第２の電荷供給手段は、第２のデー
タ出力線対に接続され、第２のスイッチング手段を介し
て第２の読出線対に電荷を供給して、第２の増幅手段群
の複数の増幅手段の各々とによって通常動作時にカレン
トミラー型増幅器を構成する。第１のテスト用線対は、
第１の増幅手段群に対応して設けられる。第２のテスト
用線対は、第２の増幅手段群に対応して設けられる。第
３のスイッチング手段は、第１のテスト用線対と第１の
読出線対との間に設けられ、通常動作時に第１のテスト
用線対と第１の読出線対との間を電気的に非導通状態と
するとともに、テスト動作時に第１のテスト用線対と第
１の読出線対との間を電気的に導通状態とする。第４の
スイッチング手段は、第２のテスト用線対と第２の読出
線対との間に設けられ、通常動作時に第２のテスト用線
対と第２の読出線対との間を電気的に非導通状態とする
とともに、テスト動作時に第２のテスト用線対と第２の
読出線対との間を電気的に導通状態とする。第１の電位
設定手段は、第１のテスト用線対に接続され、第３のス
イッチング手段を介して第１の読出線対の両方の読出線
の電位を、テスト動作時のメモリセルからのデータ読出
前に所定の電位に設定する。第２の電位設定手段は、第
２のテスト用線対に接続され、第４のスイッチング手段
を介して第２の読出線対の両方の読出線の電位を、テス
ト動作時のメモリセルからのデータ読出前に所定の電位
に設定する。第１の検知手段は、テスト動作時のメモリ
セルからのデータ読出時に第１のテスト用線対の両方の
テスト用線に現れた電位を検知する。第２の検知手段
は、テスト動作時のメモリセルからのデータ読出時に第
２のテスト用線対の両方のテスト用線に現れた電位を検
知する。
【００５０】請求項１３の発明に係る半導体記憶装置の
テスト方法は、複数行および複数列に配設され、複数列
が複数のグループに区分けされた複数のメモリセルと、
複数行に設けられ、それぞれが対応した行に配設された
複数のメモリセルに接続される複数のワード線と、複数
列に配設され、それぞれが対応した列に配設された複数
のメモリセルに接続される複数のビット線対と、複数の
グループに対応して設けられる複数の読出線対と、複数
列に設けられ、それぞれが、対応した列を含むグループ
に対応した読出線対の一方の読出線と接地ノードとの間
に直列接続され、ゲート電極が対応した列のビット線対
の一方のビット線に接続される第１のＭＯＳトランジス
タとゲート電極にコラム選択信号の対応した列の信号を
受ける第２のＭＯＳトランジスタと、対応した列を含む
グループに対応した読出線対の他方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列のビ
ット線対の他方のビット線に接続される第３のＭＯＳト
ランジスタとゲート電極にコラム選択信号の対応した列
の信号を受ける第４のＭＯＳトランジスタとを有する複
数の第１の増幅手段と、複数のグループに対応して設け
られる複数のデータ出力線対と、複数のグループに対応
して設けられ、それぞれが対応したグループに対応する
データ出力線対と読出線対との間に設けられ、通常動作
時に対応したグループに対応するデータ出力線対と読出
線対との間を電気的に導通状態とするとともに、テスト
動作時に対応したグループに対応するデータ出力線対と
読出線対との間を電気的に非導通状態とする複数の第１
のスイッチング手段と、複数のグループに対応して設け
られ、それぞれが対応したグループに対応するデータ出
力線対に接続され、対応したグループの各列に設けられ
た第１の増幅手段とによって通常動作時に各々カレント
ミラー型増幅器を構成する複数の第２の増幅手段と、複
数のグループに対応して設けられる複数のテスト用線対
と、複数のグループに対応して設けられ、それぞれが対
応したグループに対する期待値データを保持し、対応し
たグループに対応するテスト用線対に期待値データを出
力する複数の期待値データ保持手段と、複数のグループ
に対応して設けられ、それぞれが対応したグループに対
応するテスト用線対と読出線対との間に設けられ、通常
動作時に対応したグループに対応するテスト用線対と読
出線対との間を電気的に非導通状態とするとともに、テ
スト動作時に対応したグループに対応するテスト用線対
と読出線対との間を電気的に導通状態とする複数の第２
のスイッチング手段と、複数列に設けられ、それぞれ
が、対応した列にある選択されたメモリセルから読出さ
れたデータに基づいて、対応した列のビット線対の電位
差を検知、増幅する複数のセンスアンプとを備えた半導
体記憶装置において、複数のワード線から１つのワード
線を選択するとともに、複数のビット線対から所望の数
の複数のビット線対を選択し、複数のセンスアンプを非
活性状態にして、選択された行の選択された複数の列に
位置する複数のメモリセルにテストデータを書込むこと
を特徴とする。
テスト方法は、複数行および複数列に配設され、複数列
が複数のグループに区分けされた複数のメモリセルと、
複数行に設けられ、それぞれが対応した行に配設された
複数のメモリセルに接続される複数のワード線と、複数
列に配設され、それぞれが対応した列に配設された複数
のメモリセルに接続される複数のビット線対と、複数の
グループに対応して設けられる複数の読出線対と、複数
列に設けられ、それぞれが、対応した列を含むグループ
に対応した読出線対の一方の読出線と接地ノードとの間
に直列接続され、ゲート電極が対応した列のビット線対
の一方のビット線に接続される第１のＭＯＳトランジス
タとゲート電極にコラム選択信号の対応した列の信号を
受ける第２のＭＯＳトランジスタと、対応した列を含む
グループに対応した読出線対の他方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列のビ
ット線対の他方のビット線に接続される第３のＭＯＳト
ランジスタとゲート電極にコラム選択信号の対応した列
の信号を受ける第４のＭＯＳトランジスタとを有する複
数の第１の増幅手段と、複数のグループに対応して設け
られる複数のデータ出力線対と、複数のグループに対応
して設けられ、それぞれが対応したグループに対応する
データ出力線対と読出線対との間に設けられ、通常動作
時に対応したグループに対応するデータ出力線対と読出
線対との間を電気的に導通状態とするとともに、テスト
動作時に対応したグループに対応するデータ出力線対と
読出線対との間を電気的に非導通状態とする複数の第１
のスイッチング手段と、複数のグループに対応して設け
られ、それぞれが対応したグループに対応するデータ出
力線対に接続され、対応したグループの各列に設けられ
た第１の増幅手段とによって通常動作時に各々カレント
ミラー型増幅器を構成する複数の第２の増幅手段と、複
数のグループに対応して設けられる複数のテスト用線対
と、複数のグループに対応して設けられ、それぞれが対
応したグループに対する期待値データを保持し、対応し
たグループに対応するテスト用線対に期待値データを出
力する複数の期待値データ保持手段と、複数のグループ
に対応して設けられ、それぞれが対応したグループに対
応するテスト用線対と読出線対との間に設けられ、通常
動作時に対応したグループに対応するテスト用線対と読
出線対との間を電気的に非導通状態とするとともに、テ
スト動作時に対応したグループに対応するテスト用線対
と読出線対との間を電気的に導通状態とする複数の第２
のスイッチング手段と、複数列に設けられ、それぞれ
が、対応した列にある選択されたメモリセルから読出さ
れたデータに基づいて、対応した列のビット線対の電位
差を検知、増幅する複数のセンスアンプとを備えた半導
体記憶装置において、複数のワード線から１つのワード
線を選択するとともに、複数のビット線対から所望の数
の複数のビット線対を選択し、複数のセンスアンプを非
活性状態にして、選択された行の選択された複数の列に
位置する複数のメモリセルにテストデータを書込むこと
を特徴とする。
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【作用】請求項１の発明に係る半導体記憶装置によれ
ば、テスト動作時に対応したグループに対応するデータ
出力線対と読出線対との間を電気的に非導通状態とする
複数の第１のスイッチング手段と、テスト動作時に対応
したグループに対応するテスト用線対と読出線対との間
を電気的に導通状態とする複数の第２のスイッチング手
段とが設けられている。
ば、テスト動作時に対応したグループに対応するデータ
出力線対と読出線対との間を電気的に非導通状態とする
複数の第１のスイッチング手段と、テスト動作時に対応
したグループに対応するテスト用線対と読出線対との間
を電気的に導通状態とする複数の第２のスイッチング手
段とが設けられている。
【００５６】メモリセルの複数のグループに対応して複
数の第１および第２のスイッチング手段が設けられてい
るので、レイアウト面積の増加が少ない。また、異なる
期待値データを設定することにより、種々のテストパタ
ーンによるメモリセルのテストを行なうことができる。
数の第１および第２のスイッチング手段が設けられてい
るので、レイアウト面積の増加が少ない。また、異なる
期待値データを設定することにより、種々のテストパタ
ーンによるメモリセルのテストを行なうことができる。
【００５７】請求項４の発明に係る半導体記憶装置は、
複数の読出線対と、複数のデータ出力線対と、複数の電
荷供給手段と、複数のテスト用線対と、複数の電位設定
手段と、複数の検知手段とを備える。これらはメモリセ
ルの複数のグループに対応して設けられるので、レイア
ウト面積の増加が少ない。
複数の読出線対と、複数のデータ出力線対と、複数の電
荷供給手段と、複数のテスト用線対と、複数の電位設定
手段と、複数の検知手段とを備える。これらはメモリセ
ルの複数のグループに対応して設けられるので、レイア
ウト面積の増加が少ない。
【００５８】請求項１１の発明に係る半導体記憶装置
は、メモリセルアレイが第１および第２のメモリセルブ
ロックに分割されたシェアードセンスアンプ構成を有す
る。したがってこの半導体記憶装置によるとレイアウト
面積の大幅な低減が図られる。
は、メモリセルアレイが第１および第２のメモリセルブ
ロックに分割されたシェアードセンスアンプ構成を有す
る。したがってこの半導体記憶装置によるとレイアウト
面積の大幅な低減が図られる。
【００５９】請求項１２の発明に係る半導体記憶装置
は、交互配置型アレイ構成を採用している。この構成に
よると注目メモリセルの両隣のメモリセルに同時にディ
スターブパターンを書込むことができ、テストのシーケ
ンスを減少させ、より厳しいテストを行なうことが可能
になる。
は、交互配置型アレイ構成を採用している。この構成に
よると注目メモリセルの両隣のメモリセルに同時にディ
スターブパターンを書込むことができ、テストのシーケ
ンスを減少させ、より厳しいテストを行なうことが可能
になる。
【００６０】請求項１３の発明に係る半導体記憶装置の
テスト方法によれば、テストデータの書込時に、センス
アンプを一時的に非活性状態にし、その後再びセンスア
ンプを活性化する。
テスト方法によれば、テストデータの書込時に、センス
アンプを一時的に非活性状態にし、その後再びセンスア
ンプを活性化する。
【００６１】これにより、テスト動作におけるテスト動
作の書込が容易に行なわれるようになる。
作の書込が容易に行なわれるようになる。
【００６２】
【実施例】以下、この発明の実施例を図面を参照しなが
ら詳細に説明する。
ら詳細に説明する。
【００６３】図１は、この発明の一実施例によるダイナ
ミック型半導体記憶装置のチップ全体の構成を示すブロ
ック図である。
ミック型半導体記憶装置のチップ全体の構成を示すブロ
ック図である。
【００６４】メモリアレイ１は、複数行および複数列に
マトリクス状に配列された複数のメモリセルを含む。ア
ドレスバッファ２は、外部から与えられるアドレス信号
Ａ０〜Ａｎを受け、所定のタイミングでロウデコーダ３
に行アドレス信号ＲＡを与え、所定のタイミングでコラ
ムデコーダ４に列アドレス信号ＣＡを与える。メモリア
レイ１にはセンスアンプ群５を介して読出／書込ゲート
６が接続されている。読出／書込ゲート６には２つの読
出／テスト回路７ａ，７ｂが接続されている。
マトリクス状に配列された複数のメモリセルを含む。ア
ドレスバッファ２は、外部から与えられるアドレス信号
Ａ０〜Ａｎを受け、所定のタイミングでロウデコーダ３
に行アドレス信号ＲＡを与え、所定のタイミングでコラ
ムデコーダ４に列アドレス信号ＣＡを与える。メモリア
レイ１にはセンスアンプ群５を介して読出／書込ゲート
６が接続されている。読出／書込ゲート６には２つの読
出／テスト回路７ａ，７ｂが接続されている。
【００６５】一方、高電圧検出器８は、アドレス信号Ａ
０のための入力端子ｈの電圧に応答してテストイネーブ
ル信号／φを発生し、それをコラムデコーダ４および読
出／テスト回路７ａ，７ｂに与える。読出／テスト回路
７ａ，７ｂの出力はプリアンプ９および出力バッファ１
１を介して出力データＤｏｕｔとして外部に出力され
る。外部から与えられる入力データＤｉｎは入力バッフ
ァ１０を介して読出／書込ゲート６に入力される。
０のための入力端子ｈの電圧に応答してテストイネーブ
ル信号／φを発生し、それをコラムデコーダ４および読
出／テスト回路７ａ，７ｂに与える。読出／テスト回路
７ａ，７ｂの出力はプリアンプ９および出力バッファ１
１を介して出力データＤｏｕｔとして外部に出力され
る。外部から与えられる入力データＤｉｎは入力バッフ
ァ１０を介して読出／書込ゲート６に入力される。
【００６６】クロックジェネレータ１２は、外部から与
えられるロウアドレスストローブ信号／ＲＡＳ、コラム
アドレスストローブ信号／ＣＡＳおよびライトイネーブ
ル信号／ＷＥに応答して各部分のタイミング制御を行な
う。ＩＯコントローラ１３は、データの書込時に入力バ
ッファ１０を活性化させ、データの読出時に出力バッフ
ァ１１を活性化させる。ラインモードテスト時には、出
力バッファ１１は、エラーの検出に応答して読出／テス
ト回路７ａ，７ｂから与えられるエラーフラグＥＦを外
部に出力する。図１に示される各部分はチップＣＨ上に
形成されている。
えられるロウアドレスストローブ信号／ＲＡＳ、コラム
アドレスストローブ信号／ＣＡＳおよびライトイネーブ
ル信号／ＷＥに応答して各部分のタイミング制御を行な
う。ＩＯコントローラ１３は、データの書込時に入力バ
ッファ１０を活性化させ、データの読出時に出力バッフ
ァ１１を活性化させる。ラインモードテスト時には、出
力バッファ１１は、エラーの検出に応答して読出／テス
ト回路７ａ，７ｂから与えられるエラーフラグＥＦを外
部に出力する。図１に示される各部分はチップＣＨ上に
形成されている。
【００６７】図２は、図１の半導体記憶装置の主要部の
構成を詳細に示す回路図である。メモリアレイ１は、従
来の半導体記憶装置と同様に、複数のビット線対ＢＬ，
／ＢＬ、そのビット線対ＢＬ，／ＢＬに交差するように
配置された複数のワード線ＷＬおよびそれらの交点に設
けられた複数のメモリセルＭＣを含む。複数のワード線
ＷＬはロウデコーダ３に接続されている。ロウデコーダ
３は、行アドレス信号ＲＡに応答して複数ワード線ＷＬ
のいずれか１つを選択するデコーダ３１および選択され
たワード線ＷＬの電位を“Ｈ”レベルに駆動するワード
ドライバ３２を含む。各ビット線対ＢＬ，／ＢＬ間には
センスアンプ５０が接続されている。
構成を詳細に示す回路図である。メモリアレイ１は、従
来の半導体記憶装置と同様に、複数のビット線対ＢＬ，
／ＢＬ、そのビット線対ＢＬ，／ＢＬに交差するように
配置された複数のワード線ＷＬおよびそれらの交点に設
けられた複数のメモリセルＭＣを含む。複数のワード線
ＷＬはロウデコーダ３に接続されている。ロウデコーダ
３は、行アドレス信号ＲＡに応答して複数ワード線ＷＬ
のいずれか１つを選択するデコーダ３１および選択され
たワード線ＷＬの電位を“Ｈ”レベルに駆動するワード
ドライバ３２を含む。各ビット線対ＢＬ，／ＢＬ間には
センスアンプ５０が接続されている。
【００６８】複数のビット線対ＢＬ，／ＢＬは第１およ
び第２のグループに区分されている。奇数番目のビット
線対ＢＬ，／ＢＬは第１のグループに属し、偶数番目の
ビット線対ＢＬ，／ＢＬは第２のグループに属する。各
ビット線対ＢＬ，／ＢＬには第１の差動増幅器６０が接
続されている。第１のグループに対応して、書込用バス
Ｗ１，／Ｗ１、読出用バスＲ１，／Ｒ１および読出／テ
スト回路７ａが設けられている。第２のグループに対応
して、書込用バスＷ２，／Ｗ２、読出用バスＲ２，／Ｒ
２および読出／テスト回路７ｂが設けられている。
び第２のグループに区分されている。奇数番目のビット
線対ＢＬ，／ＢＬは第１のグループに属し、偶数番目の
ビット線対ＢＬ，／ＢＬは第２のグループに属する。各
ビット線対ＢＬ，／ＢＬには第１の差動増幅器６０が接
続されている。第１のグループに対応して、書込用バス
Ｗ１，／Ｗ１、読出用バスＲ１，／Ｒ１および読出／テ
スト回路７ａが設けられている。第２のグループに対応
して、書込用バスＷ２，／Ｗ２、読出用バスＲ２，／Ｒ
２および読出／テスト回路７ｂが設けられている。
【００６９】図２に示されるようなビット線対のグルー
プ分けを、“インタリーブされた態様”と呼ぶ。図２に
示される例では、１つおきのビット線対により各グルー
プが構成されているが複数組おきのビット線対により各
グループが構成されてもよい。
プ分けを、“インタリーブされた態様”と呼ぶ。図２に
示される例では、１つおきのビット線対により各グルー
プが構成されているが複数組おきのビット線対により各
グループが構成されてもよい。
【００７０】第１のグループに属する奇数番目のビット
線対ＢＬ，／ＢＬはＮチャネルＭＯＳトランジスタ６
５，６７および６６，６８を介して書込用バスＷ１，／
Ｗ１に接続されている。第２のグループに属する偶数番
目のビット線対ＢＬ，／ＢＬは、ＮチャネルＭＯＳトラ
ンジスタ６５，６７および６６，６８を介して書込用バ
スＷ２，／Ｗ２に接続されている。トランジスタ６５，
６７のゲートにはクロックジェネレータ１２（図１）か
ら書込制御信号ＷＣが与えられる。
線対ＢＬ，／ＢＬはＮチャネルＭＯＳトランジスタ６
５，６７および６６，６８を介して書込用バスＷ１，／
Ｗ１に接続されている。第２のグループに属する偶数番
目のビット線対ＢＬ，／ＢＬは、ＮチャネルＭＯＳトラ
ンジスタ６５，６７および６６，６８を介して書込用バ
スＷ２，／Ｗ２に接続されている。トランジスタ６５，
６７のゲートにはクロックジェネレータ１２（図１）か
ら書込制御信号ＷＣが与えられる。
【００７１】第１のグループに属する第１の差動増幅器
６０は読出用バスＲ１，／Ｒ１に接続され、第２のグル
ープに属する第１の差動増幅器６０は読出用バスＲ２，
／Ｒ２に接続されている。
６０は読出用バスＲ１，／Ｒ１に接続され、第２のグル
ープに属する第１の差動増幅器６０は読出用バスＲ２，
／Ｒ２に接続されている。
【００７２】トランジスタ６６，６８のゲートおよびト
ランジスタＱ３，Ｑ４のゲートには、コラムデコーダ４
からコラム選択信号Ｙｉ（ｉ＝１，２，…）が与えられ
る。１つのコラム選択信号Ｙｉにより第１のグループに
属する１組のビット線対ＢＬ，／ＢＬおよび第２のグル
ープに属する１組のビット線対ＢＬ，／ＢＬが同時に選
択される。この実施例では、コラムデコーダ４が２ウェ
イのデコーダ構成となり、デコーダピッチを緩和するこ
とができる。
ランジスタＱ３，Ｑ４のゲートには、コラムデコーダ４
からコラム選択信号Ｙｉ（ｉ＝１，２，…）が与えられ
る。１つのコラム選択信号Ｙｉにより第１のグループに
属する１組のビット線対ＢＬ，／ＢＬおよび第２のグル
ープに属する１組のビット線対ＢＬ，／ＢＬが同時に選
択される。この実施例では、コラムデコーダ４が２ウェ
イのデコーダ構成となり、デコーダピッチを緩和するこ
とができる。
【００７３】第１のグループに属する第１の差動増幅器
６０において、トランジスタＱ１，Ｑ３が読出用バスＲ
１と接地ラインとの間に直列に接続され、トランジスタ
Ｑ２，Ｑ４が読出用バス／Ｒ１と接地ラインとの間に直
列に接続されている。トランジスタＱ１のゲートはビッ
ト線ＢＬに接続され、トランジスタＱ２のゲートはビッ
ト線／ＢＬに接続されている。第２のグループに属する
第１の差動増幅器６０においては、トランジスタＱ１，
Ｑ２がそれぞれ読出用バスＲ２，／Ｒ２に接続されてい
る。トランジスタＱ３およびＱ４のゲートには、コラム
デコーダ４から対応するコラム選択信号Ｙｉが印加され
る。このコラム選択信号Ｙｉは、通常動作時にはアドレ
ス信号に基づいてコラムデコーダ４から出力される信号
であり、テスト動作時には、アドレス信号に関係なくコ
ラムデータ４から出力される信号である。請求項１にお
けるコラム選択信号はこれら双方の信号を含むものとす
る。
６０において、トランジスタＱ１，Ｑ３が読出用バスＲ
１と接地ラインとの間に直列に接続され、トランジスタ
Ｑ２，Ｑ４が読出用バス／Ｒ１と接地ラインとの間に直
列に接続されている。トランジスタＱ１のゲートはビッ
ト線ＢＬに接続され、トランジスタＱ２のゲートはビッ
ト線／ＢＬに接続されている。第２のグループに属する
第１の差動増幅器６０においては、トランジスタＱ１，
Ｑ２がそれぞれ読出用バスＲ２，／Ｒ２に接続されてい
る。トランジスタＱ３およびＱ４のゲートには、コラム
デコーダ４から対応するコラム選択信号Ｙｉが印加され
る。このコラム選択信号Ｙｉは、通常動作時にはアドレ
ス信号に基づいてコラムデコーダ４から出力される信号
であり、テスト動作時には、アドレス信号に関係なくコ
ラムデータ４から出力される信号である。請求項１にお
けるコラム選択信号はこれら双方の信号を含むものとす
る。
【００７４】読出／テスト回路７ａにおいて、スイッチ
７１は読出用バスＲ１，／Ｒ１とデータバスＤＢ，／Ｄ
Ｂとの間に接続され、スイッチ７２は、読出用バスＲ
１，／Ｒ１とラインテスト用バスＬＢ，／ＬＢとの間に
接続されている。データバスＤＢ，／ＤＢには第２の差
動増幅器７３が接続されている。第２の差動増幅器７３
は、電源端子とデータバス／ＤＢとの間に接続されるＰ
チャネルＭＯＳトランジスタＱ５および電源端子とデー
タバスＤＢとの間に接続されるＰチャネルＭＯＳトラン
ジスタＱ６を含む。トランジスタＱ５，Ｑ６のゲートは
データバスＤＢに接続されている。
７１は読出用バスＲ１，／Ｒ１とデータバスＤＢ，／Ｄ
Ｂとの間に接続され、スイッチ７２は、読出用バスＲ
１，／Ｒ１とラインテスト用バスＬＢ，／ＬＢとの間に
接続されている。データバスＤＢ，／ＤＢには第２の差
動増幅器７３が接続されている。第２の差動増幅器７３
は、電源端子とデータバス／ＤＢとの間に接続されるＰ
チャネルＭＯＳトランジスタＱ５および電源端子とデー
タバスＤＢとの間に接続されるＰチャネルＭＯＳトラン
ジスタＱ６を含む。トランジスタＱ５，Ｑ６のゲートは
データバスＤＢに接続されている。
【００７５】ラインテスト用バスＬＢ，／ＬＢには期待
値書込回路７４が接続されている。期待値書込回路７４
は、ラインモードテスト時にラインテスト用バスＬＢ，
／ＬＢに期待値データを書込むために用いられる。ま
た、ラインテスト用バスＬＢ，／ＬＢにはエラー検出回
路７５が接続されている。エラー検出回路７５は、ライ
ンモードテスト時にエラーが検出されると、エラーフラ
グＥＦを出力する。
値書込回路７４が接続されている。期待値書込回路７４
は、ラインモードテスト時にラインテスト用バスＬＢ，
／ＬＢに期待値データを書込むために用いられる。ま
た、ラインテスト用バスＬＢ，／ＬＢにはエラー検出回
路７５が接続されている。エラー検出回路７５は、ライ
ンモードテスト時にエラーが検出されると、エラーフラ
グＥＦを出力する。
【００７６】データバスＤＢ，／ＤＢは、図１に示され
るプリアンプ９を介して出力バッファ１１に接続され
る。また、エラーフラグＥＦは出力バッファ１１に与え
られる。
るプリアンプ９を介して出力バッファ１１に接続され
る。また、エラーフラグＥＦは出力バッファ１１に与え
られる。
【００７７】通常動作時にはテストイネーブル信号／φ
によりスイッチ７１が導通状態となり、ラインモードテ
スト時にはテストイネーブル信号／φによりスイッチ７
２が導通状態となる。
によりスイッチ７１が導通状態となり、ラインモードテ
スト時にはテストイネーブル信号／φによりスイッチ７
２が導通状態となる。
【００７８】読出／テスト回路７ｂの構成も、読出／テ
スト回路７ａの構成と同様である。この半導体記憶装置
においては、複数の書込用バスＷ１，／Ｗ１およびＷ
２，／Ｗ２と複数の読出用バスＲ１，／Ｒ１およびＲ
２，／Ｒ２とが分離されている。そのため、通常動作時
の高速アクセスが可能となる。このような構成は、たと
えば１９８７ ＶＬＳＩ・サーキット・シンポジウム
ｐｐ．７９〜８０に発表されている構成をＭＯＳトラン
ジスタの回路に応用した構成と類似している。
スト回路７ａの構成と同様である。この半導体記憶装置
においては、複数の書込用バスＷ１，／Ｗ１およびＷ
２，／Ｗ２と複数の読出用バスＲ１，／Ｒ１およびＲ
２，／Ｒ２とが分離されている。そのため、通常動作時
の高速アクセスが可能となる。このような構成は、たと
えば１９８７ ＶＬＳＩ・サーキット・シンポジウム
ｐｐ．７９〜８０に発表されている構成をＭＯＳトラン
ジスタの回路に応用した構成と類似している。
【００７９】次に、図１および図２に示される半導体記
憶装置の動作を説明する。 （通常動作）データの書込時には、まずロウデコーダ３
により複数のワード線ＷＬのうち１つが選択され、その
選択されたワード線ＷＬの電位が“Ｈ”レベルになる。
それにより、選択されたワード線ＷＬに接続されたメモ
リセルＭＣから対応するビット線対ＢＬ，／ＢＬにそれ
ぞれ“Ｈ”または“Ｌ”のデータが読出される。次に、
センスアンプ活性化信号ＳＡによりセンスアンプ５０が
活性化される。その結果、各ビット線対ＢＬ，／ＢＬの
データが増幅される。
憶装置の動作を説明する。 （通常動作）データの書込時には、まずロウデコーダ３
により複数のワード線ＷＬのうち１つが選択され、その
選択されたワード線ＷＬの電位が“Ｈ”レベルになる。
それにより、選択されたワード線ＷＬに接続されたメモ
リセルＭＣから対応するビット線対ＢＬ，／ＢＬにそれ
ぞれ“Ｈ”または“Ｌ”のデータが読出される。次に、
センスアンプ活性化信号ＳＡによりセンスアンプ５０が
活性化される。その結果、各ビット線対ＢＬ，／ＢＬの
データが増幅される。
【００８０】その後、書込制御信号ＷＣが“Ｈ”レベル
になり、トランジスタ６５，６７がオンする。また、コ
ラムデコーダ４により１つのコラム選択信号Ｙｉが選択
され、その選択されたコラム選択信号Ｙｉが“Ｈ”レベ
ルになる。それにより、選択されたコラム選択信号Ｙｉ
が与えられる２組のトランジスタ６６，６８がオンす
る。その結果、書込用バスＷ１，／Ｗ１およびＷ２，／
Ｗ２に与えられたデータが、選択された１つのコラム選
択信号Ｙｉに対応する２組のビット線対ＢＬ，／ＢＬに
伝達され、選択されたメモリセルＭＣにそのデータがそ
れぞれ書込まれる。
になり、トランジスタ６５，６７がオンする。また、コ
ラムデコーダ４により１つのコラム選択信号Ｙｉが選択
され、その選択されたコラム選択信号Ｙｉが“Ｈ”レベ
ルになる。それにより、選択されたコラム選択信号Ｙｉ
が与えられる２組のトランジスタ６６，６８がオンす
る。その結果、書込用バスＷ１，／Ｗ１およびＷ２，／
Ｗ２に与えられたデータが、選択された１つのコラム選
択信号Ｙｉに対応する２組のビット線対ＢＬ，／ＢＬに
伝達され、選択されたメモリセルＭＣにそのデータがそ
れぞれ書込まれる。
【００８１】その後、ワード線ＷＬの電位が“Ｌ”レベ
ルになる。選択されたワード線ＷＬに接続されたメモリ
セルＭＣのうちコラムデコーダ４により選択されないメ
モリセルにおいてはリフレッシュが行なわれる。
ルになる。選択されたワード線ＷＬに接続されたメモリ
セルＭＣのうちコラムデコーダ４により選択されないメ
モリセルにおいてはリフレッシュが行なわれる。
【００８２】データの読出時には、書込制御信号ＷＣが
“Ｌ”レベルとなっており、書込用バスＷ１，／Ｗ１お
よびＷ２，／Ｗ２がビット線対ＢＬ，／ＢＬから切離さ
れている。そのため、書込用バスＷ１，／Ｗ１およびＷ
２，／Ｗ２の信号および負荷がビット線対ＢＬ，／ＢＬ
に影響を与えない。
“Ｌ”レベルとなっており、書込用バスＷ１，／Ｗ１お
よびＷ２，／Ｗ２がビット線対ＢＬ，／ＢＬから切離さ
れている。そのため、書込用バスＷ１，／Ｗ１およびＷ
２，／Ｗ２の信号および負荷がビット線対ＢＬ，／ＢＬ
に影響を与えない。
【００８３】図３を参照すると、時刻ｔ０でロウデコー
ダ３により選択されたワード線ＷＬの電位が“Ｈ”レベ
ルに立上がる。ワード線ＷＬの電位は電源電圧Ｖｃｃ
（５Ｖ）以上に昇圧される。これにより、この選択され
たワード線ＷＬに接続されたメモリセルＭＣから対応す
るビット線対ＢＬ，／ＢＬにそれぞれデータが読出され
る。その結果、ビット線対ＢＬ，／ＢＬ間に微小な電位
差が生じる。時刻ｔ１で、センスアンプ活性化信号ＳＡ
が“Ｈ”レベルとなり、ビット線対ＢＬ，／ＢＬ間の微
小な電位差が増幅される。そのため、各ビット線対Ｂ
Ｌ，／ＢＬの一方のビット線の電位が“Ｈ”レベルにな
り、他方のビット線の電位が“Ｌ”レベルになる。
ダ３により選択されたワード線ＷＬの電位が“Ｈ”レベ
ルに立上がる。ワード線ＷＬの電位は電源電圧Ｖｃｃ
（５Ｖ）以上に昇圧される。これにより、この選択され
たワード線ＷＬに接続されたメモリセルＭＣから対応す
るビット線対ＢＬ，／ＢＬにそれぞれデータが読出され
る。その結果、ビット線対ＢＬ，／ＢＬ間に微小な電位
差が生じる。時刻ｔ１で、センスアンプ活性化信号ＳＡ
が“Ｈ”レベルとなり、ビット線対ＢＬ，／ＢＬ間の微
小な電位差が増幅される。そのため、各ビット線対Ｂ
Ｌ，／ＢＬの一方のビット線の電位が“Ｈ”レベルにな
り、他方のビット線の電位が“Ｌ”レベルになる。
【００８４】その後、時刻ｔ２において、コラムデコー
ダ４により選択されたコラム選択信号Ｙｉが“Ｈ”レベ
ルになる。それにより、選択されたコラム選択信号Ｙｉ
に対応する２つの第１の差動増幅器６０が動作する。こ
の場合、第１のグループに属する選択された第１の差動
増幅器６０と読出／テスト回路７ａ内の第２の差動増幅
器７３とがカレントミラー型差動増幅器を構成する。同
様に、第２のグループに属する選択された第１の差動増
幅器６０と読出／テスト回路７ｂ内の第２の差動増幅器
７３とがカレントミラー型差動増幅器を構成する。
ダ４により選択されたコラム選択信号Ｙｉが“Ｈ”レベ
ルになる。それにより、選択されたコラム選択信号Ｙｉ
に対応する２つの第１の差動増幅器６０が動作する。こ
の場合、第１のグループに属する選択された第１の差動
増幅器６０と読出／テスト回路７ａ内の第２の差動増幅
器７３とがカレントミラー型差動増幅器を構成する。同
様に、第２のグループに属する選択された第１の差動増
幅器６０と読出／テスト回路７ｂ内の第２の差動増幅器
７３とがカレントミラー型差動増幅器を構成する。
【００８５】これらのカレントミラー型差動増幅器は、
それぞれ選択されたビット線対ＢＬ，／ＢＬの微小な電
位差を高速に増幅し、増幅されたデータを読出用バスＲ
１，／Ｒ１およびＲ２，／Ｒ２を介してそれぞれ対応す
るデータバスＤＢ，／ＤＢに出力する。したがって、高
速アクセスが可能となっている。
それぞれ選択されたビット線対ＢＬ，／ＢＬの微小な電
位差を高速に増幅し、増幅されたデータを読出用バスＲ
１，／Ｒ１およびＲ２，／Ｒ２を介してそれぞれ対応す
るデータバスＤＢ，／ＤＢに出力する。したがって、高
速アクセスが可能となっている。
【００８６】（ラインモードテスト）テストデータの書
込時には、まずロウデコーダ３により複数のワード線Ｗ
Ｌのうち１つが選択され、その電位が“Ｈ”レベルにな
る。書込制御信号ＷＣは“Ｈ”レベルになる。ラインモ
ードテスト時には、コラムデコーダ４によりすべてのコ
ラム選択信号Ｙｉが同時に選択される。ここで、ｉは
１，２，３…を表わしている。
込時には、まずロウデコーダ３により複数のワード線Ｗ
Ｌのうち１つが選択され、その電位が“Ｈ”レベルにな
る。書込制御信号ＷＣは“Ｈ”レベルになる。ラインモ
ードテスト時には、コラムデコーダ４によりすべてのコ
ラム選択信号Ｙｉが同時に選択される。ここで、ｉは
１，２，３…を表わしている。
【００８７】その結果、書込用バスＷ１，／Ｗ１に与え
られたテストデータは第１のグループに属するビット線
対ＢＬ，／ＢＬに伝達され、書込用バスＷ２，／Ｗ２に
与えられたテストデータは第２のグループに属するビッ
ト線対ＢＬ，／ＢＬに伝達される。このようにして、選
択されたワード線ＷＬに接続されたメモリセルＭＣに同
時にテストデータが書込まれる。
られたテストデータは第１のグループに属するビット線
対ＢＬ，／ＢＬに伝達され、書込用バスＷ２，／Ｗ２に
与えられたテストデータは第２のグループに属するビッ
ト線対ＢＬ，／ＢＬに伝達される。このようにして、選
択されたワード線ＷＬに接続されたメモリセルＭＣに同
時にテストデータが書込まれる。
【００８８】このとき、次の理由からセンスアンプ５０
は非活性状態になっている。たとえば、メモリアレイ１
が１０２４のワード線ＷＬおよび１０２４のビット線対
ＢＬ，／ＢＬを含む場合には、１組の書込用バスにより
５１２のビット線対ＢＬ，／ＢＬにテストデータが書込
まれる。そのため、書込に要する時間が長くなる。そこ
で、ラインモードテストにおけるテストデータの書込時
には、書込速度を速くするために、センスアンプ活性化
信号ＳＡによりセンスアンプ５０が非活性状態にされ
る。
は非活性状態になっている。たとえば、メモリアレイ１
が１０２４のワード線ＷＬおよび１０２４のビット線対
ＢＬ，／ＢＬを含む場合には、１組の書込用バスにより
５１２のビット線対ＢＬ，／ＢＬにテストデータが書込
まれる。そのため、書込に要する時間が長くなる。そこ
で、ラインモードテストにおけるテストデータの書込時
には、書込速度を速くするために、センスアンプ活性化
信号ＳＡによりセンスアンプ５０が非活性状態にされ
る。
【００８９】書込用バスＷ１，／Ｗ１およびＷ２，／Ｗ
２の両方に同一のテストデータが与えられると、選択さ
れた１つのワード線ＷＬに接続されたすべてのメモリセ
ルＭＣに同一のテストデータが書込まれる。
２の両方に同一のテストデータが与えられると、選択さ
れた１つのワード線ＷＬに接続されたすべてのメモリセ
ルＭＣに同一のテストデータが書込まれる。
【００９０】また、書込用バスＷ１，／Ｗ１に“Ｈ”の
テストデータ（Ｗ１の電位は“Ｈ”レベル；／Ｗ１の電
位は“Ｌ”レベル）が与えられ、書込用バスＷ２，／Ｗ
２に“Ｌ”のテストデータ（Ｗ２の電位は“Ｌ”レベ
ル；／Ｗ２の電位は“Ｈ”レベル）が与えられると、１
ビットごとに異なるテストデータ（“Ｈ”，“Ｌ”，
“Ｈ”，“Ｌ”，…）が書込まれる。
テストデータ（Ｗ１の電位は“Ｈ”レベル；／Ｗ１の電
位は“Ｌ”レベル）が与えられ、書込用バスＷ２，／Ｗ
２に“Ｌ”のテストデータ（Ｗ２の電位は“Ｌ”レベ
ル；／Ｗ２の電位は“Ｈ”レベル）が与えられると、１
ビットごとに異なるテストデータ（“Ｈ”，“Ｌ”，
“Ｈ”，“Ｌ”，…）が書込まれる。
【００９１】１つのワード線ＷＬに関するテストデータ
の書込が終了すると、そのワード線ＷＬの電位が“Ｌ”
レベルに立下がる。その後、すべてのコラム選択信号Ｙ
ｉの電位が“Ｌ”レベルになる。
の書込が終了すると、そのワード線ＷＬの電位が“Ｌ”
レベルに立下がる。その後、すべてのコラム選択信号Ｙ
ｉの電位が“Ｌ”レベルになる。
【００９２】このようにして、選択された１つのワード
線ＷＬに接続されるメモリセルＭＣにテストデータが書
込まれる。その後、次のワード線ＷＬが選択され、上記
の動作が繰り返される。
線ＷＬに接続されるメモリセルＭＣにテストデータが書
込まれる。その後、次のワード線ＷＬが選択され、上記
の動作が繰り返される。
【００９３】このように、１サイクルで１つのワード線
ＷＬに接続される１行のメモリセルＭＣへの書込が行な
われる。たとえば、１０２４列からなる、１Ｍビットの
メモリアレイの場合には、書込時間は、従来の１０２４
のビット線対について順次書込を行なっていたものを一
度に行なうようにしているので、従来の１０２４分の１
に短縮される。
ＷＬに接続される１行のメモリセルＭＣへの書込が行な
われる。たとえば、１０２４列からなる、１Ｍビットの
メモリアレイの場合には、書込時間は、従来の１０２４
のビット線対について順次書込を行なっていたものを一
度に行なうようにしているので、従来の１０２４分の１
に短縮される。
【００９４】次に、図５に示されるようなチェッカーボ
ードのフィールドパターンをメモリアレイ１に書込む動
作を説明する。
ードのフィールドパターンをメモリアレイ１に書込む動
作を説明する。
【００９５】まず、図５において、ＸアドレスＷＬ１，
ＷＬ２，…はワード線ＷＬに対応し、ＹアドレスＢＬ
１，ＢＬ２，…はビット線対ＢＬ，／ＢＬに対応するも
のとする。
ＷＬ２，…はワード線ＷＬに対応し、ＹアドレスＢＬ
１，ＢＬ２，…はビット線対ＢＬ，／ＢＬに対応するも
のとする。
【００９６】まず、１番目のワード線ＷＬが選択された
後、書込用バスＷ１，／Ｗ１に“Ｈ”のテストデータが
与えられ、書込用バスＷ２，／Ｗ２に“Ｌ”のテストデ
ータが与えられる。すべてのコラム選択信号Ｙｉが
“Ｈ”レベルに立上がり、選択されたワード線ＷＬに接
続されたメモリセルＭＣにテストデータが書込まれる。
その後、１番目のワード線ＷＬの電位が“Ｌ”レベルに
立下がる。これにより、ＸアドレスＷＬ１に“Ｈ”，
“Ｌ”，“Ｈ”，“Ｌ”…のテストデータが書込まれ
る。
後、書込用バスＷ１，／Ｗ１に“Ｈ”のテストデータが
与えられ、書込用バスＷ２，／Ｗ２に“Ｌ”のテストデ
ータが与えられる。すべてのコラム選択信号Ｙｉが
“Ｈ”レベルに立上がり、選択されたワード線ＷＬに接
続されたメモリセルＭＣにテストデータが書込まれる。
その後、１番目のワード線ＷＬの電位が“Ｌ”レベルに
立下がる。これにより、ＸアドレスＷＬ１に“Ｈ”，
“Ｌ”，“Ｈ”，“Ｌ”…のテストデータが書込まれ
る。
【００９７】次に、２番目のワード線ＷＬが選択され、
書込用バスＷ１，／Ｗ１に“Ｌ”のテストデータが与え
られ、書込用バスＷ２，／Ｗ２に“Ｈ”のテストデータ
が与えられる。すべてのコラム選択信号Ｙｉの電位が
“Ｈ”レベルになり、選択されたワード線ＷＬに接続さ
れたメモリセルＭＣにテストデータが書込まれる。その
後、選択されたワード線ＷＬの電位が“Ｌ”レベルに立
下がる。それにより、ＸアドレスＷＬ２に“Ｌ”，
“Ｈ”，“Ｌ”，“Ｈ”…のテストデータが書込まれ
る。上記の動作を繰返すことにより、図５に示されるチ
ェッカーボードのフィールドパターンが書込まれる。
書込用バスＷ１，／Ｗ１に“Ｌ”のテストデータが与え
られ、書込用バスＷ２，／Ｗ２に“Ｈ”のテストデータ
が与えられる。すべてのコラム選択信号Ｙｉの電位が
“Ｈ”レベルになり、選択されたワード線ＷＬに接続さ
れたメモリセルＭＣにテストデータが書込まれる。その
後、選択されたワード線ＷＬの電位が“Ｌ”レベルに立
下がる。それにより、ＸアドレスＷＬ２に“Ｌ”，
“Ｈ”，“Ｌ”，“Ｈ”…のテストデータが書込まれ
る。上記の動作を繰返すことにより、図５に示されるチ
ェッカーボードのフィールドパターンが書込まれる。
【００９８】テストデータの読出時には、書込制御信号
ＷＣは“Ｌ”レベルとなっている。したがって、ビット
線対ＢＬ，／ＢＬは、書込用バスＷ１，／Ｗ１およびＷ
２，／Ｗ２の信号および負荷の影響を受けない。また、
読出用バスＲ１，／Ｒ１は読出／テスト回路７ａのスイ
ッチ７２を介してラインテスト用バスＬＢ，／ＬＢに接
続されている。読出用バスＲ２，／Ｒ２も同様に、読出
／テスト回路７ｂ内のラインテスト用バスＬＢ，／ＬＢ
に接続されている。
ＷＣは“Ｌ”レベルとなっている。したがって、ビット
線対ＢＬ，／ＢＬは、書込用バスＷ１，／Ｗ１およびＷ
２，／Ｗ２の信号および負荷の影響を受けない。また、
読出用バスＲ１，／Ｒ１は読出／テスト回路７ａのスイ
ッチ７２を介してラインテスト用バスＬＢ，／ＬＢに接
続されている。読出用バスＲ２，／Ｒ２も同様に、読出
／テスト回路７ｂ内のラインテスト用バスＬＢ，／ＬＢ
に接続されている。
【００９９】ここでは、図５のフィールドパターンが書
込まれている場合の動作を説明する。図４を参照する
と、まず、時刻ｔ０で選択されたワード線ＷＬの電位が
“Ｈ”レベルに立上がる。それにより、そのワード線Ｗ
Ｌに接続されたメモリセルＭＣから対応するビット線対
ＢＬ，／ＢＬにそれぞれテストデータが読出される。次
に、時刻ｔ１でセンスアンプ活性化信号ＳＡが“Ｈ”レ
ベルに立上がり、センスアンプ５０が活性化される。そ
れにより、各ビット線対ＢＬ，／ＢＬの微小電位差が増
幅される。
込まれている場合の動作を説明する。図４を参照する
と、まず、時刻ｔ０で選択されたワード線ＷＬの電位が
“Ｈ”レベルに立上がる。それにより、そのワード線Ｗ
Ｌに接続されたメモリセルＭＣから対応するビット線対
ＢＬ，／ＢＬにそれぞれテストデータが読出される。次
に、時刻ｔ１でセンスアンプ活性化信号ＳＡが“Ｈ”レ
ベルに立上がり、センスアンプ５０が活性化される。そ
れにより、各ビット線対ＢＬ，／ＢＬの微小電位差が増
幅される。
【０１００】コラム選択信号Ｙｉが“Ｈ”レベルに立上
がる前に、読出／テスト回路７ａ内の期待値書込回路７
４により読出用バスＲ１，／Ｒ１に“Ｌ”の期待値デー
タが与えられ、読出／テスト回路７ｂ内の期待値書込回
路７４により読出用バスＲ２，／Ｒ２に“Ｈ”の期待値
データが与えられる。すなわち、読出用バスＲ１，／Ｒ
１には、それぞれ、“Ｌ”および“Ｈ”の電位が与えら
れ、読出用バスＲ２，／Ｒ２には、それぞれ、“Ｈ”お
よび“Ｌ”の電位が与えられる。
がる前に、読出／テスト回路７ａ内の期待値書込回路７
４により読出用バスＲ１，／Ｒ１に“Ｌ”の期待値デー
タが与えられ、読出／テスト回路７ｂ内の期待値書込回
路７４により読出用バスＲ２，／Ｒ２に“Ｈ”の期待値
データが与えられる。すなわち、読出用バスＲ１，／Ｒ
１には、それぞれ、“Ｌ”および“Ｈ”の電位が与えら
れ、読出用バスＲ２，／Ｒ２には、それぞれ、“Ｈ”お
よび“Ｌ”の電位が与えられる。
【０１０１】第１のグループに属する奇数番目のビット
線対ＢＬ，／ＢＬには“Ｈ”のテストデータが読出され
ているので、ビット線ＢＬの電位は“Ｈ”レベルにな
り、ビット線／ＢＬの電位は“Ｌ”レベルになる。その
ため、読出用バスＲ１，／Ｒ１に接続される第１の差動
増幅器６０内のトランジスタＱ１はオン状態であり、ト
ランジスタＱ２はオフ状態である。第２のグループに属
する偶数番目のビット線対ＢＬ，／ＢＬには“Ｌ”のテ
ストデータが読出されているので、ビット線ＢＬの電位
は“Ｌ”レベルであり、ビット線／ＢＬの電位は“Ｈ”
レベルになっている。そのため、読出用バスＲ２，／Ｒ
２に接続される第１の差動増幅器６０内のトランジスタ
Ｑ１はオフ状態であり、トランジスタＱ２はオン状態で
ある。
線対ＢＬ，／ＢＬには“Ｈ”のテストデータが読出され
ているので、ビット線ＢＬの電位は“Ｈ”レベルにな
り、ビット線／ＢＬの電位は“Ｌ”レベルになる。その
ため、読出用バスＲ１，／Ｒ１に接続される第１の差動
増幅器６０内のトランジスタＱ１はオン状態であり、ト
ランジスタＱ２はオフ状態である。第２のグループに属
する偶数番目のビット線対ＢＬ，／ＢＬには“Ｌ”のテ
ストデータが読出されているので、ビット線ＢＬの電位
は“Ｌ”レベルであり、ビット線／ＢＬの電位は“Ｈ”
レベルになっている。そのため、読出用バスＲ２，／Ｒ
２に接続される第１の差動増幅器６０内のトランジスタ
Ｑ１はオフ状態であり、トランジスタＱ２はオン状態で
ある。
【０１０２】この状態で、時刻ｔ２において、すべての
コラム選択信号Ｙｉが“Ｈ”レベルに立上がる。それに
より、読出用バスＲ１，／Ｒ１に接続される第１の差動
増幅器６０内のトランジスタＱ２，Ｑ４がオンし、トラ
ンジスタＱ１，Ｑ３を介して読出用バスＲ１が接地ライ
ンに接続される。読出用バスＲ１の電位は“Ｌ”レベル
にプリチャージされているので、特に変化を生じない。
また、トランジスタＱ２はオフ状態であるので、予め
“Ｈ”レベルにプリチャージされている読出用バス／Ｒ
１は放電されず、その電位が“Ｈ”レベルに保持される
（図４参照）。すなわち、前述のように通常読出動作に
おいては第２の差動増幅器７３とともにカレントミラー
型差動増幅器を構成する第１の差動増幅器６０は、期待
値書込回路７４により設定された読出用バスＲ１，／Ｒ
１の電位と選択されたメモリセルからのデータすなわち
対応するビット線対上の電位とを比較する比較手段とし
て機能する。
コラム選択信号Ｙｉが“Ｈ”レベルに立上がる。それに
より、読出用バスＲ１，／Ｒ１に接続される第１の差動
増幅器６０内のトランジスタＱ２，Ｑ４がオンし、トラ
ンジスタＱ１，Ｑ３を介して読出用バスＲ１が接地ライ
ンに接続される。読出用バスＲ１の電位は“Ｌ”レベル
にプリチャージされているので、特に変化を生じない。
また、トランジスタＱ２はオフ状態であるので、予め
“Ｈ”レベルにプリチャージされている読出用バス／Ｒ
１は放電されず、その電位が“Ｈ”レベルに保持される
（図４参照）。すなわち、前述のように通常読出動作に
おいては第２の差動増幅器７３とともにカレントミラー
型差動増幅器を構成する第１の差動増幅器６０は、期待
値書込回路７４により設定された読出用バスＲ１，／Ｒ
１の電位と選択されたメモリセルからのデータすなわち
対応するビット線対上の電位とを比較する比較手段とし
て機能する。
【０１０３】同様に、読出用バスＲ２，／Ｒ２に接続さ
れる第１の差動増幅器６０内のトランジスタＱ３，Ｑ４
がオンする。そのため、読出用バス／Ｒ２はトランジス
タＱ２，Ｑ４を介して接地ラインに接続される。読出用
バス／Ｒ２は予め“Ｌ”レベルにプリチャージされてい
るので、特に変化を生じない。また、トランジスタＱ１
はオフ状態であるので、“Ｈ”レベルにプリチャージさ
れている読出用バスＲ２は放電されず、その電位が
“Ｈ”レベルに保持される。以上は、すべてのテストデ
ータが正常に読出された場合の説明である。
れる第１の差動増幅器６０内のトランジスタＱ３，Ｑ４
がオンする。そのため、読出用バス／Ｒ２はトランジス
タＱ２，Ｑ４を介して接地ラインに接続される。読出用
バス／Ｒ２は予め“Ｌ”レベルにプリチャージされてい
るので、特に変化を生じない。また、トランジスタＱ１
はオフ状態であるので、“Ｈ”レベルにプリチャージさ
れている読出用バスＲ２は放電されず、その電位が
“Ｈ”レベルに保持される。以上は、すべてのテストデ
ータが正常に読出された場合の説明である。
【０１０４】ここで、たとえば、第１のグループに属す
る奇数番目のビット線対ＢＬ，／ＢＬのうちの１つにエ
ラーが生じた場合を考える。この場合、本来“Ｌ”レベ
ルであるべきビット線／ＢＬの電位が“Ｈ”レベルまた
は中間レベルになる。そのため、本来オフ状態であるべ
きトランジスタＱ２がオンしてしまう。その結果、正常
動作時には“Ｈ”レベルに保持される読出用バス／Ｒ１
が、図４に破線で示されるように、トランジスタＱ２，
Ｑ４を通して“Ｌ”レベルに放電される。
る奇数番目のビット線対ＢＬ，／ＢＬのうちの１つにエ
ラーが生じた場合を考える。この場合、本来“Ｌ”レベ
ルであるべきビット線／ＢＬの電位が“Ｈ”レベルまた
は中間レベルになる。そのため、本来オフ状態であるべ
きトランジスタＱ２がオンしてしまう。その結果、正常
動作時には“Ｈ”レベルに保持される読出用バス／Ｒ１
が、図４に破線で示されるように、トランジスタＱ２，
Ｑ４を通して“Ｌ”レベルに放電される。
【０１０５】奇数番目のビット線対ＢＬ，／ＢＬに読出
されたテストデータのうちに１つでも誤ったデータが存
在すると、読出用バスＲ１，／Ｒ１の電位がともに
“Ｌ”レベルとなり、ラインテスト用バスＬＢ，／ＬＢ
の電位もともに“Ｌ”レベルになる。それにより、エラ
ー検出回路７５はエラーフラグＥＦを出力し、テストが
終了する。
されたテストデータのうちに１つでも誤ったデータが存
在すると、読出用バスＲ１，／Ｒ１の電位がともに
“Ｌ”レベルとなり、ラインテスト用バスＬＢ，／ＬＢ
の電位もともに“Ｌ”レベルになる。それにより、エラ
ー検出回路７５はエラーフラグＥＦを出力し、テストが
終了する。
【０１０６】奇数番目のビット線対ＢＬ，／ＢＬに読出
されたテストデータがすべて正しかった場合には、読出
／テスト回路７ａ内のエラー検出回路７５からはエラー
フラグＥＦは出力されない。
されたテストデータがすべて正しかった場合には、読出
／テスト回路７ａ内のエラー検出回路７５からはエラー
フラグＥＦは出力されない。
【０１０７】第２のグループに属する偶数番目のビット
線対ＢＬ，／ＢＬに読出されたテストデータのうちの１
つにエラーが発生した場合には、同様にして、読出用バ
スＲ２，／Ｒ２の電位がともに“Ｌ”レベルになる。こ
れにより、読出／テスト回路７ｂ内のエラー検出回路７
５からエラーフラグＥＦが出力され、テストは終了す
る。
線対ＢＬ，／ＢＬに読出されたテストデータのうちの１
つにエラーが発生した場合には、同様にして、読出用バ
スＲ２，／Ｒ２の電位がともに“Ｌ”レベルになる。こ
れにより、読出／テスト回路７ｂ内のエラー検出回路７
５からエラーフラグＥＦが出力され、テストは終了す
る。
【０１０８】１番目のワード線ＷＬに接続されるメモリ
セルＭＣに記憶されたテストデータがすべて正しく読出
された場合には、読出／テスト回路７ａ，７ｂからはエ
ラーフラグＥＦは出力されない。その後、ワード線ＷＬ
の電位が“Ｌ”レベルに立下がる。
セルＭＣに記憶されたテストデータがすべて正しく読出
された場合には、読出／テスト回路７ａ，７ｂからはエ
ラーフラグＥＦは出力されない。その後、ワード線ＷＬ
の電位が“Ｌ”レベルに立下がる。
【０１０９】上記の１サイクルの読出動作により、１番
目のワード線ＷＬに関する１行分のメモリセルＭＣのテ
ストが行なわれる。その後、２番目のワード線，３番目
のワード線，……に関して、順次上記の動作が繰り返さ
れる。
目のワード線ＷＬに関する１行分のメモリセルＭＣのテ
ストが行なわれる。その後、２番目のワード線，３番目
のワード線，……に関して、順次上記の動作が繰り返さ
れる。
【０１１０】すべてのワード線に関するラインモードテ
ストが終了した時点でエラーフラグＥＦが出力されてい
なければ、すべてのメモリセルＭＣのデータが正しく読
出されたことになり、そのチップは「パス」とみなされ
る。
ストが終了した時点でエラーフラグＥＦが出力されてい
なければ、すべてのメモリセルＭＣのデータが正しく読
出されたことになり、そのチップは「パス」とみなされ
る。
【０１１１】図６は、この発明の他の実施例による半導
体記憶装置の構成を示す図である。図６の実施例におい
ては、複数のビット線対が４つのグループに区分されて
いる。４ｋ＋１番目のビット線対は第１のグループに属
し、４ｋ＋２番目のビット線対は第２のグループに属
し、４ｋ＋３番目のビット線対は第３のグループに属
し、４ｋ＋４番目のビット線対は第４のグループに属す
る。ここで、ｋ＝０，１，２，３…を示している。第１
ないし第４のグループに対応して、４組の書込用バスＷ
１，／Ｗ１〜Ｗ４，／Ｗ４、４組の読出用バスＲ１，／
Ｒ１〜Ｒ４，／Ｒ４および４組の読出／テスト回路７
ａ，７ｂ，７ｃ，７ｄが設けられている。
体記憶装置の構成を示す図である。図６の実施例におい
ては、複数のビット線対が４つのグループに区分されて
いる。４ｋ＋１番目のビット線対は第１のグループに属
し、４ｋ＋２番目のビット線対は第２のグループに属
し、４ｋ＋３番目のビット線対は第３のグループに属
し、４ｋ＋４番目のビット線対は第４のグループに属す
る。ここで、ｋ＝０，１，２，３…を示している。第１
ないし第４のグループに対応して、４組の書込用バスＷ
１，／Ｗ１〜Ｗ４，／Ｗ４、４組の読出用バスＲ１，／
Ｒ１〜Ｒ４，／Ｒ４および４組の読出／テスト回路７
ａ，７ｂ，７ｃ，７ｄが設けられている。
【０１１２】コラム選択信号Ｙ１はビット線対ＢＬ１，
／ＢＬ１〜ＢＬ４，／ＢＬ４に対応する第１の差動増幅
器６０に与えられる。コラム選択信号Ｙ２はビット線対
ＢＬ５，／ＢＬ５〜ＢＬ８，／ＢＬ８に対応する第１の
差動増幅器６０に与えられる。
／ＢＬ１〜ＢＬ４，／ＢＬ４に対応する第１の差動増幅
器６０に与えられる。コラム選択信号Ｙ２はビット線対
ＢＬ５，／ＢＬ５〜ＢＬ８，／ＢＬ８に対応する第１の
差動増幅器６０に与えられる。
【０１１３】書込用バスＷ１，／Ｗ１，Ｗ２，／Ｗ２に
“Ｈ”のテストデータが与えられ、かつ、書込用バスＷ
３，／Ｗ３およびＷ４，／Ｗ４に“Ｌ”のテストデータ
が与えられると、２ビットごとに異なるテストデータが
書込まれる。すなわち、選択された１つのワード線ＷＬ
に接続されたメモリセルＭＣにテストデータ“Ｈ”，
“Ｈ”，“Ｌ”，“Ｌ”，…が書込まれる。なお、図２
に開示された実施例のうち、読出用バスＲ１，／Ｒ１，
Ｒ２，／Ｒ２が請求項５に記載された複数の読出線対に
対応し、差動増幅器６０が請求項５に記載された複数の
増幅手段に対応し、データバスＤＢ，／ＤＢが請求項５
に記載された複数のデータ出力線対に対応し、スイッチ
７１が請求項５に記載された複数の第１のスイッチング
手段に対応し、差動増幅器７３が請求項５に記載された
複数の電荷供給手段に対応し、ラインテスト用バスＬ
Ｂ，／ＬＢが請求項５に記載された複数のテスト用線対
に対応し、スイッチ７２が請求項５に記載された複数の
第２のスイッチング手段に対応し、期待値書込回路７４
が請求項５に記載された複数の電位設定手段に対応し、
エラー検出回路７５が請求項５に記載された複数の検知
手段に対応している。
“Ｈ”のテストデータが与えられ、かつ、書込用バスＷ
３，／Ｗ３およびＷ４，／Ｗ４に“Ｌ”のテストデータ
が与えられると、２ビットごとに異なるテストデータが
書込まれる。すなわち、選択された１つのワード線ＷＬ
に接続されたメモリセルＭＣにテストデータ“Ｈ”，
“Ｈ”，“Ｌ”，“Ｌ”，…が書込まれる。なお、図２
に開示された実施例のうち、読出用バスＲ１，／Ｒ１，
Ｒ２，／Ｒ２が請求項５に記載された複数の読出線対に
対応し、差動増幅器６０が請求項５に記載された複数の
増幅手段に対応し、データバスＤＢ，／ＤＢが請求項５
に記載された複数のデータ出力線対に対応し、スイッチ
７１が請求項５に記載された複数の第１のスイッチング
手段に対応し、差動増幅器７３が請求項５に記載された
複数の電荷供給手段に対応し、ラインテスト用バスＬ
Ｂ，／ＬＢが請求項５に記載された複数のテスト用線対
に対応し、スイッチ７２が請求項５に記載された複数の
第２のスイッチング手段に対応し、期待値書込回路７４
が請求項５に記載された複数の電位設定手段に対応し、
エラー検出回路７５が請求項５に記載された複数の検知
手段に対応している。
【０１１４】図７は、図１に示される半導体記憶装置の
高電圧検出器８の構成を示す回路図である。
高電圧検出器８の構成を示す回路図である。
【０１１５】アドレス信号Ａ０のための入力端子ｈとノ
ードＮ８０との間にＮチャネルＭＯＳトランジスタ８１
〜８６が接続され、ノードＮ８０と接地ラインとの間に
抵抗８７が接続されている。ノードＮ８０はインバータ
８８を介してラッチ回路８９に接続されている。
ードＮ８０との間にＮチャネルＭＯＳトランジスタ８１
〜８６が接続され、ノードＮ８０と接地ラインとの間に
抵抗８７が接続されている。ノードＮ８０はインバータ
８８を介してラッチ回路８９に接続されている。
【０１１６】たとえば、トランジスタ８１〜８６のしき
い値電圧を１Ｖに設定し、インバータ８８のしきい値電
圧を電源電圧Ｖｃｃの１／２に設定する。電源電圧Ｖｃ
ｃが５Ｖのときには、インバータ８８のしきい値電圧は
２．５Ｖとなる。
い値電圧を１Ｖに設定し、インバータ８８のしきい値電
圧を電源電圧Ｖｃｃの１／２に設定する。電源電圧Ｖｃ
ｃが５Ｖのときには、インバータ８８のしきい値電圧は
２．５Ｖとなる。
【０１１７】アドレス信号Ａ０のための入力端子ｈに１
０Ｖの電圧を与えると、ノードＮ８０には６Ｖ低下した
電圧、すなわち４Ｖの電圧が現われる。したがって、イ
ンバータ８８はノードＮ８０の信号を“Ｈ”レベルであ
るとみなして“Ｌ”レベルの電圧を出力する。
０Ｖの電圧を与えると、ノードＮ８０には６Ｖ低下した
電圧、すなわち４Ｖの電圧が現われる。したがって、イ
ンバータ８８はノードＮ８０の信号を“Ｈ”レベルであ
るとみなして“Ｌ”レベルの電圧を出力する。
【０１１８】入力端子ｈはアドレス信号Ａ０を入力する
ために用いられるので、インバータ８８の出力はラッチ
回路８９にラッチされる。ラッチ回路８９の出力信号が
テストイネーブル信号／φとして用いられる。
ために用いられるので、インバータ８８の出力はラッチ
回路８９にラッチされる。ラッチ回路８９の出力信号が
テストイネーブル信号／φとして用いられる。
【０１１９】通常動作時には、入力端子ｈには０Ｖ〜７
Ｖのアドレス信号Ａ０が入力される。入力端子ｈに７Ｖ
のアドレス信号Ａ０が与えられると、ノードＮ８０には
１Ｖの電圧が発生する。この電圧はインバータ８８によ
り“Ｌ”レベルと判定され、テストイネーブル信号／φ
は“Ｈ”レベルとなる。
Ｖのアドレス信号Ａ０が入力される。入力端子ｈに７Ｖ
のアドレス信号Ａ０が与えられると、ノードＮ８０には
１Ｖの電圧が発生する。この電圧はインバータ８８によ
り“Ｌ”レベルと判定され、テストイネーブル信号／φ
は“Ｈ”レベルとなる。
【０１２０】このように、テストイネーブル信号／φは
通常動作時には“Ｈ”レベルとなり、ラインモードテス
ト時には“Ｌ”レベルになる。
通常動作時には“Ｈ”レベルとなり、ラインモードテス
ト時には“Ｌ”レベルになる。
【０１２１】図８は、図１の半導体記憶装置のアドレス
バッファ２に含まれるコラムアドレスバッファ２ａの構
成を示すブロック図である。コラムアドレスバッファ２
ａは、複数の相補信号発生回路２０を含む。各相補信号
発生回路２０は、アドレス信号Ａｊを受け、互いに相補
な列アドレス信号ＣＡｊ，／ＣＡｊを発生する。ここ
で、ｊは０〜ｎを表わしている。
バッファ２に含まれるコラムアドレスバッファ２ａの構
成を示すブロック図である。コラムアドレスバッファ２
ａは、複数の相補信号発生回路２０を含む。各相補信号
発生回路２０は、アドレス信号Ａｊを受け、互いに相補
な列アドレス信号ＣＡｊ，／ＣＡｊを発生する。ここ
で、ｊは０〜ｎを表わしている。
【０１２２】図９および図１０は、図１の半導体記憶装
置のコラムデコーダ４の構成を示す回路図である。
置のコラムデコーダ４の構成を示す回路図である。
【０１２３】コラムデコーダ４は、図９に示されるコラ
ムプリデコーダ４０および図１０に示されるコラムメイ
ンデコーダ４１を含む。
ムプリデコーダ４０および図１０に示されるコラムメイ
ンデコーダ４１を含む。
【０１２４】コラムプリデコーダ４０は、複数のＮＡＮ
Ｄゲート４２および複数のインバータ４３を含む。各Ｎ
ＡＮＤゲート４２には列アドレス信号ＣＡ０，／ＣＡ０
〜ＣＡｎ，／ＣＡｎのうち任意の２つが与えられる。イ
ンバータ４３からは信号Ｃ０，Ｃ１，Ｃ２…が出力され
る。コラムプリデコーダ４０は、入力される列アドレス
信号に応答して信号Ｃ０〜Ｃ３のうち１つおよび信号Ｃ
４〜Ｃ７のうち１つを“Ｈ”レベルにする。
Ｄゲート４２および複数のインバータ４３を含む。各Ｎ
ＡＮＤゲート４２には列アドレス信号ＣＡ０，／ＣＡ０
〜ＣＡｎ，／ＣＡｎのうち任意の２つが与えられる。イ
ンバータ４３からは信号Ｃ０，Ｃ１，Ｃ２…が出力され
る。コラムプリデコーダ４０は、入力される列アドレス
信号に応答して信号Ｃ０〜Ｃ３のうち１つおよび信号Ｃ
４〜Ｃ７のうち１つを“Ｈ”レベルにする。
【０１２５】コラムメインデコーダ４１は、複数のＮＡ
ＮＤゲート４４および複数のＮＡＮＤゲート４５を含
む。各ＮＡＮＤゲート４５の一方の入力端子にはテスト
イネーブル信号／φが与えられる。テストイネーブル信
号／φが“Ｈ”レベルのときには、コラムメインデコー
ダ４１は、信号Ｃ０，Ｃ１，Ｃ２…に応答して、コラム
選択信号Ｙ１，Ｙ２…のうち１つを“Ｈ”レベルに立上
げる。テストイネーブル信号／φが“Ｌ”レベルのとき
には、コラムメインデコーダ４１は、信号Ｃ０，Ｃ１，
Ｃ２…にかかわらず、すべてのコラム選択信号Ｙ１，Ｙ
２…を“Ｈ”レベルに立上げる。
ＮＤゲート４４および複数のＮＡＮＤゲート４５を含
む。各ＮＡＮＤゲート４５の一方の入力端子にはテスト
イネーブル信号／φが与えられる。テストイネーブル信
号／φが“Ｈ”レベルのときには、コラムメインデコー
ダ４１は、信号Ｃ０，Ｃ１，Ｃ２…に応答して、コラム
選択信号Ｙ１，Ｙ２…のうち１つを“Ｈ”レベルに立上
げる。テストイネーブル信号／φが“Ｌ”レベルのとき
には、コラムメインデコーダ４１は、信号Ｃ０，Ｃ１，
Ｃ２…にかかわらず、すべてのコラム選択信号Ｙ１，Ｙ
２…を“Ｈ”レベルに立上げる。
【０１２６】なお、図９に示されるコラムプリデコーダ
４０にテストイネーブル信号／φを与えることによりラ
インモードテスト時にすべての選択信号Ｃ０，Ｃ１，…
を“Ｈ”レベルに立上げる方法や、図８に示されるコラ
ムアドレスバッファ２ａにテストイネーブル信号／φを
与えることにより、列アドレス信号ＣＡｊ，／ＣＡｊを
すべて“Ｈ”レベルに立上げる方法もある。
４０にテストイネーブル信号／φを与えることによりラ
インモードテスト時にすべての選択信号Ｃ０，Ｃ１，…
を“Ｈ”レベルに立上げる方法や、図８に示されるコラ
ムアドレスバッファ２ａにテストイネーブル信号／φを
与えることにより、列アドレス信号ＣＡｊ，／ＣＡｊを
すべて“Ｈ”レベルに立上げる方法もある。
【０１２７】図１１は、図２に示されるエラー検出回路
７５の構成を示す図である。エラー検出回路７５は、３
入力ＮＯＲゲートからなる。ＮＯＲゲートの第１の入力
端子はラインテスト用バスＬＢに接続され、第２の入力
端子はラインテスト用バス／ＬＢに接続され、第３の入
力端子にはエラーフラグ制御信号ＥＦＣが与えられる。
エラーフラグ制御信号ＥＦＣは、ラインモードテストの
エラーチェックを行なうときのみ“Ｌ”レベルとなる。
エラーが検出されると、ＮＯＲゲート７５から“Ｈ”レ
ベルのエラーフラグＥＦが出力される。
７５の構成を示す図である。エラー検出回路７５は、３
入力ＮＯＲゲートからなる。ＮＯＲゲートの第１の入力
端子はラインテスト用バスＬＢに接続され、第２の入力
端子はラインテスト用バス／ＬＢに接続され、第３の入
力端子にはエラーフラグ制御信号ＥＦＣが与えられる。
エラーフラグ制御信号ＥＦＣは、ラインモードテストの
エラーチェックを行なうときのみ“Ｌ”レベルとなる。
エラーが検出されると、ＮＯＲゲート７５から“Ｈ”レ
ベルのエラーフラグＥＦが出力される。
【０１２８】図１２は、第１の差動増幅器６０の他の例
を示す回路図である。図２に示される第１の差動増幅器
６０と比較すると、ビット線対ＢＬ，／ＢＬに接続され
るトランジスタＱ１，Ｑ２とコラム選択信号Ｙｉを受け
るトランジスタＱ３，Ｑ４の位置が互いに入換えられて
いる。図１２の構成によると、通常動作時に、ビット線
対ＢＬ，／ＢＬ間の電圧振幅が十分開いた後、コラム選
択信号Ｙｉを“Ｈ”レベルにすることができる。そのた
め、浮遊容量の関係で、読出用バスＲ１，／Ｒ１のうち
一方の電位を高速に“Ｌ”レベルに低下させることがで
きる。
を示す回路図である。図２に示される第１の差動増幅器
６０と比較すると、ビット線対ＢＬ，／ＢＬに接続され
るトランジスタＱ１，Ｑ２とコラム選択信号Ｙｉを受け
るトランジスタＱ３，Ｑ４の位置が互いに入換えられて
いる。図１２の構成によると、通常動作時に、ビット線
対ＢＬ，／ＢＬ間の電圧振幅が十分開いた後、コラム選
択信号Ｙｉを“Ｈ”レベルにすることができる。そのた
め、浮遊容量の関係で、読出用バスＲ１，／Ｒ１のうち
一方の電位を高速に“Ｌ”レベルに低下させることがで
きる。
【０１２９】図１３は、第１の差動増幅器６０のさらに
他の例を示す回路図である。図２に示される第１の差動
増幅器６０と比較すると、コラム選択信号Ｙｉを受ける
２つのトランジスタＱ３，Ｑ４の代わりに１つのトラン
ジスタＱ２０が用いられている。したがって、素子数が
低減されている。しかしながら、ビット線対ＢＬ，／Ｂ
Ｌに不良が生じてビット線ＢＬとビット線／ＢＬとが短
絡すると、トランジスタＱ１，Ｑ２がともにオンし、読
出用バスＲ１と読出用バス／Ｒ１とがトランジスタＱ
１，Ｑ２を介して接続される。そのため、冗長回路によ
り不良のビット線対ＢＬ，／ＢＬを置換しても、ライン
モードテストが不可能となる。
他の例を示す回路図である。図２に示される第１の差動
増幅器６０と比較すると、コラム選択信号Ｙｉを受ける
２つのトランジスタＱ３，Ｑ４の代わりに１つのトラン
ジスタＱ２０が用いられている。したがって、素子数が
低減されている。しかしながら、ビット線対ＢＬ，／Ｂ
Ｌに不良が生じてビット線ＢＬとビット線／ＢＬとが短
絡すると、トランジスタＱ１，Ｑ２がともにオンし、読
出用バスＲ１と読出用バス／Ｒ１とがトランジスタＱ
１，Ｑ２を介して接続される。そのため、冗長回路によ
り不良のビット線対ＢＬ，／ＢＬを置換しても、ライン
モードテストが不可能となる。
【０１３０】図１４は、第２の差動増幅器７３の他の例
を示す回路図である。この第２の差動増幅器７３を対称
型差動増幅器と呼ぶ。
を示す回路図である。この第２の差動増幅器７３を対称
型差動増幅器と呼ぶ。
【０１３１】この第２の差動増幅器７３では、トランジ
スタＱ５に並列に接続されるＰチャネルＭＯＳトランジ
スタＱ７およびトランジスタＱ６に並列に接続されるＰ
チャネルＭＯＳトランジスタＱ８がさらに設けられてい
る。これにより、後述するように、通常動作時の動作特
性を向上することができる。
スタＱ５に並列に接続されるＰチャネルＭＯＳトランジ
スタＱ７およびトランジスタＱ６に並列に接続されるＰ
チャネルＭＯＳトランジスタＱ８がさらに設けられてい
る。これにより、後述するように、通常動作時の動作特
性を向上することができる。
【０１３２】図１５は、第２の差動増幅器７３の他の例
を示す回路図である。この第２の差動増幅器７３を二重
差動増幅器と呼ぶ。
を示す回路図である。この第２の差動増幅器７３を二重
差動増幅器と呼ぶ。
【０１３３】図１５の第２の差動増幅器７３は、Ｐチャ
ネルＭＯＳトランジスタＱ１１，Ｑ１２およびＮチャネ
ルＭＯＳトランジスタＱ１５，Ｑ１６を含む第１の差動
増幅器と、ＰチャネルＭＯＳトランジスタＱ１３，Ｑ１
４およびＮチャネルＭＯＳトランジスタＱ１７，Ｑ１８
を含む第２の差動増幅器とからなる。第１の差動増幅器
はデータバスＤＢに接続され、第２の差動増幅器はデー
タバス／ＤＢに接続される。
ネルＭＯＳトランジスタＱ１１，Ｑ１２およびＮチャネ
ルＭＯＳトランジスタＱ１５，Ｑ１６を含む第１の差動
増幅器と、ＰチャネルＭＯＳトランジスタＱ１３，Ｑ１
４およびＮチャネルＭＯＳトランジスタＱ１７，Ｑ１８
を含む第２の差動増幅器とからなる。第１の差動増幅器
はデータバスＤＢに接続され、第２の差動増幅器はデー
タバス／ＤＢに接続される。
【０１３４】トランジスタＱ１５，Ｑ１７のゲートには
基準電圧ＶＲが与えられる。この基準電圧ＶＲは電源電
圧Ｖｃｃの１／２に設定される。トランジスタＱ１６，
Ｑ１８のゲートには活性化信号Ｙが与えられる。活性化
信号Ｙは、コラム選択信号Ｙｉのいずれか１つが“Ｈ”
レベルに立上がると、“Ｈ”レベルに立上がる。図１５
の構成によると、感度が向上し、通常動作時の動作特性
が向上する。
基準電圧ＶＲが与えられる。この基準電圧ＶＲは電源電
圧Ｖｃｃの１／２に設定される。トランジスタＱ１６，
Ｑ１８のゲートには活性化信号Ｙが与えられる。活性化
信号Ｙは、コラム選択信号Ｙｉのいずれか１つが“Ｈ”
レベルに立上がると、“Ｈ”レベルに立上がる。図１５
の構成によると、感度が向上し、通常動作時の動作特性
が向上する。
【０１３５】図１６は、第２の差動増幅器７３のさらに
他の例を示す回路図である。図１６の差動増幅器７３
は、図１４の対称型差動増幅器と図１５の二重差動増幅
器とを結合させることにより得られる。この第２の差動
増幅器７３を二重対称型差動増幅器と呼ぶ。
他の例を示す回路図である。図１６の差動増幅器７３
は、図１４の対称型差動増幅器と図１５の二重差動増幅
器とを結合させることにより得られる。この第２の差動
増幅器７３を二重対称型差動増幅器と呼ぶ。
【０１３６】図１５の第２の差動増幅器７３と比較する
と、ＰチャネルＭＯＳトランジスタＱ２１〜Ｑ２４がさ
らに設けられている。
と、ＰチャネルＭＯＳトランジスタＱ２１〜Ｑ２４がさ
らに設けられている。
【０１３７】この構成によると、対称型差動増幅器の利
点および二重差動増幅器の利点の両方が得られる。
点および二重差動増幅器の利点の両方が得られる。
【０１３８】次に、非対称型差動増幅器および対称型差
動増幅器の特性上の差異を説明する。
動増幅器の特性上の差異を説明する。
【０１３９】図１７の（Ａ）は非対称型差動増幅器の構
成を示す図であり、図１７の（Ｂ）は非対称型差動増幅
器の特性を示す波形図である。図１８の（Ａ）は対称型
差動増幅器の構成を示す図であり、図１８の（Ｂ）は対
称型差動増幅器の特性を示す波形図である。
成を示す図であり、図１７の（Ｂ）は非対称型差動増幅
器の特性を示す波形図である。図１８の（Ａ）は対称型
差動増幅器の構成を示す図であり、図１８の（Ｂ）は対
称型差動増幅器の特性を示す波形図である。
【０１４０】信号Ａと信号Ｂとの電位差がΔＶになった
時点で活性化信号Ｃが“Ｈ”になった場合の特性を比較
する。非対称型差動増幅器では、ノードＤの“Ｈ”レベ
ルの電位とノードＥの“Ｈ”レベルの電位との間に電位
差ΔＬ１が生じ、ノードＥの“Ｌ”レベルの電位とノー
ドＤの“Ｌ”レベルの電位との間に電位差ΔＬ２が生じ
る。これに対して、対称型差動増幅器では、ノードＤの
“Ｈ”レベルの電位とノードＥの“Ｈ”レベルの電位と
の間に差がなく、ノードＥの“Ｌ”レベルの電位とノー
ドＤの“Ｌ”レベルの電位との間に差がない。
時点で活性化信号Ｃが“Ｈ”になった場合の特性を比較
する。非対称型差動増幅器では、ノードＤの“Ｈ”レベ
ルの電位とノードＥの“Ｈ”レベルの電位との間に電位
差ΔＬ１が生じ、ノードＥの“Ｌ”レベルの電位とノー
ドＤの“Ｌ”レベルの電位との間に電位差ΔＬ２が生じ
る。これに対して、対称型差動増幅器では、ノードＤの
“Ｈ”レベルの電位とノードＥの“Ｈ”レベルの電位と
の間に差がなく、ノードＥの“Ｌ”レベルの電位とノー
ドＤの“Ｌ”レベルの電位との間に差がない。
【０１４１】次に、フィールドパターンによるテストお
よびマーチテストを説明する。図１９〜図２４にフィー
ルドパターンの種々の例を示す。図１９はロウストライ
プと呼ばれるフィールドパターンを示し、図２０はチェ
ッカーボードと呼ばれるフィールドパターンを示す。図
２１は２ロウストライプと呼ばれるフィールドパターン
を示し、図２２は２コラムチェッカーと呼ばれるフィー
ルドパターンを示す。図２３はダブルチェッカーと呼ば
れるフィールドパターンを示し、図２４はコラムストラ
イプと呼ばれるフィールドパターンを示す。
よびマーチテストを説明する。図１９〜図２４にフィー
ルドパターンの種々の例を示す。図１９はロウストライ
プと呼ばれるフィールドパターンを示し、図２０はチェ
ッカーボードと呼ばれるフィールドパターンを示す。図
２１は２ロウストライプと呼ばれるフィールドパターン
を示し、図２２は２コラムチェッカーと呼ばれるフィー
ルドパターンを示す。図２３はダブルチェッカーと呼ば
れるフィールドパターンを示し、図２４はコラムストラ
イプと呼ばれるフィールドパターンを示す。
【０１４２】フィールドパターンによるテストでは、フ
ィールドパターンに応じたテストデータをメモリアレイ
に書込み、その後、そのテストデータを読出す。フィー
ルドパターンによるテストでは、メモリセル間の干渉、
ワード線間のノイズ、ビット線間のノイズ、センスアン
プ間のノイズ等に関する動作マージンを調べることがで
きる。
ィールドパターンに応じたテストデータをメモリアレイ
に書込み、その後、そのテストデータを読出す。フィー
ルドパターンによるテストでは、メモリセル間の干渉、
ワード線間のノイズ、ビット線間のノイズ、センスアン
プ間のノイズ等に関する動作マージンを調べることがで
きる。
【０１４３】図６の実施例では、複数の書込用バスにフ
ィールドパターンに応じたテストデータを適当に与える
ことにより、図１９〜図２４に示される種々のフィール
ドパターンを用いたラインモードテストを行なうことが
できる。しかも、どのフィールドパターンによるテスト
においても、１回の読出サイクルで１行分のメモリセル
のテストを行なうことができる。
ィールドパターンに応じたテストデータを適当に与える
ことにより、図１９〜図２４に示される種々のフィール
ドパターンを用いたラインモードテストを行なうことが
できる。しかも、どのフィールドパターンによるテスト
においても、１回の読出サイクルで１行分のメモリセル
のテストを行なうことができる。
【０１４４】なお、図２の実施例では、図１９〜図２２
および図２４のフィールドパターンを用いたラインモー
ドテストが可能である。
および図２４のフィールドパターンを用いたラインモー
ドテストが可能である。
【０１４５】ただし、フィールドパターンによるテスト
では、パターンが周期的であるので、たとえばアドレス
系統にエラーがある場合には、それが発見されない場合
がある。この場合には、次に示すマーチテストを行なう
必要がある。
では、パターンが周期的であるので、たとえばアドレス
系統にエラーがある場合には、それが発見されない場合
がある。この場合には、次に示すマーチテストを行なう
必要がある。
【０１４６】図２５は、マーチテストを説明するための
図である。図２５では、４×４（＝１６）ビットのメモ
リアレイのマーチテストの例が示される。
図である。図２５では、４×４（＝１６）ビットのメモ
リアレイのマーチテストの例が示される。
【０１４７】まず、ａに示すように、バックグランドデ
ータとしてすべての番地に“Ｌ”のテストデータを書込
む。
ータとしてすべての番地に“Ｌ”のテストデータを書込
む。
【０１４８】次に、ｂに示すように、Ｘアドレスの１番
地およびＹアドレスの１番地から“Ｌ”のテストデータ
を読出し、同じ番地に“Ｈ”のテストデータを書込む。
地およびＹアドレスの１番地から“Ｌ”のテストデータ
を読出し、同じ番地に“Ｈ”のテストデータを書込む。
【０１４９】さらに、ｃに示すように、Ｘアドレスの２
番地およびＹアドレスの１番地から“Ｌ”のテストデー
タを読出し、同じ番地に“Ｈ”のテストデータを書込
む。
番地およびＹアドレスの１番地から“Ｌ”のテストデー
タを読出し、同じ番地に“Ｈ”のテストデータを書込
む。
【０１５０】Ｘアドレスを順に増加させて、上記の動作
を繰返す。Ｘアドレスの４番地について上記の動作が終
了すると、Ｙアドレスを１つ増加させてＸアドレスを順
に１つずつ増加させながら上記の動作を繰返す。
を繰返す。Ｘアドレスの４番地について上記の動作が終
了すると、Ｙアドレスを１つ増加させてＸアドレスを順
に１つずつ増加させながら上記の動作を繰返す。
【０１５１】ｄに示すように、Ｘアドレスの４番地およ
びＹアドレスの４番地から“Ｌ”のテストデータを読出
し、同じ番地に“Ｈ”のテストデータを書込む。
びＹアドレスの４番地から“Ｌ”のテストデータを読出
し、同じ番地に“Ｈ”のテストデータを書込む。
【０１５２】その後、ＸアドレスおよびＹアドレスを上
記と同様に増加させながら、“Ｈ”のテストデータを読
出しかつ“Ｌ”のテストデータを書込む。これをすべて
の番地について繰り返す。
記と同様に増加させながら、“Ｈ”のテストデータを読
出しかつ“Ｌ”のテストデータを書込む。これをすべて
の番地について繰り返す。
【０１５３】このようにして、すべての番地に、ｅに示
すように、“Ｌ”のテストデータが書込まれる。その
後、すべての番地の“Ｌ”のテストデータを読出す。
すように、“Ｌ”のテストデータが書込まれる。その
後、すべての番地の“Ｌ”のテストデータを読出す。
【０１５４】上記と同様の動作を、ＸアドレスおよびＹ
アドレスを逆に減少させながら行なう。
アドレスを逆に減少させながら行なう。
【０１５５】このマーチテストは、アドレスが正確に選
択されているかどうかを検査するために必要である。
択されているかどうかを検査するために必要である。
【０１５６】上記実施例の半導体記憶装置においては、
マーチテストに近い擬似マーチテストを行なうことがで
きる。図６の実施例により行なうことができる擬似マー
チテストを図２６を用いて説明する。
マーチテストに近い擬似マーチテストを行なうことがで
きる。図６の実施例により行なうことができる擬似マー
チテストを図２６を用いて説明する。
【０１５７】図２６に示されるように、Ｙアドレスの４
ビットごとに、同じテストデータの読出および書込が行
なわれる。擬似マーチテストを行なう場合には、同時に
選択される４つのＹアドレス内でテストデータを異なら
せる必要がある。
ビットごとに、同じテストデータの読出および書込が行
なわれる。擬似マーチテストを行なう場合には、同時に
選択される４つのＹアドレス内でテストデータを異なら
せる必要がある。
【０１５８】まず、すべての番地に“Ｌ”のテストデー
タを書込んだ後、ＸアドレスＷＬ１を選択する。Ｙアド
レスＢＬ１〜ＢＬ１０に“Ｌ”の期待値データを与え、
それらのアドレスから“Ｌ”のテストデータを読出す。
次に、ＹアドレスＢＬ１，ＢＬ５，ＢＬ９のみに“Ｈ”
のテストデータを書込み、ＹアドレスＢＬ２〜ＢＬ４，
ＢＬ６〜ＢＬ８，ＢＬ１０に“Ｌ”のテストデータを書
込む。
タを書込んだ後、ＸアドレスＷＬ１を選択する。Ｙアド
レスＢＬ１〜ＢＬ１０に“Ｌ”の期待値データを与え、
それらのアドレスから“Ｌ”のテストデータを読出す。
次に、ＹアドレスＢＬ１，ＢＬ５，ＢＬ９のみに“Ｈ”
のテストデータを書込み、ＹアドレスＢＬ２〜ＢＬ４，
ＢＬ６〜ＢＬ８，ＢＬ１０に“Ｌ”のテストデータを書
込む。
【０１５９】Ｘアドレスを増加させた後、上記の読出お
よび書込動作を行なう。最後のＸアドレスについて上記
の動作が終了すると、ＸアドレスをＷＬ１に戻す。Ｙア
ドレスＢＬ１，ＢＬ５，ＢＬ９に“Ｈ”の期待値データ
を与え、かつ、ＹアドレスＢＬ２〜ＢＬ４，ＢＬ６〜Ｂ
Ｌ８，ＢＬ１０に“Ｌ”の期待値データを与え、それら
のアドレスからテストデータを読出す。ＹアドレスＢＬ
１，ＢＬ２，ＢＬ５，ＢＬ６，ＢＬ９，ＢＬ１０に
“Ｈ”のテストデータを書込み、ＹアドレスＢＬ３，Ｂ
Ｌ４，ＢＬ７，ＢＬ８に“Ｌ”のテストデータを書込
む。
よび書込動作を行なう。最後のＸアドレスについて上記
の動作が終了すると、ＸアドレスをＷＬ１に戻す。Ｙア
ドレスＢＬ１，ＢＬ５，ＢＬ９に“Ｈ”の期待値データ
を与え、かつ、ＹアドレスＢＬ２〜ＢＬ４，ＢＬ６〜Ｂ
Ｌ８，ＢＬ１０に“Ｌ”の期待値データを与え、それら
のアドレスからテストデータを読出す。ＹアドレスＢＬ
１，ＢＬ２，ＢＬ５，ＢＬ６，ＢＬ９，ＢＬ１０に
“Ｈ”のテストデータを書込み、ＹアドレスＢＬ３，Ｂ
Ｌ４，ＢＬ７，ＢＬ８に“Ｌ”のテストデータを書込
む。
【０１６０】Ｘアドレスを増加して上記の読出および書
込動作を繰り返す。同様に、ＹアドレスＢＬ１，ＢＬ
２，ＢＬ５，ＢＬ６，ＢＬ９，ＢＬ１０に“Ｈ”の期待
値データを与え、かつ、ＹアドレスＢＬ３，ＢＬ４，Ｂ
Ｌ７，ＢＬ８に“Ｌ”の期待値データを与え、それらの
アドレスからテストデータを読出す。上記のようにし
て、局部的にマーチテストと等しいテストを行なうこと
ができる。
込動作を繰り返す。同様に、ＹアドレスＢＬ１，ＢＬ
２，ＢＬ５，ＢＬ６，ＢＬ９，ＢＬ１０に“Ｈ”の期待
値データを与え、かつ、ＹアドレスＢＬ３，ＢＬ４，Ｂ
Ｌ７，ＢＬ８に“Ｌ”の期待値データを与え、それらの
アドレスからテストデータを読出す。上記のようにし
て、局部的にマーチテストと等しいテストを行なうこと
ができる。
【０１６１】このように、複数のラッチ回路を用いた従
来のラインモードテストでは不得意であった擬似マーチ
テストにおいてもテスト時間の大幅な短縮ができる。
来のラインモードテストでは不得意であった擬似マーチ
テストにおいてもテスト時間の大幅な短縮ができる。
【０１６２】図２７および図２８は、メモリアレイが１
６個のブロックアレイＢＫに分割された例を示す。
６個のブロックアレイＢＫに分割された例を示す。
【０１６３】メモリアレイは、１０２４のビット線対お
よび１０２４のワード線を含み、１Ｍビットの容量を有
している。各ブロックアレイＢＫは６４のビット線対を
含む。各ブロックアレイＢＫ内で１つのコラム選択信号
Ｙｉが活性化される。したがって、１６個のメモリセル
を同時にテストすることができる。各ブロックアレイＢ
Ｋ内でマーチテストをすることにより、すべてのメモリ
アレイのテストが行なわれたことになる。その結果、マ
ーチテストの時間を１／１６に短縮することができる。
よび１０２４のワード線を含み、１Ｍビットの容量を有
している。各ブロックアレイＢＫは６４のビット線対を
含む。各ブロックアレイＢＫ内で１つのコラム選択信号
Ｙｉが活性化される。したがって、１６個のメモリセル
を同時にテストすることができる。各ブロックアレイＢ
Ｋ内でマーチテストをすることにより、すべてのメモリ
アレイのテストが行なわれたことになる。その結果、マ
ーチテストの時間を１／１６に短縮することができる。
【０１６４】次に、図２９を参照しながら図１および図
２に示される半導体記憶装置の他の動作を説明する。
２に示される半導体記憶装置の他の動作を説明する。
【０１６５】最初に、読出用バスＲ１，／Ｒ１およびＲ
２，／Ｒ２が“Ｈ”レベルにプリチャージされる。たと
えば、第１のグループに属するすべての奇数番目のビッ
ト線対ＢＬ，／ＢＬに“Ｈ”のテストデータが正常に読
出されているならば、読出用バスＲ１，／Ｒ１に接続さ
れる各第１の差動増幅器６０内におけるトランジスタＱ
１はオン状態でありかつトランジスタＱ２はオフ状態で
ある。そのため、すべてのコラム選択信号Ｙｉが“Ｈ”
レベルに立上がると、読出用バスＲ１が“Ｌ”レベルに
放電されかつ読出用バス／Ｒ１は放電されず、その電位
が“Ｈ”レベルに保持される。
２，／Ｒ２が“Ｈ”レベルにプリチャージされる。たと
えば、第１のグループに属するすべての奇数番目のビッ
ト線対ＢＬ，／ＢＬに“Ｈ”のテストデータが正常に読
出されているならば、読出用バスＲ１，／Ｒ１に接続さ
れる各第１の差動増幅器６０内におけるトランジスタＱ
１はオン状態でありかつトランジスタＱ２はオフ状態で
ある。そのため、すべてのコラム選択信号Ｙｉが“Ｈ”
レベルに立上がると、読出用バスＲ１が“Ｌ”レベルに
放電されかつ読出用バス／Ｒ１は放電されず、その電位
が“Ｈ”レベルに保持される。
【０１６６】ここで、たとえば、第１のグループに属す
る奇数番目のビット線対ＢＬ，／ＢＬのうち１つにエラ
ーが生じると、本来“Ｌ”レベルであるべきビット線／
ＢＬの電位が“Ｈ”レベルまたは中間レベルになる。そ
のため、本来オフ状態であるべきトランジスタＱ２がオ
ンしてしまう。その結果、読出用バスＲ１，／Ｒ１の両
方が“Ｌ”レベルに放電される。
る奇数番目のビット線対ＢＬ，／ＢＬのうち１つにエラ
ーが生じると、本来“Ｌ”レベルであるべきビット線／
ＢＬの電位が“Ｈ”レベルまたは中間レベルになる。そ
のため、本来オフ状態であるべきトランジスタＱ２がオ
ンしてしまう。その結果、読出用バスＲ１，／Ｒ１の両
方が“Ｌ”レベルに放電される。
【０１６７】上記のように、同時に読出された複数のデ
ータのすべてが互いに一致するときには、すべてのデー
タが正常に読出されたことが検出され、同時に読出され
た複数のデータのうちいずれかが他のデータと一致しな
いときには、エラーが発生したことが検出される。
ータのすべてが互いに一致するときには、すべてのデー
タが正常に読出されたことが検出され、同時に読出され
た複数のデータのうちいずれかが他のデータと一致しな
いときには、エラーが発生したことが検出される。
【０１６８】図４に示される動作では、読出用バスＲ
１，／Ｒ１およびＲ２，／Ｒ２には、読出されるべきデ
ータに対応するデータが期待値データとして与えられ
る。したがって、期待値データを決定するためには、各
アドレスに記憶されるデータが“Ｈ”であるか“Ｌ”で
あるかを予め知っておく必要がある。また、各アドレス
に対応する期待値データを読出用バスに書込む必要があ
る。その結果、テスト動作が複雑となる。
１，／Ｒ１およびＲ２，／Ｒ２には、読出されるべきデ
ータに対応するデータが期待値データとして与えられ
る。したがって、期待値データを決定するためには、各
アドレスに記憶されるデータが“Ｈ”であるか“Ｌ”で
あるかを予め知っておく必要がある。また、各アドレス
に対応する期待値データを読出用バスに書込む必要があ
る。その結果、テスト動作が複雑となる。
【０１６９】上記の方法では、１つおきのメモリセルに
同じデータが記憶されている等の情報のみを予め知るだ
けで十分であり、期待値データを予め期待値書込回路７
４により読出用バスに与える必要がない。そのため、非
常に簡単にテストを行なうことが可能になる。
同じデータが記憶されている等の情報のみを予め知るだ
けで十分であり、期待値データを予め期待値書込回路７
４により読出用バスに与える必要がない。そのため、非
常に簡単にテストを行なうことが可能になる。
【０１７０】図３０は、この発明のさらに他の実施例に
よる半導体記憶装置の主要部の構成を示す回路図であ
る。
よる半導体記憶装置の主要部の構成を示す回路図であ
る。
【０１７１】この半導体記憶装置は、２つのメモリアレ
イブロック１ａ，１ｂを含むシェアードセンスアンプ構
成を有する。メモリアレイブロック１ａ，１ｂはセンス
アンプ群５および読出／書込ゲート６を共有する。メモ
リアレイブロック１ａ内の各ビット線対ＢＬ，／ＢＬは
スイッチＳａを介して対応するセンスアンプ５０および
対応する第１の差動増幅器６０に接続される。メモリア
レイブロック１ｂ内の各ビット線対ＢＬ，／ＢＬはスイ
ッチＳｂを介して対応するセンスアンプ５０および対応
する第１の差動増幅器６０に接続される。スイッチ信号
ＳＬ，ＳＲによりスイッチＳａおよびＳｂのいずれか一
方が選択的にオンされる。
イブロック１ａ，１ｂを含むシェアードセンスアンプ構
成を有する。メモリアレイブロック１ａ，１ｂはセンス
アンプ群５および読出／書込ゲート６を共有する。メモ
リアレイブロック１ａ内の各ビット線対ＢＬ，／ＢＬは
スイッチＳａを介して対応するセンスアンプ５０および
対応する第１の差動増幅器６０に接続される。メモリア
レイブロック１ｂ内の各ビット線対ＢＬ，／ＢＬはスイ
ッチＳｂを介して対応するセンスアンプ５０および対応
する第１の差動増幅器６０に接続される。スイッチ信号
ＳＬ，ＳＲによりスイッチＳａおよびＳｂのいずれか一
方が選択的にオンされる。
【０１７２】この実施例によると、２つのメモリアレイ
ブロック１ａ，１ｂに対して１組のセンスアンプ群５お
よび１組の読出／書込ゲート６のみが必要である。した
がって、レイアウト面積が小さくなる。特に、センスア
ンプ群５および読出／書込ゲート６の面積は大きいの
で、上記実施例はレイアウト面積の低減に大変有利であ
る。
ブロック１ａ，１ｂに対して１組のセンスアンプ群５お
よび１組の読出／書込ゲート６のみが必要である。した
がって、レイアウト面積が小さくなる。特に、センスア
ンプ群５および読出／書込ゲート６の面積は大きいの
で、上記実施例はレイアウト面積の低減に大変有利であ
る。
【０１７３】図３１は、この発明のさらに他の実施例に
よる半導体記憶装置の主要部の構成を示す図である。
よる半導体記憶装置の主要部の構成を示す図である。
【０１７４】この半導体記憶装置は、交互配置型アレイ
（交互配置型センスアンプ）構成を有する。この半導体
記憶装置が図１の半導体記憶装置と異なるのは次の点で
ある。第１のグループに対応するセンスアンプ群５ａお
よび読出／書込ゲート６ａがメモリアレイ１の一方の側
に設けられ、第２のグループに対応するセンスアンプ群
５ｂおよび読出／書込ゲート６ｂがメモリアレイ１の他
方の側に設けられる。それにより、各ビット線対ＢＬ，
／ＢＬ間の距離に比較して、各センスアンプ５０の幅お
よび各第１の差動増幅器６０の幅を２倍にすることがで
き、レイアウトがより容易になる。
（交互配置型センスアンプ）構成を有する。この半導体
記憶装置が図１の半導体記憶装置と異なるのは次の点で
ある。第１のグループに対応するセンスアンプ群５ａお
よび読出／書込ゲート６ａがメモリアレイ１の一方の側
に設けられ、第２のグループに対応するセンスアンプ群
５ｂおよび読出／書込ゲート６ｂがメモリアレイ１の他
方の側に設けられる。それにより、各ビット線対ＢＬ，
／ＢＬ間の距離に比較して、各センスアンプ５０の幅お
よび各第１の差動増幅器６０の幅を２倍にすることがで
き、レイアウトがより容易になる。
【０１７５】図３０の実施例と図３１の実施例とを組合
わせることも可能である。図３１の実施例によると、次
に説明するコラムディスターブテストを容易に行なうこ
とができる。
わせることも可能である。図３１の実施例によると、次
に説明するコラムディスターブテストを容易に行なうこ
とができる。
【０１７６】図３２は、コラムディスターブテストの通
常のフローを説明するための図である。
常のフローを説明するための図である。
【０１７７】まず、コラム選択線ｙ２に接続される注目
メモリセルＭＣ２にデータ“０”を書込む（図３２の
（ａ））。隣接するコラム選択線ｙ１に接続されるメモ
リセルＭＣ１にデータ“０”を書込む（図３２の
（ｂ））。隣接するコラム選択線ｙ３に接続されるメモ
リセルＭＣ３にデータ“０”を書込む（図３２の
（ｃ））。隣接するコラム選択線ｙ１に接続されるメモ
リセルＭＣ２にデータ“１”を書込む（図３２の
（ｄ））。隣接するコラム選択線ｙ３に接続されるメモ
リセルＭＣ３にデータ“１”を書込む（図３２の
（ｅ））。注目メモリセルＭＣ２に記憶されるデータ
“０”を読出す（図３２の（ｆ））。
メモリセルＭＣ２にデータ“０”を書込む（図３２の
（ａ））。隣接するコラム選択線ｙ１に接続されるメモ
リセルＭＣ１にデータ“０”を書込む（図３２の
（ｂ））。隣接するコラム選択線ｙ３に接続されるメモ
リセルＭＣ３にデータ“０”を書込む（図３２の
（ｃ））。隣接するコラム選択線ｙ１に接続されるメモ
リセルＭＣ２にデータ“１”を書込む（図３２の
（ｄ））。隣接するコラム選択線ｙ３に接続されるメモ
リセルＭＣ３にデータ“１”を書込む（図３２の
（ｅ））。注目メモリセルＭＣ２に記憶されるデータ
“０”を読出す（図３２の（ｆ））。
【０１７８】上記のように、コラムディスターブテスト
では、注目メモリセルの両側のメモリセルに注目メモリ
セルとは逆のデータを書込むことにより、注目メモリセ
ルにディスターブをかけ、注目メモリセルに記憶される
データが変化しないか否かを調べる。コラムディスター
ブテストの通常のフローでは、１つの注目メモリセルに
ディスターブをかけるために、６回のサイクルが必要で
ある。
では、注目メモリセルの両側のメモリセルに注目メモリ
セルとは逆のデータを書込むことにより、注目メモリセ
ルにディスターブをかけ、注目メモリセルに記憶される
データが変化しないか否かを調べる。コラムディスター
ブテストの通常のフローでは、１つの注目メモリセルに
ディスターブをかけるために、６回のサイクルが必要で
ある。
【０１７９】次に、図３１の実施例を用いたコラムディ
スターブテストを図３３を参照しながら説明する。
スターブテストを図３３を参照しながら説明する。
【０１８０】回路１００Ａは、第１のグループに対応す
るセンスアンプ群５ａおよび読出／書込ゲート６ａを含
み、回路１００Ｂは、第２のグループに対応するセンス
アンプ群５ｂおよび読出／書込ゲート６ｂを含む。
るセンスアンプ群５ａおよび読出／書込ゲート６ａを含
み、回路１００Ｂは、第２のグループに対応するセンス
アンプ群５ｂおよび読出／書込ゲート６ｂを含む。
【０１８１】まず、回路１００Ｂにより、偶数番目のコ
ラム選択線に接続される注目メモリセルＭＣ２，ＭＣ４
にデータ“０”を書込む（図３３の（ａ）））。回路１
００Ａにより、奇数番目のコラム選択線に接続されるメ
モリセルＭＣ１，ＭＣ３に同時にデータ“０”を書込む
（図３３の（ｂ））。
ラム選択線に接続される注目メモリセルＭＣ２，ＭＣ４
にデータ“０”を書込む（図３３の（ａ）））。回路１
００Ａにより、奇数番目のコラム選択線に接続されるメ
モリセルＭＣ１，ＭＣ３に同時にデータ“０”を書込む
（図３３の（ｂ））。
【０１８２】回路１００Ａにより、奇数番目のコラム選
択線に接続されるメモリセルＭＣ１，ＭＣ３に同時にデ
ータ“１”を書込む（図３３の（ｃ））。回路１００Ｂ
により注目メモリセルＭＣ２，ＭＣ４に記憶されるデー
タ“０”を読出す（図３３の（ｄ））。
択線に接続されるメモリセルＭＣ１，ＭＣ３に同時にデ
ータ“１”を書込む（図３３の（ｃ））。回路１００Ｂ
により注目メモリセルＭＣ２，ＭＣ４に記憶されるデー
タ“０”を読出す（図３３の（ｄ））。
【０１８３】交互配置型アレイ構成を用いると、奇数番
目のコラム選択線と偶数番目のコラム選択線とをそれぞ
れ異なるセンスアンプ群によって駆動することができ
る。そのため、注目メモリセルの両隣のメモリセルに同
時にディスターブパターンを書込むことができる。それ
により、テストのシーケンスが減少しかつより厳しいテ
ストを行なうことが可能になる。
目のコラム選択線と偶数番目のコラム選択線とをそれぞ
れ異なるセンスアンプ群によって駆動することができ
る。そのため、注目メモリセルの両隣のメモリセルに同
時にディスターブパターンを書込むことができる。それ
により、テストのシーケンスが減少しかつより厳しいテ
ストを行なうことが可能になる。
【０１８４】上記の例では、偶数番目のコラム選択線の
すべてに接続されるメモリセルについて同時にディスタ
ーブをかけることが可能となり、従来多くのテスト時間
を必要としたディスターブテストを非常に短時間で行な
うことが可能になる。
すべてに接続されるメモリセルについて同時にディスタ
ーブをかけることが可能となり、従来多くのテスト時間
を必要としたディスターブテストを非常に短時間で行な
うことが可能になる。
【０１８５】通常、多くのメモリセルに同時にデータを
書込むときには、一度センスアンプを活性化する必要が
ある。そのため、奇数番目のコラム選択線に対応するセ
ンスアンプ活性回路と偶数番目のコラム選択線に対応す
るセンスアンプ活性回路とは、別々の経路に分ける必要
がある。
書込むときには、一度センスアンプを活性化する必要が
ある。そのため、奇数番目のコラム選択線に対応するセ
ンスアンプ活性回路と偶数番目のコラム選択線に対応す
るセンスアンプ活性回路とは、別々の経路に分ける必要
がある。
【０１８６】上記の交互配置型アレイ構成によれば、自
動的に左右のセンスアンプ群を独立に制御することが可
能になる。したがって、ディスターブテストに非常に有
利である。
動的に左右のセンスアンプ群を独立に制御することが可
能になる。したがって、ディスターブテストに非常に有
利である。
【０１８７】図３４は、この発明のさらに他の実施例に
よるＤＲＡＭの主要部の構成を示す回路図である。
よるＤＲＡＭの主要部の構成を示す回路図である。
【０１８８】図３４のＤＲＡＭにおいては、制御回路１
３０が設けられている。制御回路１３０は、テストイネ
ーブル信号ＴＥ、ライト信号／Ｗ、活性化信号φｓ／φ
ｓ′およびイコライズ信号φEQを受け、センスアンプ回
路活性化信号φｓ′、リストア回路活性化信号／φｓ′
およびイコライズ信号φEQ′を発生する。活性化信号φ
ｓ′，およびイコライズφEQ′により、センスアンプ回
路ＳＥおよびリストア回路ＲＳの活性化および非活性化
ならびにビット線電位のイコライズが制御される。
３０が設けられている。制御回路１３０は、テストイネ
ーブル信号ＴＥ、ライト信号／Ｗ、活性化信号φｓ／φ
ｓ′およびイコライズ信号φEQを受け、センスアンプ回
路活性化信号φｓ′、リストア回路活性化信号／φｓ′
およびイコライズ信号φEQ′を発生する。活性化信号φ
ｓ′，およびイコライズφEQ′により、センスアンプ回
路ＳＥおよびリストア回路ＲＳの活性化および非活性化
ならびにビット線電位のイコライズが制御される。
【０１８９】テストイネーブル信号ＴＥは、通常動作ま
たはラインモードテスト動作を指定するための信号であ
り、図１の実施例におけるテストイネーブル信号／φに
相当する。ライト信号／Ｗは書込動作または読出動作を
指定するための信号である。その他の構成は、図３８に
示される構成と同様である。
たはラインモードテスト動作を指定するための信号であ
り、図１の実施例におけるテストイネーブル信号／φに
相当する。ライト信号／Ｗは書込動作または読出動作を
指定するための信号である。その他の構成は、図３８に
示される構成と同様である。
【０１９０】図３５の波形図を参照しながら図３４のＤ
ＲＡＭのラインモードテストの書込動作を説明する。
ＲＡＭのラインモードテストの書込動作を説明する。
【０１９１】ラインモードテストは、テストイネーブル
信号ＴＥが“Ｈ”レベルであるという条件の下で行なわ
れる。時刻ｔ０より前には、イコライズ信号φEQ′が
“Ｈ”レベルになっている。それにより、ビット線ＢＬ
０，／ＢＬ０はプリチャージ電位ＶBLにプリチャージさ
れている。時刻ｔ０にイコライズ信号φEQ′が“Ｌ”レ
ベルになる。それにより、ビット線のプリチャージが終
了する。
信号ＴＥが“Ｈ”レベルであるという条件の下で行なわ
れる。時刻ｔ０より前には、イコライズ信号φEQ′が
“Ｈ”レベルになっている。それにより、ビット線ＢＬ
０，／ＢＬ０はプリチャージ電位ＶBLにプリチャージさ
れている。時刻ｔ０にイコライズ信号φEQ′が“Ｌ”レ
ベルになる。それにより、ビット線のプリチャージが終
了する。
【０１９２】時刻ｔ１に、ワード線ＷＬ０の電位が立上
がる。その結果、メモリセルＭＣ０にストアされたデー
タが、ビット線ＢＬ０に読出される。メモリセルＭＣ０
に“Ｌ”のデータが書込まれていると仮定すると、ビッ
ト線ＢＬ０の電位はビット線／ＢＬ０の電位よりも低く
なる。時刻ｔ２に、活性化信号φｓ′が“Ｈ”レベルに
なると、センスアンプ回路ＳＥが活性化される。その結
果、ビット線ＢＬ０の電位が接地電位に引下げられる。
時刻ｔ３に、活性化信号／φｓ′が“Ｌ”レベルになる
と、リストア回路ＲＳが活性化される。その結果、ビッ
ト線／ＢＬ０の電位が電源電位Ｖｃｃに引上げられる。
ここまでの動作は、図３８のＤＲＡＭの動作と同様であ
る。
がる。その結果、メモリセルＭＣ０にストアされたデー
タが、ビット線ＢＬ０に読出される。メモリセルＭＣ０
に“Ｌ”のデータが書込まれていると仮定すると、ビッ
ト線ＢＬ０の電位はビット線／ＢＬ０の電位よりも低く
なる。時刻ｔ２に、活性化信号φｓ′が“Ｈ”レベルに
なると、センスアンプ回路ＳＥが活性化される。その結
果、ビット線ＢＬ０の電位が接地電位に引下げられる。
時刻ｔ３に、活性化信号／φｓ′が“Ｌ”レベルになる
と、リストア回路ＲＳが活性化される。その結果、ビッ
ト線／ＢＬ０の電位が電源電位Ｖｃｃに引上げられる。
ここまでの動作は、図３８のＤＲＡＭの動作と同様であ
る。
【０１９３】時刻ｔ４に書込タイミングを示すライト信
号／Ｗが立下がると、この立下がりをトリガとして活性
化信号φｓ′が“Ｌ”レベルになりかつ活性化信号／φ
ｓ′が“Ｈ”レベルとなる。したがって、センスアンプ
回路ＳＥおよびリストア回路ＲＳが非活性になる。その
後イコライズ信号φEQ′が“Ｈ”レベルとなり、再び
“Ｌ”レベルになる。それにより、ビット線対ＢＬ０，
／ＢＬ０が一旦（１／２）・Ｖｃｃにイコライズされ
る。
号／Ｗが立下がると、この立下がりをトリガとして活性
化信号φｓ′が“Ｌ”レベルになりかつ活性化信号／φ
ｓ′が“Ｈ”レベルとなる。したがって、センスアンプ
回路ＳＥおよびリストア回路ＲＳが非活性になる。その
後イコライズ信号φEQ′が“Ｈ”レベルとなり、再び
“Ｌ”レベルになる。それにより、ビット線対ＢＬ０，
／ＢＬ０が一旦（１／２）・Ｖｃｃにイコライズされ
る。
【０１９４】その後、時刻ｔ５に、活性化信号ＷＤによ
り、書込ドライバ１４０が活性化される。それにより、
入出力線ＩＯ，／ＩＯにそれぞれ“Ｈ”および“Ｌ”の
書込データが与えられる。その結果、ビット線ＢＬ０，
／ＢＬ０の電位がそれぞれ“Ｈ”レベルおよび“Ｌ”レ
ベルになる。
り、書込ドライバ１４０が活性化される。それにより、
入出力線ＩＯ，／ＩＯにそれぞれ“Ｈ”および“Ｌ”の
書込データが与えられる。その結果、ビット線ＢＬ０，
／ＢＬ０の電位がそれぞれ“Ｈ”レベルおよび“Ｌ”レ
ベルになる。
【０１９５】時刻ｔ６に、活性化信号φｓ′が再び
“Ｈ”レベルになり、かつ活性化信号／φｓ′が“Ｌ”
レベルになる。それにより、センスアンプ回路ＳＥおよ
びリストア回路ＲＳが活性化され、メモリセルＭＣ０の
データが“Ｈ”に書換えられる。
“Ｈ”レベルになり、かつ活性化信号／φｓ′が“Ｌ”
レベルになる。それにより、センスアンプ回路ＳＥおよ
びリストア回路ＲＳが活性化され、メモリセルＭＣ０の
データが“Ｈ”に書換えられる。
【０１９６】時刻ｔ７に、活性化信号φｓ′が“Ｌ”レ
ベルになり、活性化信号／φｓ′が“Ｈ”レベルとな
る。それにより、センスアンプ回路ＳＥおよびリストア
回路ＲＳが非活性になる。その後、イコライズ信号
φEQ′が“Ｈ”レベルになると、ビット線ＢＬ０，／Ｂ
Ｌ０の電位がイコライズされる。
ベルになり、活性化信号／φｓ′が“Ｈ”レベルとな
る。それにより、センスアンプ回路ＳＥおよびリストア
回路ＲＳが非活性になる。その後、イコライズ信号
φEQ′が“Ｈ”レベルになると、ビット線ＢＬ０，／Ｂ
Ｌ０の電位がイコライズされる。
【０１９７】以上の動作が１０２４組のビット線対ＢＬ
０，／ＢＬ０〜ＢＬ１０２３，／ＢＬ１０２３について
行なわれ、ワード線ＷＬに接続される１０２４個のメモ
リセルＭＣ０，ＭＣ２，…，ＭＣ２０４６のデータが同
時に書換えられる。
０，／ＢＬ０〜ＢＬ１０２３，／ＢＬ１０２３について
行なわれ、ワード線ＷＬに接続される１０２４個のメモ
リセルＭＣ０，ＭＣ２，…，ＭＣ２０４６のデータが同
時に書換えられる。
【０１９８】この実施例では、ラインモードテストの書
込動作時に１０２４組のビット線対に関するデータが同
時に書換えられるが、データの書込前にセンスアンプ回
路ＳＥおよびリストア回路ＲＳが非活性になるので、書
込ドライバ１４０の負荷が軽減され得る。
込動作時に１０２４組のビット線対に関するデータが同
時に書換えられるが、データの書込前にセンスアンプ回
路ＳＥおよびリストア回路ＲＳが非活性になるので、書
込ドライバ１４０の負荷が軽減され得る。
【０１９９】また、センスアンプ回路ＳＥおよびリスト
ア回路ＲＳが非活性になった後ビット線対が一旦（１／
２）・Ｖｃｃにイコライズされ、データの書込後、セン
スアンプ回路ＳＥおよびリストア回路ＲＳが活性化され
てビット線の電位差が増幅される。そのため、ビット線
対に微小な電位差を与えるだけで書込が可能となる。し
たがって、ラインモードテスト機能を有していても、大
きな駆動能力を有する書込ドライバが必要とならない。
ア回路ＲＳが非活性になった後ビット線対が一旦（１／
２）・Ｖｃｃにイコライズされ、データの書込後、セン
スアンプ回路ＳＥおよびリストア回路ＲＳが活性化され
てビット線の電位差が増幅される。そのため、ビット線
対に微小な電位差を与えるだけで書込が可能となる。し
たがって、ラインモードテスト機能を有していても、大
きな駆動能力を有する書込ドライバが必要とならない。
【０２００】通常動作の読出および書込時には、テスト
イネーブル信号ＴＥが“Ｌ”レベルに設定される。この
場合の動作は、図３９および図４０に示される動作と同
様である。
イネーブル信号ＴＥが“Ｌ”レベルに設定される。この
場合の動作は、図３９および図４０に示される動作と同
様である。
【０２０１】図３６に図３４の制御回路１３０の構成の
一例を示す。通常動作の読出時および書込時には（テス
トイネーブル信号ＴＥが“Ｌ”レベル）、ノードＮ３の
電位は“Ｈ”レベルとなる。したがって、センスアンプ
回路活性化信号φｓ′の論理レベルは、活性化信号φｓ
と同じになり、リストア回路活性化信号／φｓ′の論理
レベルは活性化信号φｓ′とは逆になる。また、ノード
Ｎ４の電位は“Ｌ”レベルとなり、イコライズ信号
φEQ′の論理レベルは、イコライズ信号φEQと同じにな
る。
一例を示す。通常動作の読出時および書込時には（テス
トイネーブル信号ＴＥが“Ｌ”レベル）、ノードＮ３の
電位は“Ｈ”レベルとなる。したがって、センスアンプ
回路活性化信号φｓ′の論理レベルは、活性化信号φｓ
と同じになり、リストア回路活性化信号／φｓ′の論理
レベルは活性化信号φｓ′とは逆になる。また、ノード
Ｎ４の電位は“Ｌ”レベルとなり、イコライズ信号
φEQ′の論理レベルは、イコライズ信号φEQと同じにな
る。
【０２０２】一方、ラインモードテスト時にはテストイ
ネーブル信号ＴＥが“Ｈ”レベルになる。ノードＮ３に
は、ライト信号／Ｗの立下がりをトリガとして“Ｌ”ア
クティブのワンショットパルスが発生される。それによ
り、活性化信号φｓ′はライト信号／Ｗの立下がりをト
リガとして一旦非活性となり再び活性化される。活性化
信号／φｓ′は活性化信号φｓ′の反転信号である。し
たがって、活性化信号／φｓ′はライト信号／Ｗの立下
がりをトリガとして一旦非活性となり再び活性化され
る。
ネーブル信号ＴＥが“Ｈ”レベルになる。ノードＮ３に
は、ライト信号／Ｗの立下がりをトリガとして“Ｌ”ア
クティブのワンショットパルスが発生される。それによ
り、活性化信号φｓ′はライト信号／Ｗの立下がりをト
リガとして一旦非活性となり再び活性化される。活性化
信号／φｓ′は活性化信号φｓ′の反転信号である。し
たがって、活性化信号／φｓ′はライト信号／Ｗの立下
がりをトリガとして一旦非活性となり再び活性化され
る。
【０２０３】また、ノードＮ４には、ライト信号／Ｗの
立下がりをトリガとして“Ｈ”アクティブのワンショッ
トパルスが発生される。それにより、イコライズ信号φ
EQ′は、ライト信号／Ｗの立下がりをトリガとして一旦
“Ｈ”レベルになり再び“Ｌ”レベルになる。図３６の
構成により、図３５に示される波形が得られる。
立下がりをトリガとして“Ｈ”アクティブのワンショッ
トパルスが発生される。それにより、イコライズ信号φ
EQ′は、ライト信号／Ｗの立下がりをトリガとして一旦
“Ｈ”レベルになり再び“Ｌ”レベルになる。図３６の
構成により、図３５に示される波形が得られる。
【０２０４】図３７は、この発明のさらに他の実施例に
よるＤＲＡＭの主要部の構成を示す回路図である。
よるＤＲＡＭの主要部の構成を示す回路図である。
【０２０５】この実施例では、リード線対ＲＤＬ，／Ｒ
ＤＬとライト線対ＷＤＬ，／ＷＤＬとが互いに分離され
ている。メモリセルから読出されるデータはリード線対
ＲＤＬ，／ＲＤＬを通して出力され、メモリセルに書込
まれるべきデータはライト線対ＷＤＬ，／ＷＤＬを通し
て入力される。その他の構成は、図３４に示される構成
と同様である。
ＤＬとライト線対ＷＤＬ，／ＷＤＬとが互いに分離され
ている。メモリセルから読出されるデータはリード線対
ＲＤＬ，／ＲＤＬを通して出力され、メモリセルに書込
まれるべきデータはライト線対ＷＤＬ，／ＷＤＬを通し
て入力される。その他の構成は、図３４に示される構成
と同様である。
【０２０６】図３４および図３７に示される制御回路１
３０を図１、図２および図６に示される半導体記憶装置
に適用してもよい。
３０を図１、図２および図６に示される半導体記憶装置
に適用してもよい。
【０２０７】上記の実施例では、ビット線ＢＬ０，／Ｂ
Ｌ０が（１／２）・Ｖｃｃにプリチャージされている
が、プリチャージ電位ＶBLは電源電位Ｖｃｃでもよい。
Ｌ０が（１／２）・Ｖｃｃにプリチャージされている
が、プリチャージ電位ＶBLは電源電位Ｖｃｃでもよい。
【０２０８】また、上記実施例では、１つのワード線に
接続されるすべてのメモリセルに同時にデータの書込が
行なわれるラインモードテストが示されるが、この発明
は、すべてのメモリセルに限らずいずれか複数のメモリ
セルに同時にデータの書込が行なわれる場合にも適用す
ることができる。
接続されるすべてのメモリセルに同時にデータの書込が
行なわれるラインモードテストが示されるが、この発明
は、すべてのメモリセルに限らずいずれか複数のメモリ
セルに同時にデータの書込が行なわれる場合にも適用す
ることができる。
【０２０９】
【０２１０】
【０２１１】
【発明の効果】請求項１の発明によれば、レイアウト面
積の増加が少なく、大幅にテスト時間を短縮することが
可能な半導体記憶装置が得られる。請求項４の発明によ
れば、レイアウト面積の増加が少なく、大幅にテスト時
間を短縮することが可能な半導体記憶装置が得られる。
請求項１１の発明によれば、シェアードセンスアンプ構
成の採用により、さらにレイアウト面積の低減を図るこ
とができる。請求項１２の発明によれば、交互配置型セ
ンスアンプ構成の採用により、レイアウト面積のさらな
る低減を図ることができる。請求項１３の発明によれ
ば、大きな駆動能力を有する書込ドライバを必要としな
い、半導体記憶装置のテスト方法を得ることができる。
積の増加が少なく、大幅にテスト時間を短縮することが
可能な半導体記憶装置が得られる。請求項４の発明によ
れば、レイアウト面積の増加が少なく、大幅にテスト時
間を短縮することが可能な半導体記憶装置が得られる。
請求項１１の発明によれば、シェアードセンスアンプ構
成の採用により、さらにレイアウト面積の低減を図るこ
とができる。請求項１２の発明によれば、交互配置型セ
ンスアンプ構成の採用により、レイアウト面積のさらな
る低減を図ることができる。請求項１３の発明によれ
ば、大きな駆動能力を有する書込ドライバを必要としな
い、半導体記憶装置のテスト方法を得ることができる。
【図１】この発明の一実施例による半導体記憶装置のチ
ップ全体の構成を示すブロック図である。
ップ全体の構成を示すブロック図である。
【図２】図１の半導体記憶装置の主要部の構成を示す回
路図である。
路図である。
【図３】図１の半導体記憶装置の通常動作を説明するた
めの波形図である。
めの波形図である。
【図４】図１の半導体記憶装置のラインモードテストを
説明するための波形図である。
説明するための波形図である。
【図５】図１の半導体記憶装置によるラインモードテス
トの一例を説明するための図である。
トの一例を説明するための図である。
【図６】この発明の他の実施例による半導体記憶装置の
主要部の構成を示す図である。
主要部の構成を示す図である。
【図７】高電圧検出器の構成を示す回路図である。
【図８】コラムアドレスバッファの構成を示す図であ
る。
る。
【図９】コラムプリデコーダの構成を示す回路図であ
る。
る。
【図１０】コラムメインデコーダの構成を示す回路図で
ある。
ある。
【図１１】エラー検出回路の構成を示す回路図である。
【図１２】第１の差動増幅器の他の例を示す回路図であ
る。
る。
【図１３】第１の差動増幅器のさらに他の例を示す回路
図である。
図である。
【図１４】第２の差動増幅器の他の例を示す回路図であ
る。
る。
【図１５】第２の差動増幅器のさらに他の例を示す回路
図である。
図である。
【図１６】第２の差動増幅器のさらに他の例を示す回路
図である。
図である。
【図１７】非対称型差動増幅器の構成および特性を示す
図である。
図である。
【図１８】対称型差動増幅器の構成および特性を示す図
である。
である。
【図１９】フィールドパターンの例を示す図である。
【図２０】フィールドパターンの例を示す図である。
【図２１】フィールドパターンの例を示す図である。
【図２２】フィールドパターンの例を示す図である。
【図２３】フィールドパターンの例を示す図である。
【図２４】フィールドパターンの例を示す図である。
【図２５】マーチテストを説明するための模式図であ
る。
る。
【図２６】擬似マーチテストを説明するための模式図で
ある。
ある。
【図２７】メモリアレイが複数のブロックアレイに分割
されている場合の例を示す模式図である。
されている場合の例を示す模式図である。
【図２８】メモリアレイが複数のブロックアレイに分割
されている場合の例を示す模式図である。
されている場合の例を示す模式図である。
【図２９】図１および図２の半導体記憶装置の他の動作
を説明するための波形図である。
を説明するための波形図である。
【図３０】この発明のさらに他の実施例による半導体記
憶装置の主要部の構成を示す回路図である。
憶装置の主要部の構成を示す回路図である。
【図３１】この発明のさらに他の実施例による半導体記
憶装置の主要部の構成を示す回路図である。
憶装置の主要部の構成を示す回路図である。
【図３２】コラムディスターブテストの通常のフローを
説明するための図である。
説明するための図である。
【図３３】図３１の実施例を用いたコラムディスターブ
テストを説明するための図である。
テストを説明するための図である。
【図３４】この発明のさらに他の実施例によるＤＲＡＭ
の主要部の構成を示す回路図である。
の主要部の構成を示す回路図である。
【図３５】図３４のＤＲＡＭのラインモードテスト時の
書込動作を示す波形図である。
書込動作を示す波形図である。
【図３６】図３４の制御回路の構成の一例を示す回路図
である。
である。
【図３７】この発明のさらに他の実施例によるＤＲＡＭ
の主要部の構成を示す回路図である。
の主要部の構成を示す回路図である。
【図３８】従来のＤＲＡＭの主要部の構成を示す回路図
である。
である。
【図３９】図３８のＤＲＡＭの読出動作を示す波形図で
ある。
ある。
【図４０】図３８のＤＲＡＭの書込動作を示す波形図で
ある。
ある。
【図４１】ラインモードテストの機能を有する従来の半
導体記憶装置の主要部の構成を示す図である。
導体記憶装置の主要部の構成を示す図である。
【図４２】図４１の半導体記憶装置のラッチ回路および
比較回路の構成を示す回路図である。
比較回路の構成を示す回路図である。
１ メモリアレイ ３ ロウデコーダ ４ コラムデコーダ ６ 読出／書込ゲート ７ａ，７ｂ 読出／テスト回路 ８ 高電圧検出器 ６０ 第１の差動増幅器 ７１，７２ スイッチ ７３ 第２の差動増幅器 ７４ 期待値書込回路 ７５ エラー検出回路 ＢＬ，／ＢＬ ビット線対 ＷＬ ワード線 ＭＣ メモリセル Ｗ１，／Ｗ１，Ｗ２，／Ｗ２ 書込用バス Ｒ１，／Ｒ１，Ｒ２，／Ｒ２ 読出用バス ＬＢ，／ＬＢ ラインテスト用バス ＤＢ，／ＤＢ データバス ＥＦ エラーフラグ なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 諸岡 毅一 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 エル・エス・アイ研究所内 (72)発明者 菊田 繁 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 エル・エス・アイ研究所内 (72)発明者 木下 充矢 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 エル・エス・アイ研究所内 (56)参考文献 特開 平２−3199（ＪＰ，Ａ) 特開 平１−53399（ＪＰ，Ａ) 特開 昭63−244400（ＪＰ，Ａ)
Claims (14)
- 【請求項１】 複数行および複数列に配設され、前記複
数列が複数のグループに区分けされた複数のメモリセ
ル、 前記複数行に設けられ、それぞれが対応した行に配設さ
れた複数のメモリセルに接続される複数のワード線、 前記複数列に配設され、それぞれが対応した列に配設さ
れた複数のメモリセルに接続される複数のビット線対、 前記複数のグループに対応して設けられる複数の読出線
対、 前記複数列に設けられ、それぞれが、対応した列を含む
グループに対応した読出線対の一方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列のビ
ット線対の一方のビット線に接続される第１のＭＯＳト
ランジスタとゲート電極にコラム選択信号の対応した列
の信号を受ける第２のＭＯＳトランジスタと、対応した
列を含むグループに対応した読出線対の他方の読出線と
接地ノードとの間に直列接続され、ゲート電極が対応し
た列のビット線対の他方のビット線に接続される第３の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第４のＭＯＳトランジスタとを
有する複数の第１の増幅手段、 前記複数のグループに対応して設けられる複数のデータ
出力線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対と読出線対と
の間に設けられ、通常動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に導通状
態とするとともに、テスト動作時に対応したグループに
対応するデータ出力線対と読出線対との間を電気的に非
導通状態とする複数の第１のスイッチング手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対に接続され、
対応したグループの各列に設けられた前記第１の増幅手
段とによって通常動作時に各々カレントミラー型増幅器
を構成する複数の第２の増幅手段、 前記複数のグループに対応して設けられる複数のテスト
用線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対する期待値データを保持し、対応し
たグループに対応するテスト用線対に期待値データを出
力する複数の期待値データ保持手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するテスト用線対と読出線対との
間に設けられ、通常動作時に対応したグループに対応す
るテスト用線対と読出線対との間を電気的に非導通状態
とするとともに、テスト動作時に対応したグループに対
応するテスト用線対と読出線対との間を電気的に導通状
態とする複数の第２のスイッチング手段、 を備えた半導体記憶装置。 - 【請求項２】 複数のグループに対応して設けられるデ
ータ入力線対、 複数列に設けられ、それぞれが、対応した列のビット線
対と対応した列を含むグループに対応したデータ入力線
対との間に直列接続され、ゲート電極にコラム選択信号
を受ける１対のＭＯＳトランジスタとゲート電極に書込
制御信号を受ける１対のＭＯＳトランジスタとを有した
複数の書込データ伝達手段を備えたことを特徴とする請
求項１記載の半導体記憶装置。 - 【請求項３】 各第１の増幅手段を構成する第１ないし
第４のＭＯＳトランジスタはＮチャネル型ＭＯＳトラン
ジスタであり、 各第２の増幅手段は、 電源電位ノードと対応したグループに対応するデータ出
力線対の一方のデータ出力線との間に接続され、ゲート
電極が対応したグループに対応するデータ出力線対の一
方のデータ出力線に接続された第１のＰチャネルＭＯＳ
トランジスタと、電源電位ノードと対応したグループに
対応するデータ出力線対の他方のデータ出力線との間に
接続され、ゲート電極が前記第１のＰチャネルＭＯＳト
ランジスタのゲート電極に接続された第２のＰチャネル
ＭＯＳトランジスタを有していることを特徴とする請求
項２記載の半導体記憶装置。 - 【請求項４】 複数行および複数列に配設され、前記複
数列が複数のグループに区分けされた複数のメモリセ
ル、 前記複数行に設けられ、それぞれが対応した行に配設さ
れた複数のメモリセルに接続される複数のワード線、 前記複数列に配設され、それぞれが対応した列に配設さ
れた複数のメモリセルに接続される複数のビット線対、 前記複数のグループに対応して設けられる複数の読出線
対、 前記複数列に設けられ、それぞれが、対応した列を含む
グループに対応した読出線対の一方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列のビ
ット線対の一方のビット線に接続される第１のＭＯＳト
ランジスタとゲート電極にコラム選択信号の対応した列
の信号を受ける第２のＭＯＳトランジスタと、対応した
列を含むグループに対応した読出線対の他方の読出線と
接地ノードとの間に直列接続され、ゲート電極が対応し
た列のビット線対の他方のビット線に接続される第３の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第４のＭＯＳトランジスタとを
有する複数の増幅手段、 前記複数のグループに対応して設けられる複数のデータ
出力線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対と読出線対と
の間に設けられ、通常動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に導通状
態とするとともに、テスト動作時に対応したグループに
対応するデータ出力線対と読出線対との間を電気的に非
導通状態とする複数の第１のスイッチング手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対に接続され、
対応したグループに対応する第１のスイッチング手段を
介して対応したグループに対応する読出線対に電荷を供
給して、対応したグループの各列に設けられた前記増幅
手段とによって通常動作時に各々カレントミラー型増幅
器を構成する複数の電荷供給手段、 前記複数のグループに対応して設けられる複数のテスト
用線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するテスト用線対と読出線対との
間に設けられ、通常動作時に対応したグループに対応す
るテスト用線対と読出線対との間を電気的に非導通状態
とするとともに、テスト動作時に対応したグループに対
応するテスト用線対と読出線対との間を電気的に導通状
態とする複数の第２のスイッチング手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するテスト用線対に接続され、対
応したグループに対応する第２のスイッチング手段を介
して対応したグループに対応する読出線対の両方の読出
線の電位を、テスト動作時のメモリセルからのデータ読
出前に所定の電位に設定するための複数の電位設定手
段、 前記複数のグループに対応して設けられ、それぞれがテ
スト動作時のメモリセルからのデータ読出時に対応した
グループに対応するテスト用線対の両方のテスト用線に
現われた電位を検知する複数の検知手段、 を備えた半導体記憶装置。 - 【請求項５】 各電位設定手段は、対応したグループに
対応するテスト用線対の一方のテスト用線の電位を
“Ｈ”レベルの電位に、対応したグループに対応するテ
スト用線対の他方のテスト用線の電位を“Ｌ”レベルの
電位に設定するものであることを特徴とする請求項４記
載の半導体記憶装置。 - 【請求項６】 各電位設定手段は、対応したグループに
対応するテスト用線対の両方のテスト用線の電位を
“Ｈ”レベルの電位に設定するものであることを特徴と
する請求項４記載の半導体記憶装置。 - 【請求項７】 複数の制御信号と、コラムアドレス信号
とを受け、前記コラムアドレス信号に基づいた複数のグ
ループそれぞれの列を選択するための通常読出信号と、
前記コラムアドレス信号にかかわらず複数のグループそ
れぞれの複数列のすべてを選択するためのテスト読出信
号とのいずれか１つの読出信号を前記複数の制御信号に
基づいて選択し、この選択した読出信号をコラム選択信
号として出力する列選択手段を備えたことを特徴とする
請求項４ないし６のいずれかに記載の半導体記憶装置。 - 【請求項８】 各検知手段は、対応したグループに対応
するテスト用線対の一方のテスト用線対に接続される第
１の入力ノードと、対応したグループに対応するテスト
用線対の他方のテスト用線対に接続される第２の入力ノ
ードと、テスト動作時の読出を指示する信号を受ける第
３の入力ノードとを有する論理手段を含んでいることを
特徴とする請求項４ないし７のいずれかに記載の半導体
記憶装置。 - 【請求項９】 複数のグループに対応して設けられるデ
ータ入力線対、 複数列に設けられ、それぞれが、対応した列のビット線
対と対応した列を含むグループに対応したデータ入力線
対との間に直列接続され、ゲート電極にコラム選択信号
を受ける１対のＭＯＳトランジスタとゲート電極に書込
制御信号を受ける１対のＭＯＳトランジスタとを有した
複数の書込データ伝達手段を備えたことを特徴とする請
求項４ないし８のいずれかに記載の半導体記憶装置。 - 【請求項１０】 複数列に設けられ、それぞれが、対応
した列のビット線対に現われた電位差を増幅する複数の
センスアンプ、 通常動作時のメモリセルからのデータ読出時およびメモ
リセルへのデータ書込時に前記複数のセンスアンプを活
性化し、テスト動作時のメモリセルへのデータ書込時に
前記複数のセンスアンプを一時的に非活性状態とし、そ
の後再び前記複数のセンスアンプを活性化する制御手段
を備えた請求項４ないし８のいずれかに記載の半導体記
憶装置。 - 【請求項１１】 複数行および複数列に配設され、前記
複数列が複数のグループに区分けされた複数のメモリセ
ルを有し、列方向に二分割された第１および第２のメモ
リセルブロックを有するメモリセルアレイ、 前記複数行に設けられ、それぞれが対応した行に配設さ
れた複数のメモリセルに接続される複数のワード線、 前記第１のメモリセルブロックの複数列に配設され、そ
れぞれが前記第１のメモリセルブロックの対応した列に
配設された複数のメモリセルに接続される複数の第１の
ビット線対、 前記第２のメモリセルブロックの複数列に配設され、そ
れぞれが前記第２のメモリセルブロックの対応した列に
配設された複数のメモリセルに接続される複数の第２の
ビット線対、 前記複数列に設けられ、それぞれが対応した列の第１の
ビット線対に第１のブロック選択用スイッチング手段を
介して接続されるとともに対応した列の第２のビット線
対に第２のブロック選択用スイッチング手段を介して接
続される複数の補助ビット線対、 前記複数列に設けられ、それぞれが、前記第１のメモリ
セルブロックの対応した列にある選択されたメモリセル
から読出されたデータに基づいて、対応した列の第１の
ビット線対および対応した列の第１のブロック選択用ス
イッチング手段を介して伝達された対応した列の補助ビ
ット線対の電位差または前記第２のメモリセルブロック
の対応した列にある選択されたメモリセルから読出され
たデータに基づいて、対応した列の第２のビット線対お
よび対応した列の第２のブロック選択用スイッチング手
段を介して伝達された対応した列の補助ビット線対の電
位差を検知、増幅する複数のセンスアンプ、 前記複数のグループに対応して設けられる複数の読出線
対、 前記複数列に設けられ、それぞれが、対応した列を含む
グループに対応した読出線対の一方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列の補
助ビット線対の一方の補助ビット線に接続される第１の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第２のＭＯＳトランジスタと、
対応した列を含むグループに対応した読出線対の他方の
読出線と接地ノードとの間に直列接続され、ゲート電極
が対応した列の補助ビット線対の他方の補助ビット線に
接続される第３のＭＯＳトランジスタとゲート電極にコ
ラム選択信号の対応した列の信号を受ける第４のＭＯＳ
トランジスタとを有する複数の増幅手段、 前記複数のグループに対応して設けられる複数のデータ
出力線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対と読出線対と
の間に設けられ、通常動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に導通状
態とするとともに、テスト動作時に対応したグループに
対応するデータ出力線対と読出線対との間を電気的に非
導通状態とする複数の第１のスイッチング手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対に接続され、
対応したグループに対応する第１のスイッチング手段を
介して対応したグループに対応する読出線対に電荷を供
給して、対応したグループの各列に設けられた前記増幅
手段とによって通常動作時に各々カレントミラー型増幅
器を構成する複数の電荷供給手段、 前記複数のグループに対応して設けられる複数のテスト
用線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するテスト用線対と読出線対との
間に設けられ、通常動作時に対応したグループに対応す
るテスト用線対と読出線対との間を電気的に非導通状態
とするとともに、テスト動作時に対応したグループに対
応するテスト用線対と読出線対との間を電気的に導通状
態とする複数の第２のスイッチング手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するテスト用線対に接続され、対
応したグループに対応する第２のスイッチング手段を介
して対応したグループに対応する読出線対の両方の読出
線の電位を、テスト動作時のメモリセルからのデータ読
出前に所定の電位を設定するための複数の電位設定手
段、 前記複数のグループに対応して設けられ、それぞれがテ
スト動作時のメモリセルからのデータ読出時に対応した
グループに対応するテスト用線対の両方のテスト用線に
現われた電位を検知する複数の検知手段、 を備えた半導体記憶装置。 - 【請求項１２】 複数行および複数列に配設された複数
のメモリセル、 前記複数行に設けられ、それぞれが対応した行に配設さ
れた複数のメモリセルに接続される複数のワード線、 前記複数列に配設され、それぞれが対応した列に配設さ
れた複数のメモリセルに接続される複数のビット線対、 列方向の一端側に設けられた第１の読出線対、 列方向の他端側に設けられた第２の読出線対、 前記複数列の奇数列に、かつ、列方向の一端側に設けら
れ、それぞれが、前記第１の読出線対の一方の読出線と
接地ノードとの間に直列接続され、ゲート電極が対応し
た列のビット線対の一方のビット線に接続される第１の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第２のＭＯＳトランジスタと、
前記第１の読出線対の他方の読出線と接地ノードとの間
に直列接続され、ゲート電極が対応した列のビット線対
の他方のビット線に接続される第３のＭＯＳトランジス
タとゲート電極にコラム選択信号の対応した列の信号を
受ける第４のＭＯＳトランジスタとを有する複数の増幅
手段を有する第１の増幅手段群、 前記複数列の偶数列に、かつ、列方向の他端側に設けら
れ、それぞれが、前記第２の読出線対の一方の読出線と
接地ノードとの間に直列接続され、ゲート電極が対応し
た列のビット線対の一方のビット線に接続される第１の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第２のＭＯＳトランジスタと、
前記第２の読出線対の他方の読出線と接地ノードとの間
に直列接続され、ゲート電極が対応した列のビット線対
の他方のビット線に接続される第３のＭＯＳトランジス
タとゲート電極にコラム選択信号の対応した列の信号を
受ける第４のＭＯＳトランジスタとを有する複数の増幅
手段を有する第２の増幅手段群、 前記第１の増幅手段群に対応して設けられた第１のデー
タ出力線対、 前記第２の増幅手段群に対応して設けられた第２のデー
タ出力線対、 前記第１のデータ出力線対と前記第１の読出線対との間
に設けられ、通常動作時に前記第１のデータ出力線対と
前記第１の読出線対との間を電気的に導通状態とすると
ともに、テスト動作時に前記第１のデータ出力線対と前
記第１の読出線対との間を電気的に非導通状態とする第
１のスイッチング手段、 前記第２のデータ出力線対と前記第２の読出線対との間
に設けられ、通常動作時に前記第２のデータ出力線対と
前記第２の読出線対との間を電気的に導通状態とすると
ともに、テスト動作時に前記第２のデータ出力線対と前
記第２の読出線対との間を電気的に非導通状態とする第
２のスイッチング手段、 前記第１のデータ出力線対に接続され、前記第１のスイ
ッチング手段を介して前記第１の読出線対に電荷を供給
して、前記第１の増幅手段群の前記複数の増幅手段の各
々とによって通常動作時にカレントミラー型増幅器を構
成する第１の電荷供給手段、 前記第２のデータ出力線対に接続され、前記第２のスイ
ッチング手段を介して前記第２の読出線対に電荷を供給
して、前記第２の増幅手段群の前記複数の増幅手段の各
々とによって通常動作時にカレントミラー型増幅器を構
成する第２の電荷供給手段、 前記第１の増幅手段群に対応して設けられた第１のテス
ト用線対、 前記第２の増幅手段群に対応して設けられた第２のテス
ト用線対、 前記第１のテスト用線対と前記第１の読出線対との間に
設けられ、通常動作時に前記第１のテスト用線対と前記
第１の読出線対との間を電気的に非導通状態とするとと
もに、テスト動作時に前記第１のテスト用線対と前記第
１の読出線対との間を電気的に導通状態とする第３のス
イッチング手段、 前記第２のテスト用線対と前記第２の読出線対との間に
設けられ、通常動作時に前記第２のテスト用線対と前記
第２の読出線対との間を電気的に非導通状態とするとと
もに、テスト動作時に前記第２のテスト用線対と前記第
２の読出線対との間を電気的に導通状態とする第４のス
イッチング手段、 前記第１のテスト用線対に接続され、前記第３のスイッ
チング手段を介して前記第１の読出線対の両方の読出線
の電位を、テスト動作時のメモリセルからのデータ読出
前に所定の電位に設定するための第１の電位設定手段、 前記第２のテスト用線対に接続され、前記第４のスイッ
チング手段を介して前記第２の読出線対の両方の読出線
の電位を、テスト動作時のメモリセルからのデータ読出
前に所定の電位に設定するための第２の電位設定手段、 テスト動作時のメモリセルからのデータ読出時に前記第
１のテスト用線対の両方のテスト用線に現われた電位を
検知する第１の検知手段、 テスト動作時のメモリセルからのデータ読出時に前記第
２のテスト用線対の両方のテスト用線に現われた電位を
検知する第２の検知手段、 を備えた半導体記憶装置。 - 【請求項１３】 複数行および複数列に配設され、前記
複数列が複数のグループに区分けされた複数のメモリセ
ル、 前記複数行に設けられ、それぞれが対応した行に配設さ
れた複数のメモリセルに接続される複数のワード線、 前記複数列に配設され、それぞれが対応した列に配設さ
れた複数のメモリセルに接続される複数のビット線対、 前記複数のグループに対応して設けられる複数の読出線
対、 前記複数列に設けられ、それぞれが、対応した列を含む
グループに対応した読出線対の一方の読出線と接地ノー
ドとの間に直列接続され、ゲート電極が対応した列のビ
ット線対の一方のビット線に接続される第１のＭＯＳト
ランジスタとゲート電極にコラム選択信号の対応した列
の信号を受ける第２のＭＯＳトランジスタと、対応した
列を含むグループに対応した読出線対の他方の読出線と
接地ノードとの間に直列接続され、ゲート電極が対応し
た列のビット線対の他方のビット線に接続される第３の
ＭＯＳトランジスタとゲート電極にコラム選択信号の対
応した列の信号を受ける第４のＭＯＳトランジスタとを
有する複数の第１の増幅手段、 前記複数のグループに対応して設けられる複数のデータ
出力線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対と読出線対と
の間に設けられ、通常動作時に対応したグループに対応
するデータ出力線対と読出線対との間を電気的に導通状
態とするとともに、テスト動作時に対応したグループに
対応するデータ出力線対と読出線対との間を電気的に非
導通状態とする複数の第１のスイッチング手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するデータ出力線対に接続され、
対応したグループの各列に設けられた前記第１の増幅手
段とによって通常動作時に各々カレントミラー型増幅器
を構成する複数の第２の増幅手段、 前記複数のグループに対応して設けられる複数のテスト
用線対、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対する期待値データを保持し、対応し
たグループに対応するテスト用線対に期待値データを出
力する複数の期待値データ保持手段、 前記複数のグループに対応して設けられ、それぞれが対
応したグループに対応するテスト用線対と読出線対との
間に設けられ、通常動作時に対応したグループに対応す
るテスト用線対と読出線対との間を電気的に非導通状態
とするとともに、テスト動作時に対応したグループに対
応するテスト用線対と読出線対との間を電気的に導通状
態とする複数の第２のスイッチング手段、 前記複数列に設けられ、それぞれが、対応した列にある
選択されたメモリセルから読出されたデータに基づい
て、対応した列のビット線対の電位差を検知、増幅する
複数のセンスアンプを備えた半導体記憶装置において、 前記複数のワード線から１つのワード線を選択するとと
もに、複数のビット線対から所望の数の複数のビット線
対を選択し、前記複数のセンスアンプを非活性状態にし
て、選択された行の選択された複数の列に位置する複数
のメモリセルにテストデータを書込むことを特徴とする
半導体記憶装置のテスト方法。 - 【請求項１４】 複数のワード線から１つのワード線を
選択し、選択されたワード線に接続されたメモリセルか
ら対応したビット線にテストデータを読出すステップ、 前記複数のセンスアンプを活性状態にして、それぞれが
対応したビット線対に現われた電位差を検知、増幅する
ステップ、 センスアンプにて増幅されたテストデータの一致・不一
致を検出するステップを備えた請求項１３記載の半導体
記憶装置のテスト方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202006A JP2673395B2 (ja) | 1990-08-29 | 1991-08-12 | 半導体記憶装置およびそのテスト方法 |
| DE4127698A DE4127698A1 (de) | 1990-08-29 | 1991-08-21 | Halbleiterspeichereinrichtung mit einem testschaltkreis und betriebsverfahren hierfuer |
| GB9118276A GB2248706B (en) | 1990-08-29 | 1991-08-23 | A semiconductor memory device comprising a test circuit and a method of operation thereof |
| US07/750,040 US5384784A (en) | 1990-08-29 | 1991-08-27 | Semiconductor memory device comprising a test circuit and a method of operation thereof |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-229086 | 1990-08-29 | ||
| JP22908690 | 1990-08-29 | ||
| JP26121290 | 1990-09-29 | ||
| JP2-261212 | 1990-09-29 | ||
| JP3202006A JP2673395B2 (ja) | 1990-08-29 | 1991-08-12 | 半導体記憶装置およびそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH052900A JPH052900A (ja) | 1993-01-08 |
| JP2673395B2 true JP2673395B2 (ja) | 1997-11-05 |
Family
ID=27328028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3202006A Expired - Fee Related JP2673395B2 (ja) | 1990-08-29 | 1991-08-12 | 半導体記憶装置およびそのテスト方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5384784A (ja) |
| JP (1) | JP2673395B2 (ja) |
| DE (1) | DE4127698A1 (ja) |
| GB (1) | GB2248706B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1123980B (it) * | 1979-02-07 | 1986-05-07 | Nira Spa | Dispositivo universale per misure di livello protata e pressione su fluidi pericolosi |
| JPH05233352A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
| KR960008824B1 (en) * | 1993-11-17 | 1996-07-05 | Samsung Electronics Co Ltd | Multi bit test circuit and method of semiconductor memory device |
| KR0147632B1 (ko) * | 1995-04-24 | 1998-11-02 | 김광호 | 반도체 메모리장치의 멀티 비트 테스트방법 및 테스트 회로 |
| JPH0963297A (ja) * | 1995-08-29 | 1997-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5726920A (en) * | 1995-09-29 | 1998-03-10 | Advanced Micro Devices, Inc. | Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line |
| KR100214262B1 (ko) * | 1995-10-25 | 1999-08-02 | 김영환 | 메모리 장치 |
| JP2806335B2 (ja) * | 1996-01-17 | 1998-09-30 | 日本電気株式会社 | 論理回路及びこれを用いた半導体集積回路 |
| US6115769A (en) * | 1996-06-28 | 2000-09-05 | Lsi Logic Corporation | Method and apparatus for providing precise circuit delays |
| WO1998054727A2 (en) * | 1997-05-30 | 1998-12-03 | Micron Technology, Inc. | 256 Meg DYNAMIC RANDOM ACCESS MEMORY |
| KR100230427B1 (ko) * | 1997-06-23 | 1999-11-15 | 윤종용 | 박막 트랜지스터용 액정표시장치 소스드라이버에서의 디코더 테스트방법 및 이를 이용한 디코더 테스트 제어장치 |
| DE19743001A1 (de) * | 1997-09-29 | 1999-04-08 | Siemens Ag | Verfahren zum Testen von Halbleiterspeichern |
| GB9805054D0 (en) * | 1998-03-11 | 1998-05-06 | Process Intelligence Limited | Memory test system with buffer memory |
| SE9802800D0 (sv) * | 1998-08-21 | 1998-08-21 | Ericsson Telefon Ab L M | Memory supervision |
| KR100340715B1 (ko) * | 1999-10-25 | 2002-06-20 | 윤종용 | 개선된 테스트 능력을 가지는 반도체 테스트 장치 |
| US6779141B1 (en) * | 2000-06-08 | 2004-08-17 | Sun Microsystems, Inc. | System and method for implementing memory testing in a SRAM unit |
| JP2002208299A (ja) * | 2001-01-04 | 2002-07-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2002267721A (ja) * | 2001-03-09 | 2002-09-18 | Mitsubishi Electric Corp | Ｃｐｕ内蔵ｒａｍ混載ｌｓｉのテスト装置および方法 |
| JP3751576B2 (ja) * | 2002-05-28 | 2006-03-01 | 沖電気工業株式会社 | 半導体装置及びそのテスト方法 |
| JP2007183188A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
| KR20080069778A (ko) * | 2007-01-24 | 2008-07-29 | 삼성전자주식회사 | 멀티칩 테스트를 위한 반도체 메모리 장치의 테스트 회로및 그의 테스트 방법 |
| KR100915809B1 (ko) * | 2007-10-11 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 테스트 장치 및 그의 테스트 방법 |
| DE102009002786A1 (de) * | 2009-05-04 | 2010-11-11 | Robert Bosch Gmbh | Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest |
| JP5705738B2 (ja) | 2010-02-12 | 2015-04-22 | 古河電気工業株式会社 | 可動接点部品用銀被覆複合材料とその製造方法および可動接点部品 |
| JP2019102106A (ja) * | 2017-11-28 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10566034B1 (en) * | 2018-07-26 | 2020-02-18 | Winbond Electronics Corp. | Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE31056E (en) * | 1977-03-23 | 1982-10-12 | Fairchild Camera & Instrument Corp. | Computer controlled high-speed circuit for testing electronic devices |
| JPS6032912B2 (ja) * | 1979-09-13 | 1985-07-31 | 株式会社東芝 | Ｃｍｏｓセンスアンプ回路 |
| US4713797A (en) * | 1985-11-25 | 1987-12-15 | Motorola Inc. | Current mirror sense amplifier for a non-volatile memory |
| DE3751002T2 (de) * | 1986-10-20 | 1995-10-05 | Nippon Telegraph & Telephone | Halbleiterspeicher. |
| JPS63244400A (ja) * | 1987-03-16 | 1988-10-11 | シーメンス・アクチエンゲゼルシヤフト | メモリセルの検査回路装置および方法 |
| JP2558290B2 (ja) * | 1987-08-25 | 1996-11-27 | 株式会社日立製作所 | 半導体記憶装置 |
| US5034923A (en) * | 1987-09-10 | 1991-07-23 | Motorola, Inc. | Static RAM with soft defect detection |
| US4954992A (en) * | 1987-12-24 | 1990-09-04 | Mitsubishi Denki Kabushiki Kaisha | Random access memory having separate read out and write in bus lines for reduced access time and operating method therefor |
| US5200926A (en) * | 1987-12-28 | 1993-04-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JPH0727718B2 (ja) * | 1988-02-19 | 1995-03-29 | 日本電気株式会社 | センス回路 |
| JPH023199A (ja) * | 1988-06-14 | 1990-01-08 | Hitachi Ltd | 半導体記憶装置 |
| JPH0713857B2 (ja) * | 1988-06-27 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
| GB2222461B (en) * | 1988-08-30 | 1993-05-19 | Mitsubishi Electric Corp | On chip testing of semiconductor memory devices |
| US5068830A (en) * | 1989-05-09 | 1991-11-26 | Advanced Micro Devices | High speed static ram sensing system |
| JPH03137900A (ja) * | 1989-07-27 | 1991-06-12 | Nec Corp | 不揮発性半導体メモリ |
| KR920007909B1 (ko) * | 1989-11-18 | 1992-09-19 | 삼성전자 주식회사 | 램 테스트시 고속 기록방법 |
| JPH04356799A (ja) * | 1990-08-29 | 1992-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2530055B2 (ja) * | 1990-08-30 | 1996-09-04 | 株式会社東芝 | 半導体集積回路 |
-
1991
- 1991-08-12 JP JP3202006A patent/JP2673395B2/ja not_active Expired - Fee Related
- 1991-08-21 DE DE4127698A patent/DE4127698A1/de active Granted
- 1991-08-23 GB GB9118276A patent/GB2248706B/en not_active Expired - Fee Related
- 1991-08-27 US US07/750,040 patent/US5384784A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5384784A (en) | 1995-01-24 |
| GB9118276D0 (en) | 1991-10-09 |
| DE4127698A1 (de) | 1992-03-05 |
| JPH052900A (ja) | 1993-01-08 |
| DE4127698C2 (ja) | 1993-04-15 |
| GB2248706A (en) | 1992-04-15 |
| GB2248706B (en) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2673395B2 (ja) | 半導体記憶装置およびそのテスト方法 | |
| US5436911A (en) | Semiconductor memory device comprising a test circuit and a method of operation thereof | |
| US5060230A (en) | On chip semiconductor memory arbitrary pattern, parallel test apparatus and method | |
| US5305261A (en) | Semiconductor memory device and method of testing the same | |
| US5185722A (en) | Semiconductor memory device having a memory test circuit | |
| JP2863012B2 (ja) | 半導体記憶装置 | |
| JP2779538B2 (ja) | 半導体集積回路メモリのためのテスト信号発生器およびテスト方法 | |
| KR100367191B1 (ko) | 테스트수단을구비한전자회로및메모리셀테스트방법 | |
| KR100399496B1 (ko) | 센스 앰프의 동작 타이밍을 제어할 수 있는 반도체 기억장치 | |
| US5926422A (en) | Integrated circuit memory device having current-mode data compression test mode | |
| US6868021B2 (en) | Rapidly testable semiconductor memory device | |
| US5285419A (en) | Read/write memory with improved test mode data compare | |
| US6741510B2 (en) | Semiconductor memory device capable of performing burn-in test at high speed | |
| US5088063A (en) | Semiconductor memory device having on-chip test circuit | |
| US5184327A (en) | Semiconductor memory device having on-chip test circuit and method for testing the same | |
| EP0840328A2 (en) | Method and device for testing memory circuits | |
| JPH0821239B2 (ja) | ダイナミック型半導体記憶装置およびそのテスト方法 | |
| JP2832156B2 (ja) | 半導体メモリ装置の信頼性試験のためのテスト回路 | |
| JPH0817040B2 (ja) | 半導体メモリ | |
| KR100272942B1 (ko) | 반도체기억장치 | |
| US5825699A (en) | Semiconductor memory device fixing defective memory cell selection line replaced with spare memory cell selection line in non-selected state | |
| KR20040014155A (ko) | 메모리 셀로부터의 데이터의 판독 또는 기록의 테스트,또는 센스 앰프 성능의 테스트에 필요한 시간을 단축한반도체 기억 장치 | |
| US6704229B2 (en) | Semiconductor test circuit for testing a semiconductor memory device having a write mask function | |
| US6091651A (en) | Semiconductor memory device with improved test efficiency | |
| KR950007455B1 (ko) | 테스트회로를 구비한 반도체 기억장치와 그 동작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970610 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |