DE102009002786A1 - Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest - Google Patents

Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest Download PDF

Info

Publication number
DE102009002786A1
DE102009002786A1 DE102009002786A DE102009002786A DE102009002786A1 DE 102009002786 A1 DE102009002786 A1 DE 102009002786A1 DE 102009002786 A DE102009002786 A DE 102009002786A DE 102009002786 A DE102009002786 A DE 102009002786A DE 102009002786 A1 DE102009002786 A1 DE 102009002786A1
Authority
DE
Germany
Prior art keywords
destination address
memory
addresses
dependent
signature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102009002786A
Other languages
English (en)
Inventor
Klaus-Peter Mattern
Carsten Gebauer
Harald Tschentscher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102009002786A priority Critical patent/DE102009002786A1/de
Priority to US12/726,058 priority patent/US8352817B2/en
Priority to FR1053327A priority patent/FR2945148B1/fr
Publication of DE102009002786A1 publication Critical patent/DE102009002786A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Test eines Speichers sowie eine Steuervorrichtung mit Mitteln für einen Speichertest. Dabei wird eine Zieladresse des Speichers ausgewählt, aus der Zieladresse werden abhängige Adressen des Speichers bestimmt und Anwenderdaten an Zieladresse und der abhängigen Adressen werden gesichert. Weiterhin werden die Zieladresse und die abhängigen Adressen mit Testpattern beschrieben, über die eine Signatur gebildet wird. Anschließend werden die gesicherten Anwenderdaten der Zieladresse und der abhängigen Adressen restauriert. Abschließend wird die ermittelte Signatur mit dem bekannten Sollwert verglichen. Im Fall einer Abweichung zwischen der Signatur und dem Sollwert werden geeignete Schutzmechanismen eingeleitet.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zum Test eines Speichers sowie eine Steuervorrichtung mit Mitteln für einen Speichertest. Aus dem Stand der Technik sind Testalgorithmen zur Erkennung von Fehlfunktionen (z. B. Stuck at-, Übergangs-, Verzögerungs-, Koppelfehler etc.) innerhalb von Speichereinheiten bekannt, z. B. aus der US 6779141 B1 .
  • Offenbarung der Erfindung
  • Vorteile der Erfindung
  • Die Erfindung gemäß den unabhängigen Ansprüchen betrifft ein Verfahren zum Test eines Speichers sowie eine Steuervorrichtung mit Mitteln für einen Speichertest. Dabei findet eine Auswahl von abhängigen Adressen aus einer Zieladresse statt, die Zieladresse und die abhängigen Adressen werden mit Testpattern beschrieben und somit überprüft. Der erfindungsgemäß vorgeschlagene Speichertest zeichnet sich durch besonders hohe Flexibilität aus, da neben der Zieladresse auch diejenigen abhängigen Adressen überprüft werden, welche über gängige Fehlerquellen mit der Zieladresse verknüpft sind, beispielsweise aufgrund nahezu identischer Adresse oder physikalischer Nachbarschaft zur Zieladresse. Der erfindungsgemäße Speichertest zeichnet sich darüber hinaus dadurch aus, dass er im Hintergrund lauffähig ist und sowohl die Speichereinheit selbst als auch die korrekte Funktionsweise der an den Zugriffen beteiligten Einheiten (Busse, Adressdecoder, ...) mit hoher Effizienz testet, nämlich eine hohe Testabdeckung bei kleinem Laufzeitbedarf und kurzen Interrupt-Sperrphasen aufweist.
  • Weitere Vorteile und Verbesserungen ergeben sich durch die Merkmale der abhängigen Ansprüche.
  • In einer vorteilhaften Ausgestaltung erfolgt die Auswahl der Zieladresse so nach einer festgelegten Reihenfolge, dass nacheinander alle Adressen des Speichers mit dem Verfahren getestet werden. Dadurch wird gewährleistet, dass nach einer bestimmten Anzahl von Schritten des Verfahrens bzw. nach einer bestimmten Zeit der gesamte Speicher mit dem erfindungsgemäßen Verfahren getestet wurde.
  • Auch vorteilhaft kann es sein, die Zieladresse durch ein Ereignis gesteuert auszuwählen, wobei das Ereignis eine Feststellung eines Fehlers an der Zieladresse durch ein zusätzliches Speichertestverfahren ist. In dieser vorteilhaften Ausgestaltung kann das erfindungsgemäße Verfahren also dazu verwendet werden, eine in einem anderen Speichertest-Verfahren auffällige Zieladresse zu testen und darüber hinaus auch abhängige Adressen der Zieladresse zu überprüfen. In dieser Ausgestaltung ist der erfindungsgemäße Speichertest also eine Ergänzung zum bestehenden Speichertestverfahren und erhöht so die Sicherheit des Gesamtsystems.
  • In einer weiteren vorteilhaften Ausführung erfolgt die Auswahl der Zieladresse so nach einer festgelegten Reihenfolge, dass nacheinander alle Adressen des Speichers mit dem Verfahren getestet werden, wobei die festgelegte Reihenfolge durch ein Ereignis unterbrochen werden kann und wobei das Ereignis eine Feststellung eines Fehlers in der Zieladresse durch ein zusätzliches Speichertestverfahren ist. Diese Ausführungsform verknüpft die Vorteile eines Testverfahrens, welches den gesamten Speicher testet, mit den Vorteilen eines Testverfahrens, welches flexibel als Ergänzung zu einem bestehenden Testverfahren eingesetzt werden kann, um problematische bzw. auffällige Zieladressen sowie die dazugehörigen abhängigen Adressen zu überprüfen. Insgesamt ergibt sich dadurch eine deutlich erhöhte Sicherheit für den gesamten Speicher.
  • Besonders vorteilhaft ist eine Ausführungsform, in welcher der erfindungsgemäße Speichertest ein ECC-(Error Correction Code)Verfahren ergänzt. Während Speichersicherungen nach einem ECC-Verfahren 1-Bit-Fehler zuverlässig erkennen und korrigieren, kann es z. B. zu Problemen kommen, wenn ein ECC-Verfahren einen Mehrbitfehler als 1-Bit-Fehler erkennt. Zur Absicherung gegen einen solchen Fall ist vorteilhaft, das ECC-Verfahren durch einen erfindungsgemäßen Speichertest zu ergänzen, welcher neben der Zieladresse auch abhängige Adressen überprüft. Vorteilhafter Weise wird der erfindungsgemäße Speichertest dabei angewandt auf Zieladressen, für welche das ECC-Verfahren einen Fehler ermittelt und korrigiert hat.
  • In einer zweckmäßigen Ausführungsform wird für den Fall, dass eine abhängige Adresse bestimmt wurde, welche physikalisch nicht existiert, die abhängige Adresse durch eine Ersatzadresse ersetzt. Dadurch wird vorteilhafter Weise gewährleistet, dass es nicht dadurch zu Fehlergebnissen bei der Überprüfung der Testpattern kommt, dass ein Teil der bestimmten abhängigen Adresse gar nicht vorhanden ist und damit eine Nutzung/Auswertung der für diese abhängigen Adressen vorgesehenen Testpattern nicht vorgenommen werden kann.
  • Um mit dem erfindungsgemäßen Test Adressen zu untersuchen, welche durch fehlerhafte Adresszuweisung, beispielsweise durch fehlerhafte Adressdecoder oder fehlerhaftes Bussystem mit der Zieladresse verknüpft sind, ist es besonders zweckmäßig, die abhängigen Adressen durch Bitinvertierung einzelner oder mehrerer Bits aus der Zieladresse zu bestimmen. Dadurch werden die Adressen aus der Zieladresse bestimmt, welche sich von der Adresse her am Wenigsten von der Zieladresse unterscheiden und dadurch die wahrscheinlichen Adressen darstellen, welche von einer fehlerhaften Adressierung der Zieladresse betroffen sind.
  • Ergänzend oder alternativ zu dieser Bestimmung der abhängigen Adressen kann es auch vorteilhaft sein, die abhängigen Adressen aus Layout-Informationen über eine physikalische Nachbarschaft zu der Zieladresse zu bestimmen. Diese physikalischen Nachbaradressen sind besonders wahrscheinlich über Speicherfehler mit der Zieladresse verknüpft und daher für eine eingehende Überprüfung besonders prädestiniert.
  • Zeichnungen
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Die Zeichnungen sind lediglich beispielhaft und schränken den allgemeinen Erfindungsgedanken nicht ein. Dabei kennzeichnen übereinstimmende letzte zwei Ziffern der Bezugszeichen gleiche bzw. vergleichbare Elemente.
  • Es zeigen
  • 1 einen beispielhaften Ablauf eines erfindungsgemäßen Verfahrens und
  • 2 einen beispielhaften Ablauf eines kombinierten erfindungsgemäßen Verfahrens.
  • Beschreibung der Ausführungsbeispiele
  • 1 zeigt einen beispielhaften Ablauf eines erfindungsgemäßen Verfahrens mit den Schritten 101 bis 109. In einem ersten Schritt erfolgt die Auswahl der Zieladresse 101, gefolgt von der Bestimmung der abhängigen Adressen 102. Daraufhin ist ein Test auf die physikalische Existenz der abhängigen Adressen 103 vorgesehen. Gegebenenfalls schließt sich daran eine Auswahl von Ersatzadressen 103a für nichtexistente abhängige Adressen an. Im nächsten Schritt 104 werden die Anwenderdaten gesichert bzw. zwischengespeichert. Daraufhin erfolgt das Beschreiben der Zieladressen und der abhängigen Adressen mit Testpattern 105. Über diese Testpattern wird im Schritt 106 eine Signatur gebildet, welche im folgenden Schritt 107 mit einem Sollwert verglichen wird. Je nach Ergebnis des Vergleichs mit dem Sollwert wird im Schritt 108 ein Schutzmechanismus eingeleitet für den Fall, dass die Signatur nicht mit dem Sollwert übereinstimmt, oder im Schritt 109 werden die Anwenderdaten zurückgeschrieben für den Fall, dass die Signatur mit dem Sollwert übereinstimmt. Wie in 1 dargestellt, endet das erfindungsgemäße Verfahren mit dem Schritt 108 für den Fall einer negativen Überprüfung der Signatur, z. B. erfolgt eine Umschaltung des Speichers auf einen Sicherheitsmodus (Fail-Safe-Mode). Für den Fall der erfolgreichen Überprüfung bzw. des erfolgreichen Vergleichs der Signatur mit dem Sollwert werden nach dem Zurücksichern der Anwenderdaten in Schritt 109 wiederum die Schritte 101 bis 108 bzw. 109 durchlaufen.
  • Im Folgenden werden die einzelnen Schritte des in 1 vorgestellten Ablaufs des erfindungsgemäßen Testverfahrens detailliert beschrieben. Schritt 101, Auswahl der Zieladresse, kann nach bestimmten Methoden erfolgen. Zum Einen ist es sicher vorteilhaft, wenn die Auswahl der Zieladresse so erfolgt, dass nach und nach alle Adressen des Speichers mit dem erfindungsgemäßen Verfahren getestet werden. Alternativ dazu, aber auch ergänzend, kann es vorgesehen sein, dass die Zieladresse auf ein bestimmtes Ereignis hin ausgewählt wird. Z. B. kann es sein, wenn das erfindungsgemäße Verfahren mit einem anderen Speichertestverfahren kombiniert wird, dass das andere Speichertestverfahren in einer bestimmten Adresse einen Fehler festgestellt hatte und es daher vorteilhaft sein kann, diese Adresse als nächste Zieladresse auszuwählen und weiter zu überprüfen.
  • Im zweiten Schritt 102, der Bestimmung der abhängigen Adressen, werden ausgehend von der Zieladresse weitere Adressen bestimmt, die den folgenden Testschritten unterzogen werden sollen. Die Bestimmung der abhängigen Adressen kann dabei nach bestimmten Kriterien bzw. nach bestimmten Algorithmen erfolgen. Zweckmäßiger Weise werden abhängige Adressen bestimmt, welche mit erhöhter Wahrscheinlichkeit über gängige Speicherfehler mit der Zieladresse verknüpft sind. Beispielsweise bietet es sich an, als abhängige Adressen diejenigen Adressen zu wählen, die sich nur gering, z. B. durch einzelne Bits, von der Zieladresse unterscheiden. Dies kann erreicht werden, indem die abhängigen Adressen durch einzelne Bitinvertierung oder Invertierungen weniger Bits aus der Zieladresse abgeleitet werden. Auch (alternativ oder ergänzend) bietet sich eine Bestimmung der abhängigen Adressen aus Layout-Informationen über den Speicher an, vor allem ist es zweckmäßig, Adressen der physikalischen Nachbarschaft der Zieladresse als abhängige Adresse auszuwählen. Die hier vorgestellte Auswahl abhängiger Adressen aus der Zieladresse geht einher mit häufigen und bekannten Fehlerquellen bei Speichern. Z. B. kann ein Fehler im Speicherdeco der zu einer Fehladressierung einer Nachricht um einen Bit führen, wodurch in der fehlerhaft adressierten Adresse ein gänzlich falsches Datenwort abgelegt werden kann. Auch ist es möglich, dass durch Fehler bei der physikalischen Abspeicherung ein Datenwort nicht in der vorgesehenen Zieladresse, sondern in einer in der physikalischen Nachbarschaft liegenden Adresse abgespeichert wird. Dabei können im Design des Tests alle an der Speicherung beteiligten Komponenten, wie Speicherstellen selbst, Adressdecoder, Schreib-/Leseverstärker und Busanbindungen, berücksichtigt werden. Diese vorgestellten Komponenten sind häufige Quellen für Fehler bei der Abspeicherung von Datenwörtern, insbesondere für Mehrbitfehler, welche mit gängigen Verfahren wie ECC-(Error Correction Code) oder EDC-(Error Detection Code) unter Umständen nicht oder fehlerhaft erfasst werden. Aus diesem Grund bietet sich das vorgestellte Testverfahren besonders auch als Ergänzung gängiger Datenabsicherungsmechanismen, z. B. ECC-Verfahren, an.
  • Im Schritt 102 der Bestimmung der abhängigen Adressen können z. B. auch mehrere Algorithmen bzw. Methoden zur Bestimmung der abhängigen Adressen kombiniert werden, z. B. können die abhängigen Adressen sowohl die Teilmenge der durch Bitinvertierung aus der Zieladresse bestimmten Adressen als auch die Teilmenge der Adressen aus der physikalischen Nachbarschaft zur Zieladresse umfassen.
  • Werden die abhängigen Adresse aus der Zieladresse durch einen Algorithmus, beispielsweise durch Bitinvertierung aus der Zieladresse bestimmt, so kann es vorkommen, dass die abhängigen Adressen physikalisch gar nicht vorhanden sind. Da in einem solchen Fall die konsistente Anwendung der Testpattern nicht möglich ist bzw. dies zu einem fehlerhaften Ergebnis führen würde, ist es notwendig, die physikalische Existenz der abhängigen Adressen zu überprüfen. Dies ist im Schritt 103 vorgesehen. Für den Fall, dass alle abhängigen Adressen physikalisch auch existieren, wird mit Schritt 104 das erfindungsgemäße Verfahren fortgesetzt. Für den Fall, dass eine, bzw. einzelne oder mehrere abhängige Adressen nicht existieren, wird jede dieser physikalisch nicht existenten abhängigen Adressen im weiteren Verfahren durch eine Ersatzadresse ersetzt. Die Auswahl der Ersatzadressen ist im Schritt 103a vorgesehen. Dabei gibt es alternative Vorgehensweisen zur Auswahl der Ersatzadressen, z. B. können die Ersatzad ressen alternativ entweder aus einem extra zu diesem Zweck reservierten Speicherbereich ausgewählt werden oder es werden als Ersatzadressen Adressen ermittelt aus dem insgesamt verfügbaren und zu testenden Speicher, welche weder gerade als Zieladresse noch gerade als abhängige Adresse ausgewählt sind. Erstere Auswahlmethode hat den Vorteil wohldefinierter Ersatzadressen sowie eines vereinfachten Auswahlverfahrens für die Ersatzadressen, letzteres Verfahren spart die Einrichtung eines extra für diesen Zweck reservierten Speicherbereich.
  • Der folgende Teil des Speichertests muss exklusiv ablaufen (Interruptsperre), um die Datenkonsistenz für die Anwendung zu garantieren. Bevor in einem weiteren Schritt die Zieladresse und die abhängige Adresse mit Testpattern beschrieben werden können, müssen die in der Zieladresse und den abhängigen Adressen gespeicherten Anwenderdaten gesichert werden. Dies geschieht im Schritt 104 beispielsweise durch das Zwischenspeichern der Anwenderdaten in einem dafür vorgesehenen Speicher bzw. in einem dafür vorgesehenen Speicherbereich des untersuchten Speichers. Nachdem die Anwenderdaten im Schritt 104 gesichert wurden, werden im Schritt 105 die Zieladresse und die abhängigen Adresse mit Testpattern beschrieben. Im Stand der Technik werden verschiedene Methoden beschrieben, besonders vorteilhafte Testpattern zu generieren, welche sich durch besondere Testtiefe auszeichnen. Für das erfindungsgemäße Verfahren können dabei standardmäßige Testpattern aus dem Stand der Technik verwendet werden. Auch ist es denkbar, dass die Testpattern, welche in diesem Schritt 105 in die Zieladresse und die abhängigen Adressen geschrieben werden, abgestimmt sind auf die Auswahl der abhängigen Adressen im Schritt 102. Besonders vorteilhaft sind Testpattern, welche ein hohes Potential bieten, insbesondere auch Mehrbit- und Koppelfehler im Bereich der Schreib-/Leseverstärker und Busverbindungen aufzudecken.
  • In den folgenden Schritten 106 und 107 wird über die in die Zieladresse und die abhängigen Adressen geschriebenen Testpattern eine Signatur gebildet bzw. diese Signatur mit einem gespeicherten Sollwert verglichen. Abhängig vom Ergebnis des Vergleichs der Signatur mit dem Sollwert werden, wie oben beschrieben, zwei alternative Verfahrensschritte vorgesehen. Stimmt die über die Testpattern gebildete Signatur mit dem Sollwert überein, werden die Anwenderdaten, welche im Schritt 104 zwischengespeichert bzw. gesichert wurden, zurückgeschrieben, und das erfindungsgemäße Verfahren wird mit Schritt 101 der Auswahl einer neuen Zieladresse fortgeführt. Stimmt dagegen die Signatur über die Testpattern nicht mit dem Sollwert überein, werden im Schritt 108 entsprechende Schutzmechanismen eingeleitet. Als Schutzmechanismus kann z. B. vorgesehen sein, dass der nicht erfolgreiche Vergleich der Signatur mit dem Sollwert als Fehlermeldung ausgegeben wird. Darüber hinaus kann der Speicher nach dem Feststellen einer fehlerhaften Signatur z. B. auch in einen Sicherheitsmodus (Fail-Safe-Mode) geschaltet werden. Besonders für sicherheitskritische Anwendungen kann letztere Methode aus Sicherheitsgründen notwendig sein. Im Gegensatz zur 1, in welcher die Schritte 108 und 109 alternativ dargestellt sind, können die Schritte 108 und 109 auch parallel ablaufen. Z. B. ist es vorstellbar, dass im Fall eines negativen Vergleichs zwischen Signatur und Sollwert trotzdem die Anwenderdaten zurückgeschrieben werden und parallel dazu Schutzmechanismen eingeleitet werden. Gegebenenfalls kann auch parallel zur Einleitung der Schutzmechanismen das erfindungsgemäße Verfahren wieder mit Schritt 101 begonnen werden, z. B. für den Fall weniger hoher Sicherheitsanforderungen.
  • Des Weiteren kann es insbesondere bei Echtzeitsystemen vorteilhaft sein, das Zurückschreiben der Anwenderdaten entsprechend Block 109 unmittelbar im Anschluss an die Ermittlung der Signatur der Testpattern durchzuführen, um damit die Interruptsperrzeit möglichst kurz zu halten. Der Soll-/Istvergleich der Signatur entsprechend Block 107 erfolgt bei dieser Variante dann nach Aufhebung der Interruptsperre.
  • In einer besonders vorteilhaften Variante, wie oben erwähnt, erfolgt die Adressweiterschaltung der im Test befindlichen Speicherstelle (Zieladresse) kontinuierlich über den gesamten Adressraum des vorhandenen Datenspeichers, in Abhängigkeit vom sicherheitstechnischen Gesamtkonzept und der für diesen Test verfügbaren CPU-Ressource mehr oder weniger schnell. Die Auswahl der Zieladresse erfolgt also so nach einer festgelegten Reihenfolge, dass nacheinander alle Adressen des Speichers mit dem Verfahren getestet werden. Alternativ sind auch andere Abfolgen denkbar, beispielweise unter besonderer Berücksichtigung bestimmter Speicherbereiche, welche z. B. öfter gestestet werden.
  • In einer besonderen Ausgestaltung, wie ebenfalls oben erwähnt, besteht z. B. über ein entsprechendes Interface prinzipiell die Möglichkeit, den Test bei Auffälligkeiten, z. B. eines durch Hardwareunterstützung erkannten Single Bit Soft Errors (beispielsweise durch ECC), unmittelbar mit dieser auffälligen Speicherstelle durchzuführen, um das Gesamtsystem bei einem eventuellen statischen Hardwaredefekt schnellstmöglich in einen sicheren Systemzustand zu schalten. Dabei kann alternativ vorgesehen sein, dass das Verfahren wie oben beschrieben in einem „normalen” Modus alle Adressen des zu untersuchenden Speichers durchgeht und nur im Fall einer solchen Auffälligkeit diesen Vorgang unterbricht oder dass das Verfahren prinzipiell nur für einen Einsatz im Fall solcher Auffälligkeiten eingesetzt wird. Diese Alternative verknüpft die Vorteile des erfindungsgemäßen Verfahrens mit denen eines zusätzlichen zweiten Testverfahrens, beispielweise ECC, und sorgt damit für eine erhöhte Sicherheit.
  • 2 zeigt einen beispielhaften Ablauf eines kombinierten erfindungsgemäßen Verfahrens. Dabei bezeichnen Bezugszeichen mit identischen zwei letzten Ziffern gleiche Verfahrensschritte. Die einzelnen in 2 dargestellten Verfahrensschritte entsprechen damit den zu 1 detailliert erläuterten Verfahrensschritten 101 bis 109. In dem in 2 dargestellten kombinierten Verfahren wird der Speichertest analog zur 1 nach Auswahl der Zieladresse 201 mit den weiteren Verfahrensschritten 202 bis 207 durchlaufen. Auf den Vergleich der über die Testpattern gebildeten Signatur mit dem Sollwert im Schritt 207 folgen wiederum die alternativen Verfahrensschritte 208, Einleitung eines Schutzmechanismus, und 209, Zurückschreiben der Anwenderdaten. Abweichend zu dem in 1 dargestellten Verfahren wird in dem in 2 dargestellten kombinierten Verfahren nach dem Zurückschreiben der Anwenderdaten im Schritt 209 keine neue Zieladresse ausgewählt, sondern das erfindungsgemäße Verfahren wird mit den Schritten 302 bis 308 bzw. 309 für die in Schritt 201 ausgewählte Zieladresse noch einmal durchgeführt. Erst nach erfolgreichem Vergleich, der in 307 zwischen der Signatur und dem Sollwert erfolgt, wird nach Zurückschreiben der Anwenderdaten im Schritt 309 mit dem Schritt 201 eine neue Zieladresse ausgewählt. Ein derartiger Ablauf der Verfahrensschritte kann besonders dann vorteilhaft sein, wenn in den Schritten 202 und 302 mit verschiedenen Methoden bzw. mit verschiedenen Algorithmen verschiedene abhängige Adressen aus der gleichen Zieladresse bestimmt werden. Wie oben beschrieben, kann einherge hend mit der unterschiedlichen Methode zur Auswahl der abhängigen Adressen aus der Zieladresse auch eine abgestimmte Auswahl der Testpattern einhergehen, welche in den Schritten 205 und 305 verwendet werden. Z. B. ist es in einem solchen kombinierten Verfahren möglich, in einem ersten Testdurchgang 201 bis 209 die durch Bitinvertierung aus der Zieladresse ermittelten abhängigen Adressen zu überprüfen und in den weiteren Verfahrensschritten 302 bis 309 die abhängigen Adressen zu überprüfen, welche sich aus der physikalischen Nachbarschaft zur Zieladresse ergeben.
  • Das in 2 dargestellte kombinierte Testverfahren ist nur beispielhaft und kann auf verschiedene Weise variiert werden. Beispielsweise kann der Schritt 209 in einer alternativen Ausführungsform übergangen werden und das Zurücksichern der Anwenderdaten kann erst nach erfolgreichem Durchlaufen beider Verfahrenszweige vorgesehen sein. Auch ist es in einer Abwandlung möglich, nicht nur zwei Verfahrenszweige, hier 201 bis 209 und 302 bis 309 vorzusehen, sondern weitere Verfahrenszweige für jede ausgewählte Zieladresse durchlaufen zu lassen. Auch möglich ist die schon oben angesprochene Variante, verschiedene Auswahlmethoden bzw. Algorithmen zur Auswahl der abhängigen Adressen in einem gemeinsamen Schritt 102 bzw. 202 und 302 zu kombinieren.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6779141 B1 [0001]

Claims (9)

  1. Verfahren zu einem Test eines Speichers, gekennzeichnet durch folgende Schritte: – eine Zieladresse des Speichers wird ausgewählt, – aus der Zieladresse werden abhängige Adressen des Speichers bestimmt, – Anwenderdaten der Zieladresse und der abhängigen Adressen werden in anderen Speicherbereichen zwischengespeichert, – die Zieladresse und die abhängigen Adressen werden mit Testpattern beschrieben, – über die Testpattern wird eine Signatur gebildet, – die Signatur wird mit einem Sollwert verglichen, – im Fall einer Abweichung zwischen der Signatur und dem Sollwert werden Schutzmechanismen eingeleitet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Auswahl der Zieladresse so erfolgt, dass nacheinander alle Adressen des Speichers mit dem Verfahren getestet werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Zieladresse durch ein Ereignis gesteuert ausgewählt wird, wobei das Ereignis eine Feststellung eines Fehlers an der Zieladresse durch ein zusätzliches Speichertest-Verfahren ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Auswahl der Zieladresse so erfolgt, dass nacheinander alle Adressen des Speichers mit dem Verfahren getestet werden, wobei die Auswahl durch ein Ereignis unterbrochen werden kann und wobei das Ereignis eine Feststellung eines Fehlers durch ein zusätzliches Speichertest-Verfahren ist.
  5. Verfahren nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, dass das zusätzliche Speichertest-Verfahren ein ECC(Error correction code)-Verfahren ist.
  6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass für den Fall, dass eine abhängige Adresse bestimmt wurde, welche physikalisch nicht existiert, die abhängige Adresse durch eine Ersatzadresse ersetzt wird.
  7. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die abhängigen Adressen durch Bitinvertierung einzelner oder mehrerer Bits aus der Zieladresse bestimmt werden.
  8. Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass die abhängigen Adressen aus Layout-Informationen über eine physikalische Nachbarschaft zu der Zieladresse bestimmt werden.
  9. Steuervorrichtung mit Mitteln für einen Speichertest, dadurch gekennzeichnet, dass die Steuervorrichtung Mittel aufweist, eine Zieladresse des Speichers auszuwählen, aus der Zieladresse abhängige Adressen des Speichers zu bestimmen, Anwenderdaten der Zieladresse und der abhängigen Adressen in anderen Speicherbereichen zwischenzuspeichern, die Zieladresse und die abhängigen Adressen mit Testpattern zu beschrieben, über die Testpattern eine Signatur zu bilden, die Signatur mit einem Sollwert zu vergleichen, im Fall einer Abweichung zwischen der Signatur und dem Sollwert Schutzmechanismen einzuleiten und im Fall einer Übereinstimmung zwischen der Signatur und dem Sollwert die Anwenderdaten der Zieladresse und der abhängigen zurückzuspeichern.
DE102009002786A 2009-05-04 2009-05-04 Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest Pending DE102009002786A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009002786A DE102009002786A1 (de) 2009-05-04 2009-05-04 Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest
US12/726,058 US8352817B2 (en) 2009-05-04 2010-03-17 Method for testing a memory device, as well as a control device having means for testing a memory
FR1053327A FR2945148B1 (fr) 2009-05-04 2010-04-29 Procede pour tester une memoire ainsi qu'un dispositif de commande pour la mise en oeuvre du procede

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009002786A DE102009002786A1 (de) 2009-05-04 2009-05-04 Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest

Publications (1)

Publication Number Publication Date
DE102009002786A1 true DE102009002786A1 (de) 2010-11-11

Family

ID=42932181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009002786A Pending DE102009002786A1 (de) 2009-05-04 2009-05-04 Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest

Country Status (3)

Country Link
US (1) US8352817B2 (de)
DE (1) DE102009002786A1 (de)
FR (1) FR2945148B1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2738771A1 (de) * 2012-12-03 2014-06-04 Kone Corporation Vorrichtung und Verfahren zum Prüfen eines Speichers durch eine programmierbare Schaltung in einem sicherheitskritischen System
DE102016201141B4 (de) * 2016-01-27 2017-11-16 Wago Verwaltungsgesellschaft Mbh Sicherheitsanordnung
EP3223515A1 (de) * 2016-03-21 2017-09-27 Thomson Licensing Verfahren zur prüfung der leistung einer speichervorrichtung und entsprechende vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6779141B1 (en) 2000-06-08 2004-08-17 Sun Microsystems, Inc. System and method for implementing memory testing in a SRAM unit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2928263B2 (ja) * 1989-03-20 1999-08-03 株式会社日立製作所 半導体装置
JP2673395B2 (ja) * 1990-08-29 1997-11-05 三菱電機株式会社 半導体記憶装置およびそのテスト方法
US6550032B1 (en) * 1999-07-28 2003-04-15 Lsi Logic Corporation Detecting interport faults in multiport static memories

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6779141B1 (en) 2000-06-08 2004-08-17 Sun Microsystems, Inc. System and method for implementing memory testing in a SRAM unit

Also Published As

Publication number Publication date
US8352817B2 (en) 2013-01-08
FR2945148A1 (fr) 2010-11-05
FR2945148B1 (fr) 2017-05-19
US20100287425A1 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
EP0238841B1 (de) Fehlergesicherte, hochverfügbare Multiprozessor-Zentralsteuereinheit eines Vermittlungssystemes und Verfahren zum Speicherkonfigurationsbetrieb dieser Zentralsteuereinheit
DE102005052698A1 (de) Verfahren zur Verarbeitung von nichtflüchtig gespeicherten Daten
DE69126057T2 (de) Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung
DE102018105434B4 (de) Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten mit Querverweis auf verwandte Anwendungen
DE102016108733A1 (de) Steuern einer redundanten Anordnung von unabhängigen Festplatten (RAID), welche ein Nur-Lese-Flash-Datenspeichergerät einschließt
WO1998009219A1 (de) Fehlererkennung in einem speichersystem
DE102017114054A1 (de) Speicheradressen-Schutzschaltung und Verfahren
DE10206689A1 (de) Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers
DE102015210651A1 (de) Schaltung und Verfahren zum Testen einer Fehlerkorrektur-Fähigkeit
DE102009002786A1 (de) Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest
EP1588380A1 (de) Verfahren zur erkennung und/oder korrektur von speicherzugriffsfehlern und elektronische schaltungsanordnung zur durchführung des verfahrens
DE2549392C3 (de) Verfahren zur Erhöhung der Zuverlässigkeit von integrierten Speicherbausteinen und zur Verbesserung der Ausbeute von nach außen hin fehlerfrei erscheinenden Speicherbausteinen bei ihrer Herstellung
DE102006036386A1 (de) Mikroprozessorsystem zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen
EP0922253A1 (de) Fehlererkennung in einem speichersystem
EP1924914B1 (de) Datenverarbeitungssystem und betriebsverfahren dafür
DE102006036384A1 (de) Mikroprozessorsystem zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen
WO2006089943A1 (de) Verfahren zur datensicherung und gerät zu dessen ausführung
EP1966696A1 (de) Verfahren zur erkennung einer versorgungsunterbrechung in einem datenspeicher und zur wiederherstellung des datenspeichers
DE10148047B4 (de) Verfahren und Vorrichtung zur Sicherung von Daten in einem Speicherbaustein und Speicherbaustein
DE102020207616A1 (de) Verfahren zum Betreiben einer Recheneinheit
DE102004059392B4 (de) Verfahren zur Neubelegung eines Befehlsspeichers, Subsystem zur Durchführung eines derartigen Verfahrens, sowie Mikrokontroller
EP0922251A1 (de) Speichersystem
EP1639466B1 (de) Verfahren und vorrichtung zur fehlererkennung für einen cachespeicher und entsprechender cachespeicher
EP3186709A1 (de) Verfahren zur absicherung von nutzdaten eines speichers und elektronisches rechensystem
DE102021209038A1 (de) Verfahren zum automatischen Erkennen und Korrigieren von Speicherfehlern in einem sicheren mehrkanaligen Rechner

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication