JP4690731B2 - 半導体装置とそのテスト装置及びテスト方法。 - Google Patents
半導体装置とそのテスト装置及びテスト方法。 Download PDFInfo
- Publication number
- JP4690731B2 JP4690731B2 JP2005012270A JP2005012270A JP4690731B2 JP 4690731 B2 JP4690731 B2 JP 4690731B2 JP 2005012270 A JP2005012270 A JP 2005012270A JP 2005012270 A JP2005012270 A JP 2005012270A JP 4690731 B2 JP4690731 B2 JP 4690731B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- input
- circuit
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
102 テスト装置
103 テスト冶具
111 バッファモード切り替え信号用配線
112 ショート検出信号A用配線
113 ショート検出信号B用配線
114 内部モード切り替え信号用配線
131〜136 テスターピン
141〜145 バッファ回路
151 テスト制御回路
201 入力バッファ
202 出力バッファ
203 セレクタ
301 ショート検出信号生成回路
302 内部モード切り替え回路
303 バッファモード切り替え回路
311 テスト制御回路の入力バッファ
312 インバータ
313 ANDゲート
314、315 Dフリップフロップ
601 テスト冶具
611〜613 リレースイッチ
631 リレースイッチ制御信号用配線
811、812、813 半導体装置への内蔵スイッチ
BN、BN+1、・・・ バッファ回路
QN、QN+1、・・・ スイッチトランジスタ
PN、PN+1、・・・ 半導体装置の端子
T1、T2、T3、・・・ テスターピン
Claims (10)
- 半導体装置内部に設けられる内部回路と、
前記内部回路と前記半導体装置の入出力端子との間に設けられ入力モードと出力モードとが切り換えられるバッファ回路と、
前記バッファ回路の通常動作モードとテストモードとを切り替えるバッファモード切り替え信号を出力するテスト制御回路と、
前記テスト制御回路に外部から与えられるテスト信号を供給するテスト端子と、を備え、
前記テスト制御回路は、前記テスト信号に基づき、前記バッファモード切り替え信号により前記バッファ回路を前記テストモードとし、当該テストモードおいて隣接端子間ショート検出テストを行うためのショート検出信号を生成し、前記ショート検出信号を前記バッファ回路に送信し、
前記バッファ回路は、通常動作モードにおいて前記内部回路により利用され、前記テストモード時は前記ショート検出信号を出力する半導体装置。 - 前記テスト制御回路は、前記テストモード時に前記バッファモード切り替え信号と前記ショート検出信号とを出力すると共に前記内部回路をテストモードとする内部モード切り替え信号を生成することを特徴とする請求項1記載の半導体装置。
- 前記ショート検出信号は、前記テスト信号から第1のショート検出信号と第2のショート検出信号とを含み、前記第2のショート検出信号は前記第1のショート検出信号を反転した信号であることを特徴とする請求項1又は2に記載の半導体装置。
- 隣接する端子間のショート検出テストを行う際に、テストを行う端子に接続される前記バッファ回路は前記第1のショート検出信号または前記第2のショート検出信号を出力する状態とされることを特徴とする請求項3に記載の半導体装置。
- 前記入出力端子は、隣接する第1、第2の入出力端子を含み、
前記バッファ回路は、前記第1の入出力端子に対応して設けられる第1のバッファ回路と、前記第2の入出力端子に対応して設けられる第2のバッファ回路と、を含み、
前記テスト制御回路は、前記テストモード時に第1のバッファ回路に前記第1のショート検出信号が与えられ、前記第2のバッファ回路には前記第2のショート検出信号が与えられることを特徴とする請求項4に記載の半導体装置。 - 前記半導体装置は、前記第2の入出力端子と前記第2のバッファ回路との間に設けられるスイッチ回路を有し、
前記テスト制御回路は、前記テストモードにおいて前記スイッチ回路を遮断状態とし、前記通常動作モードにおいて前記スイッチ回路を導通状態とする請求項5に記載の半導体装置。 - 前記半導体装置はマイコンであることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- 内部回路と、
前記内部回路と第1の入出力端子との間に設けられ、入力モードと出力モードとが切り換えられる第1のバッファ回路と、
前記第1の入出力端子に隣接して設けられる第2の入出力端子と前記内部回路との間に設けられ、入力モードと出力モードとが切り換えられる第2のバッファ回路と、を有し、
通常動作モードにおいて前記第1、第2のバッファ回路を介して前記内部回路と外部の装置との信号の伝達を行う半導体装置のテスト方法であって、
前記第1のバッファ回路および前記第2のバッファ回路を出力モードに設定し、
当該半導体装置のテスト端子を介して外部から入力されるテスト信号に基づいて互いに反転した第1のショート検出信号と第2のショート検出信号とを生成し、
前記第1のショート検出信号を前記第1のバッファ回路を入力して前記第1の入出力端子に第1の信号を与え、
前記第2のショート検出信号を前記第2のバッファ回路を入力して前記第2の入出力端子に前記第1の信号と反転した第2の信号を与え、
前記第1の入出力端子あるいは前記第2の入出力端子のレベルに基づいて隣接端子間のショート検出を行う半導体装置のテスト方法。 - 前記第1、第2のバッファ回路は、前記テスト信号に基づいて出力モードとされることを特徴とする請求項8記載の半導体装置のテスト方法。
- 前記半導体装置は、前記第2の入出力端子と前記第2のバッファ回路との間に設けられるスイッチ回路を有し、
前記テスト信号に応じて設定されるテストモードにおいて、前記スイッチ回路を遮断状態とし、前記通常動作モードにおいて前記スイッチ回路を導通状態とする請求項8記載の半導体装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012270A JP4690731B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置とそのテスト装置及びテスト方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012270A JP4690731B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置とそのテスト装置及びテスト方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006201005A JP2006201005A (ja) | 2006-08-03 |
JP4690731B2 true JP4690731B2 (ja) | 2011-06-01 |
Family
ID=36959141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005012270A Expired - Fee Related JP4690731B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置とそのテスト装置及びテスト方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4690731B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101552939B1 (ko) | 2009-04-02 | 2015-09-15 | 삼성전자주식회사 | 메모리 셀의 테스트를 위한 반도체 장치 및 테스트 방법 |
CN113985321B (zh) * | 2021-12-27 | 2022-04-05 | 成都万创科技股份有限公司 | 一种带智能自学习能力的线缆连通性能测试装置和方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5956172A (ja) * | 1982-09-24 | 1984-03-31 | Toshiba Corp | ボンデイングシヨ−ト検出装置 |
JP2827229B2 (ja) * | 1988-10-14 | 1998-11-25 | 日本電気株式会社 | 半導体集積回路 |
JPH07159483A (ja) * | 1993-12-09 | 1995-06-23 | Toshiba Corp | 集積回路装置およびそのテスト方法 |
JPH08136616A (ja) * | 1994-11-07 | 1996-05-31 | Fuji Xerox Co Ltd | 混成集積回路 |
-
2005
- 2005-01-20 JP JP2005012270A patent/JP4690731B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006201005A (ja) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9417283B2 (en) | Semiconductor test system and method | |
US20050186726A1 (en) | Scan testing system, method and apparatus | |
KR100556639B1 (ko) | 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법 | |
JP3718374B2 (ja) | メモリ混載半導体集積回路装置及びそのテスト方法 | |
US7482830B2 (en) | Semiconductor device and method for testing semiconductor device | |
JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
JP4618598B2 (ja) | 半導体装置 | |
JP2010165755A (ja) | 半導体装置 | |
JP2009053130A (ja) | 半導体装置 | |
JP2001296334A (ja) | 集積回路および故障検出方法 | |
JP2008090989A (ja) | 半導体記憶装置 | |
JP2009038106A (ja) | 半導体ウェハおよびそのテスト方法 | |
JP2008309741A (ja) | 半導体デバイスの評価方法および半導体デバイス | |
US8572446B2 (en) | Output circuitry with tri-state buffer and comparator circuitry | |
JP2007183188A (ja) | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム | |
JP2001221834A (ja) | 半導体集積回路 | |
JP2008256588A (ja) | 半導体集積回路 | |
JP2002008392A (ja) | 半導体記憶装置およびその評価方法 | |
JP2000124273A (ja) | 半導体集積回路及びその電気的特性検査方法 | |
JPH08136622A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |