JPH08136622A

JPH08136622A - 半導体集積回路

Info

Publication number: JPH08136622A
Application number: JP6295762A
Authority: JP
Inventors: Kazuhisa Funatsu; 一久船津
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1994-11-04
Filing date: 1994-11-04
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】本発明の目的は、内部用電源回路の故障箇所
検出の容易化を図ることにある。【構成】複数の内部用電源回路２１２〜２２１の出力
電圧が、それぞれ互いに異なるバウンダリスキャン素子
に対してそれの動作用電源として供給され、且つ、内部
用電源回路２１２〜２２１の故障診断情報の外部出力の
ための初期状態として、バウンダリスキャン素子の出力
状態を互いに同一の論理レベルに設定した後に、シフト
動作を開始させるための制御回路２５０，２５１を設
け、初期状態として、バウンダリスキャン素子２１２〜
２３５，２３６〜２４９の出力状態を互いに同一の論理
レベルに固定して、スキャン動作を行うことにより、内
部用電源回路２１２〜２２１の故障診断情報を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路（ＬＳ
Ｉという）、さらにはそれに含まれる内部論理回路の動
作用電源系の故障検出技術に関する。

【０００２】

【従来の技術】一般にＬＳＩの交流特性試験（ＡＣ特性
試験）では、入出力端子間の信号伝搬遅延時間、出力波
形の遷移時間、セットアップ時間、ホールド時間、最小
クロックパルス幅、最大クロック周波数等が測定され
る。上記信号伝搬遅延時間を測定するには、特定の入力
端子に与えられた信号が出力端子まで伝搬するように、
他の入力端子の状態が設定される。そのような試験のた
めにＬＳＩ試験装置が用いられる。通常、ＬＳＩ試験装
置は、被測定ＬＳＩの計測部と、それを制御するための
制御部とに分けられる。計測部は、試験のためのパター
ンを発生させるパターン発生器や、発生されたパターン
を被測定ＬＳＩに入力したり、それによって当該ＬＳＩ
から出力された信号を検出したりするためのピンエレク
トロニクス、このピンエレクトロニクスによって検出さ
れた信号を、その期待値と比較するためのパターン比較
器、さらには被測定ＬＳＩの動作用電源を生成するため
の電源部等が含まれる。また、上記制御部には、被測定
ＬＳＩの試験のためのプログラムに従って試験装置の各
部の動作を制御するための中央処理装置や、試験結果を
表示あるいはプリントアウトするための出力装置、さら
には試験結果を記憶するための記憶装置等が含まれる。

【０００３】尚、ＬＳＩ試験について記載された文献の
例としては、昭和５０年１１月３０日に株式会社オーム
社から発行された「ＬＳＩハンドブック（第６４９頁
〜）」がある。

【０００４】

【発明が解決しようとする課題】論理回路の入力又は出
力が、”０”又は”１”の論理値に固定している故障
を、”０”又は”１”縮退故障と称し、論理回路中に一
つだけ故障を仮定するものを単一縮退故障と呼び、複数
個の故障を仮定するものを多重縮退故障と呼ぶ。単一縮
退故障の場合、回路内部に１個の故障しか存在しない回
路として扱っているので、処理が簡単になる。

【０００５】しかしながら、ＬＳＩチップにおいては、
多数の内部論理回路に安定に電源を供給する必要性か
ら、通常は一つのＬＳＩチップ内に複数の電源回路が形
成され、そのような内部用電源回路が故障している場
合、そこから電源供給を受ける複数の素子が動作しない
ため、単一縮退を想定して作成される故障辞書を基に行
われる故障診断では、故障箇所を絞りこむことは困難と
される。

【０００６】このように、通常は一つのＬＳＩチップ内
に複数の電源回路が形成され、そのような内部用電源回
路の故障は単一縮退故障とはならないため、従来技術に
よって内部用電源回路の故障箇所を検出することは困難
とされる。

【０００７】本発明の目的は、ＬＳＩチップの内部論理
回路の動作用電圧を生成するための内部用電源回路の故
障箇所検出の容易化を図ることにある。

【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１０】すなわち、内部用電源回路に対応してスキ
ャン素子を設け、このスキャン素子の保持値を順次シフ
トすることによって、上記複数の内部用電源回路の故障
診断情報を外部出力可能とする。

【００１１】また、基準電圧を生成するための基準電圧
発生回路と、この基準電圧発生回路によって生成された
基準電圧に基づいて、内部論理回路の動作用電圧を生成
するための複数の内部用電源回路と、各種信号の入力又
は出力のための複数の外部端子と、上記外部端子に対応
してバウンダリスキャン素子が設けられ、それらが直列
接続されることによって、各バウンダリスキャン素子の
保持値を順次シフト可能に形成されたスキャン回路とを
含んで半導体集積回路が形成されるとき、上記スキャン
回路を形成する複数のバウンダリスキャン素子の動作用
電源として上記内部用電源回路の出力電圧を使用し、且
つ、上記内部用電源回路の故障診断情報の外部出力のた
めの初期状態として、上記複数のバウンダリスキャン素
子の出力状態を互いに同一の論理レベルとなるように設
定してスキャン動作を開始させるための制御回路を設け
る。

【００１２】

【作用】上記した第１手段によれば、内部用電源回路が
故障している場合、その内部用電源回路に対応するスキ
ャン回路への電源供給が絶たれるため、出力論理状態
が、”１”又は”０”に固定される。その場合、複数の
スキャン素子の保持値が順次シフトされて得られる故障
診断情報においては、上記故障に係るスキャン回路に対
応するデータが期待値と異なる。このことが、内部用電
源回路の故障箇所検出の容易化を達成する。

【００１３】また、上記第２手段によれば、スキャン回
路を形成する複数のバウンダリスキャン素子の動作用電
源として内部用電源回路の出力電圧を使用しており、初
期状態として、上記複数のバウンダリスキャン素子の出
力状態を互いに同一の論理レベルに固定して、スキャン
動作を行うことにより、内部用電源回路の故障診断情報
を得る。このことが、内部用電源回路の故障箇所検出の
容易化を達成する。

【００１４】

【実施例】図１には本実施例ＬＳＩが示され、図４には
その試験装置が示される。

【００１５】ここで、先ずＬＳＩ試験装置について説明
する。

【００１６】図４に示されるＬＳＩ試験装置は、特に制
限されないが、計測部４０１、及びそれの動作制御のた
めの制御部４００を含む。

【００１７】上記計測部４０１は、クロックパルスの立
上り、立下がりのタイミングを発生するためのタイミン
グコントローラ４０３、試験のためのパターンを発生さ
せるパターン発生器４１４、このパターン発生回路４１
４によって発生されたパターンを、タイミングコントロ
ーラ４０３からのタイミングエッジにより所定の波形モ
ードに整形するためのフォーマットコントローラ４１
５、このフォーマットコントローラ４１５によって整形
された波形を被測定ＬＳＩ４１７に入力したり、それに
よって当該ＬＳＩ４１７から出力された信号波形を検出
したりするためのピンエレクトロニクス４１６、このピ
ンエレクトロニクス４１６によって検出された信号を、
その期待値と比較するためのパターン比較回路４２０、
この比較結果を記憶するためのメモリ４１８、被測定Ｌ
ＳＩの動作用電源を生成するための電源部４１９等を含
む。また、上記計測部４０１の動作を制御するための制
御部４００は、被測定ＬＳＩの試験のためのプログラム
に従って試験装置の各部の動作を制御するための中央処
理装置（ＣＰＵ）１０や、試験結果の表示あるいはプリ
ントアウトや、各種試験条件の入力を可能とするための
入出力装置４１１、さらには試験結果を記憶するための
記憶装置４１２等が含まれる。

【００１８】一般にＬＳＩの交流特性試験（ＡＣ特性試
験）では、入出力端子間の信号伝搬遅延時間、出力波形
の遷移時間、セットアップ時間、ホールド時間、最小ク
ロックパルス幅、最大クロック周波数等が測定される。
本実施例では、上記ＡＣ試験に加えて、被測定ＬＳＩ４
１７の内部用電源回路の故障箇所検出が行われるように
なっている。この故障箇所検出は、基本的には、被測定
ＬＳＩ４１７からのシリアルデータ出力を観測し、それ
をパターン検出回路４２０において、期待値と比較する
することにより行われる。そしてそのような内部用電源
回路の故障箇所検出を可能とするため、本実施例ＬＳＩ
は、以下のように構成される。

【００１９】図１には本発明の一実施例にかかるＬＳＩ
２００が示される。このＬＳＩ２００は、上記被測定Ｌ
ＳＩ４１７に相当するものである。

【００２０】このＬＳＩ２００は、特に制限されない
が、シングルチップマイクロコンピュータ等とされ、公
知のＬＳＩ製造技術により、単結晶シリコン基板等の一
つの半導体基板に形成される。

【００２１】図２において、破線で囲まれた領域がＬＳ
Ｉチップ２００における内部論理形成領域である。この
内部論理形成領域には、ＬＳＩ２００の機能を実現する
ための多数の内部論理回路が形成され、また、その内部
論理回路の動作のために必要となる電源が、内部用アン
プ２１２〜２２１によって生成されるようになってい
る。この内部用アンプ２１２〜２２１が上記内部用電源
回路の一例とされる。

【００２２】図１では省略されているが、ＬＳＩ２００
には、複数の外部端子が設けられ、この外部端子を介し
て、各種信号の入出力が可能とされる。そのような構成
において、上記外部端子の一つ一つに対応してバウンダ
リスキャン素子２２２〜２３５、２３６〜２４９が設け
られ、それらが直列接続されることによって、各バウン
ダリスキャン素子の保持値を順次シフト可能に形成され
たスキャン回路が形成される。バウンダリスキャン素子
２２２〜２３５によって第１スキャン回路が形成され、
バウンダリスキャン素子２３６〜２４９によって第２ス
キャン回路が形成される。この第１スキャン回路、及び
第２スキャン回路は、上記ＬＳＩ試験装置からシリアル
形式で入力されたパターンを本実施例ＬＳＩ２００の内
部論理回路へパラレルデータとして供給したり、また、
本実施例ＬＳＩ２００から得られたパラレルデータをシ
リアル形式で外部出力することにより、本実施例ＬＳＩ
２００の試験を可能とする。そして、本実施例ＬＳＩ２
００では、ＬＳＩチップ内部の内部用アンプの故障箇所
検出を可能とするため、主要なバウンダリスキャン素子
の電源を、内部用アンプからとるようにしている。

【００２３】上記内部論理形成領域の周囲は外部論理形
成領域とされ、この外部論理形成領域に基準電圧発生回
路２０１ａ〜２０１ｄ、外部用アンプ２０４〜２１１、
バウンダリスキャン素子２２２〜２３４，２３５〜２４
９が設けられている。

【００２４】上記第１スキャン回路では、データ入力端
子ＩＮ１から入力されたデータは、バウンダリスキャン
素子２２２〜２３４において、所定のクロックに同期し
て順次シフトされる。そして、バウンダリスキャン素子
２２２〜２３４の保持データは、データ出力端子ＯＵＴ
１から順次出力可能とされる。同様に、上記第２スキャ
ン回路では、データ入力端子ＩＮ２から入力されたデー
タは、バウンダリスキャン素子２３５〜２４９によって
順次シフトされる。そして、バウンダリスキャン素子２
３５〜２４９の保持データは、データ出力端子ＯＵＴ２
から順次出力可能とされる。

【００２５】ここで、バウンダリスキャン素子２２２，
２２４，２２５，２２７，２２８は、それぞれ内部用ア
ンプ２１２，２１３，２１４，２１５，２１６から供給
された電源によって動作される。バウンダリスキャン素
子２２３，２２６は、外部用アンプ２０４，２０５から
供給された電源によって動作される。バウンダリスキャ
ン素子２３２〜２３５は、外部用アンプ２０７から供給
された電源によって動作される。バウンダリスキャン素
子２３６，２３７，２３９，２４０，２４２は、それぞ
れ内部用アンプ２１７，２１８，２１９，２２０，２２
１から供給された電源によって動作される。バウンダリ
スキャン素子２３８，２４１は、それぞれ外部用アンプ
２０８，２０９から供給された電源によって動作され
る。バウンダリスキャン素子２４３〜２４５は、外部用
アンプ２１０から供給された電源によって動作される。
バウンダリスキャン素子２４６〜２４９は、外部用アン
プ２１１から供給された電源によって動作される。基準
電圧発生回路２０１ａ〜２０１ｄは、それぞれ外部から
の電源供給によって所定の基準電圧を生成する。生成さ
れた基準電圧は、それぞれ対応する外部用アンプ２０
４，２１１や、内部用アンプ２１２〜２２１に供給され
る。

【００２６】外部用アンプ２０４〜２１１や内部用アン
プ内部用アンプ２１２〜２２１では、上記基準電圧に基
づいて電源電圧が生成されるようになっている。特に制
限されないが、上記内部用アンプ２０４〜２１１内部用
アンプ２１２〜２２１には、演算増幅器によるボルテー
ジホロワが適用される。

【００２７】図示されないが、バウンダリスキャン素子
２２２〜２３５は、それぞれセット端子とリセット端子
を有する。セット端子が、論理”１”とされることによ
り、バウンダリスキャン素子の出力端子が論理”１”に
セットされる。また、リセット端子が、論理”１”とさ
れることにより、バウンダリスキャン素子の出力端子が
論理”０”にセットされる。そのようなバウンダリスキ
ャン素子のセット及びリセットは、図１に示される制御
回路２５０，２５１によって制御される。すなわち、バ
ウンダリスキャン素子２２２〜２３５についてのセット
及びリセットは、制御回路２５０によって制御され、バ
ウンダリスキャン素子２３６〜２４９についてのセット
及びリセットは、制御回路２５０によって制御される。

【００２８】本実施例では、上記のように、内部用アン
プ２１２〜２２１の出力電圧が、それぞれ個別的にバウ
ンダリスキャン素子の電源とされるため、内部用アンプ
の故障、若しくは内部用アンプからバウンダリスキャン
素子までの配線に断線等を生じている場合、対応するバ
ウンダリスキャン素子は動作されず、”０”フェイルと
されるので、この”０”フェイルしているバウンダリス
キャン素子を検出することによって、内部用アンプの故
障検出が可能とされる。例えば、内部用アンプ２１３が
故障、若しくはその出力端子からの配線において、ＦＬ
Ｔで示される箇所が断線している場合には、バウンダリ
スキャン素子２２４への電源供給が絶たれるから、この
バウンダリスキャン素子２２４が、”０”フェイルす
る。この結果、バウンダリスキャン素子２２４の前段に
位置するバウンダリスキャン素子（図１の例ではバウン
ダリスキャン素子２２２，２２３が該当する）の出力デ
ータが、バウンダリスキャン素子２２４を通過すること
ができない。このため、データ出力端子ＯＵＴ１で観測
されたスキャンアウトデータにおいて、所望の論理と異
なる論理が出現した場合に、その不所望のデータが、何
番目のバウンダリスキャン素子から得られたかを把握す
ることによって、内部用アンプ２１２〜２２１の故障箇
所検出が可能とされる。

【００２９】実際には以下のように故障箇所の検出が行
われる。

【００３０】例えば、全てのバウンダリスキャン素子を
セットすることによって、各バウンダリスキャン素子の
出力論理を”１”にセットした場合を考える。このセッ
トは、制御回路２５０，２５１によって行われ、そのセ
ット完了後にスキャン動作が開始される。この場合、デ
ータ出力端子ＯＵＴ１，ＯＵＴ２からのスキャン出力期
待値は、全て”１”である。換言すれば、データ出力端
子ＯＵＴ１，ＯＵＴ２からのスキャン出力が、全て”
１”であれば、全てのバウンダリスキャン素子２２２〜
２４９に対応する全ての外部用アンプ及び内部用アンプ
は、正常である。しかし、途中で論理反転される場合に
は、その論理反転にかかるバウンダリスキャン素子に対
応するアンプの故障が考えられる。例えば、図１におい
て、内部用アンプ２１６が故障している場合のデータ出
力端子ＯＵＴ１からのスキャンアウトデータは、図３に
示されるように、左から８個目のデータから論理が反転
される。これは、内部用アンプ２１６の故障により、バ
ウンダリスキャン素子２２８への電源供給が行われない
ために、当該バウンダリスキャン素子２２８が、”０”
フェイルしているからである。このように、”０”フェ
イルを観測することによって、内部用アンプ２１６が故
障していることを把握することができる。

【００３１】上記実施例によれば、以下の作用効果を得
ることができる。

【００３２】（１）複数の内部用電源回路の出力電圧
が、それぞれ互いに異なるバウンダリスキャン素子に対
してそれの動作用電源として供給され、且つ、上記内部
用電源回路の故障診断情報の外部出力のための初期状態
として、上記複数のバウンダリスキャン素子の出力状態
を互いに同一の論理レベルに設定した後に、シフト動作
を開始させるための制御回路２５０，２５１が設けられ
ることにより、初期状態として、上記複数のバウンダリ
スキャン素子２１２〜２３５，２３６〜２４９の出力状
態を互いに同一の論理レベルに固定して、スキャン動作
を行うことにより、内部用電源回路２１２〜２２１の故
障診断情報を得ることができ、それによって、内部用電
源回路の故障箇所検出を容易に行うことができる。

【００３３】（２）バウンダリスキャン素子２２２〜２
４９は、本来、ＬＳＩのＡＣ特性試験などを行うために
当該ＬＳＩに内蔵されているものであるが、本実施例で
は、それを内部用アンプの故障箇所検出のために積極的
に利用するようにしている。そのため、内部用アンプ２
１２〜２２１の故障箇所検出のために、わざわざスキャ
ン回路を設ける必要が無いので、チップ面積の増大を抑
えることができる。

【００３４】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３５】例えば、上記実施例では、ＬＳＩのＡＣ特
性試験などを行うために当該ＬＳＩに内蔵されているバ
ウンダリスキャン素子２２２〜２４９を利用するように
したが、それとは別に、内部用アンプ２１２〜２２１の
故障箇所検出のための専用のスキャン回路を設けるよう
にしてもよい。例えば図２に示されるように、内部用ア
ンプ２１２〜２１６に対応するように、フリップフロッ
プ（ＦＦ）３２２〜３２６を設け、各フリップフロップ
の動作用電源として、対応する内部用アンプ２１２〜２
１６で生成された電圧を印加するようにする。また、制
御回路２１８から各フリップフロップ３２２〜３２６の
セット端子、及びリセット端子に、それぞれセット信号
φＳ、リセット信号φＲが供給されるようになってい
る。制御回路２１８の制御によってフリップフロップ３
２２〜３２６をセットし、その後にフリップフロップ３
２２〜３２６にクロックを入力して保持データを順次シ
フトさせる。データ出力端子ＯＵＴからの出力データが
期待値（オール”１”）と一致すれば、内部用アンプ２
１２〜２１６は正常であるが、もし、一部でも期待値と
異なれば、それに対応する内部用アンプの不良が考えら
れる。

【００３６】このようにバウンダリスキャン素子２２２
〜２４９とは別に、内部用アンプ２１２〜２２１の故障
箇所検出のための専用のスキャン回路を設けるようにし
ても、データ出力端子ＯＵＴからのスキャンアウトデー
タに基づいて内部用アンプの故障箇所検出を容易に行う
ことができる。

【００３７】また、内部用アンプの故障の場合、バウン
ダリスキャン素子や、フリップフロップにおいて、”
０”フェイルになる場合と、”１”フェイルになる場合
とが考えられる。このため、内蔵用アンプの故障箇所検
出においては、バウンダリスキャン素子やフリップフロ
ップの初期状態として、セット状態（例えば論理”１”
固定）とした場合の観測に加えて、リセット状態（例え
ば論理”０”固定）とした場合の観測をも行うようにす
るとよい。

【００３８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるマイク
ロコンピュータＬＳＩにおける内部用アンプの故障位置
検出について説明したが、本発明はそれに限定されるも
のではなく、半導体メモリなど、各種ＬＳＩに適用する
ことができる。

【００３９】本発明は、少なくとも内部論理回路の動作
用電圧を生成するための内部用電源回路を含むことを条
件に適用することができる。

【００４０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４１】すなわち、内部用電源回路に対応してキャ
ン用素子を設け、このスキャン用素子の保持値を順次シ
フトすることによって、上記複数の内部用電源回路の故
障診断情報の外部出力が可能とされることにより、内部
用電源回路が故障している場合、その内部用電源回路に
対応するスキャン回路への電源供給が絶たれるため、出
力論理状態が、”１”又は”０”に固定される。その場
合、複数のスキャン回路の保持値が順次シフトされて観
測される故障診断情報においては、上記故障に係るスキ
ャン回路に対応するデータが期待値と異なるので、内部
用電源回路の故障箇所検出を容易に行うことができる。

【００４２】また、複数の内部用電源回路の出力電圧
が、それぞれ互いに異なるバウンダリスキャン素子に対
してそれの動作用電源として供給され、且つ、上記内部
用電源回路の故障診断情報の外部出力のための初期状態
として、上記複数のバウンダリスキャン素子の出力状態
を互いに同一の論理レベルに設定した後に、シフト動作
を開始させるための制御回路が設けられ、初期状態とし
て、上記複数のバウンダリスキャン素子出力状態を互い
に同一の論理レベルに固定して、スキャン動作を行うこ
とにより、内部用電源回路の故障診断情報を得ることが
でき、それによって、内部用電源回路の故障箇所検出を
容易に行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるＬＳＩの主要部構成例
ブロック図である。

【図２】本発明の他の実施例であるＬＳＩの主要部構成
ブロック図である。

【図３】図１に示されるＬＳＩの試験についての作用説
明図である。

【図４】上記ＬＳＩの試験装置の構成例ブロック図であ
る。

【符号の説明】

２００ＬＳＩ２０１ａ〜２０１ｄ基準電圧発生回路２２２〜２４９バウンダリスキャン素子２１２〜２２２内部用アンプ２０４〜２１１外部用アンプ２５０，２５１制御回路４００制御部４０３タイミングコントローラ４１１入出力回路４１２記憶装置４１５フォーマットコントローラ４１６ピンエレクトロニクス４１７被測定ＬＳＩ４１８メモリ４１９電源部４２０パターン比較回路

Claims

【特許請求の範囲】

【請求項１】基準電圧を生成するための基準電圧発生
回路と、この基準電圧発生回路によって生成された基準
電圧に基づいて、内部論理回路の動作用電圧を生成する
ための複数の内部用電源回路とを含む半導体集積回路で
あって、上記複数の内部用電源回路に対応して設けら
れ、且つ、対応する内部用電源回路からの電源供給によ
って動作可能な複数のスキャン素子を含んで成り、この
複数のスキャン素子の保持値を順次シフトすることによ
って、上記複数の内部用電源回路の故障診断情報の外部
出力を可能にするスキャン回路を備えたことを特徴とす
る半導体集積回路。
【請求項２】基準電圧を生成するための基準電圧発生
回路と、この基準電圧発生回路によって生成された基準
電圧に基づいて、内部論理回路の動作用電圧を生成する
ための複数の内部用電源回路とを含む半導体集積回路で
あって、上記複数の内部用電源回路に対応して設けら
れ、且つ、対応する内部用電源回路からの電源供給によ
って動作可能な複数のスキャン素子を含んで成り、この
複数のスキャン素子の保持値を順次シフトすることによ
って、上記複数の内部用電源回路の故障診断情報の外部
出力を可能にするスキャン回路と、上記故障診断情報の
外部出力のための初期状態として、上記複数のスキャン
素子の出力状態を互いに同一の論理レベルに設定するた
めの制御回路とを含むことを特徴とする半導体集積回
路。
【請求項３】基準電圧を生成するための基準電圧発生
回路と、この基準電圧発生回路によって生成された基準
電圧に基づいて、内部論理回路の動作用電圧を生成する
ための複数の内部用電源回路と、各種信号の入力又は出
力のための複数の外部端子と、この外部端子に対応して
設けられた複数のバウンダリスキャン素子を有し、各バ
ウンダリスキャン素子の保持値を順次シフト可能に形成
されたスキャン回路とを含む半導体集積回路であって、
上記複数の内部用電源回路の出力電圧が、それぞれ互い
に異なるバウンダリスキャン素子に対してそれの動作用
電源として供給され、且つ、上記内部用電源回路の故障
診断情報の外部出力のための初期状態として、上記複数
のバウンダリスキャン素子の出力状態を互いに同一の論
理レベルに設定した後に、シフト動作を開始させるため
の制御回路が設けられて成ることを特徴とする半導体集
積回路。