JP2006201005A - 半導体装置とそのテスト装置及びテスト方法。 - Google Patents
半導体装置とそのテスト装置及びテスト方法。 Download PDFInfo
- Publication number
- JP2006201005A JP2006201005A JP2005012270A JP2005012270A JP2006201005A JP 2006201005 A JP2006201005 A JP 2006201005A JP 2005012270 A JP2005012270 A JP 2005012270A JP 2005012270 A JP2005012270 A JP 2005012270A JP 2006201005 A JP2006201005 A JP 2006201005A
- Authority
- JP
- Japan
- Prior art keywords
- test
- input
- signal
- terminal
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
マイコン等の入出力端子を多数有する半導体装置の出荷検査を行う際には、多くの時間と高価な設備が必要であった。
【解決手段】
本発明の半導体装置は、半導体装置の入出力端子に接続されるバッファ回路と、前記バッファ回路の入出力状態を切り替えるバッファモード切り替え信号を出力するテスト制御回路と、前記テスト制御回路に接続されるテスト端子とを備え、テストモード時に、前記テスト端子に入力されるテスト信号に基づいて隣接端子間ショート検出テストを行うためのショート検出信号を生成し、前記ショート検出信号を前記バッファ回路に送信する前記テスト制御回路とを有している。これにより、半導体装置は内部にテスト用の内部ROM及びその命令コードを必要としない。つまり、半導体装置の設計の簡素化とテスト時間の短縮及び簡素化が可能である。
【選択図】図1
Description
102 テスト装置
103 テスト冶具
111 バッファモード切り替え信号用配線
112 ショート検出信号A用配線
113 ショート検出信号B用配線
114 内部モード切り替え信号用配線
131〜136 テスターピン
141〜145 バッファ回路
151 テスト制御回路
201 入力バッファ
202 出力バッファ
203 セレクタ
301 ショート検出信号生成回路
302 内部モード切り替え回路
303 バッファモード切り替え回路
311 テスト制御回路の入力バッファ
312 インバータ
313 ANDゲート
314、315 Dフリップフロップ
601 テスト冶具
611〜613 リレースイッチ
631 リレースイッチ制御信号用配線
811、812、813 半導体装置への内蔵スイッチ
BN、BN+1、・・・ バッファ回路
QN、QN+1、・・・ スイッチトランジスタ
PN、PN+1、・・・ 半導体装置の端子
T1、T2、T3、・・・ テスターピン
Claims (10)
- 半導体装置の入出力端子に接続されるバッファ回路と、
前記バッファ回路の入出力状態を切り替えるバッファモード切り替え信号を出力するテスト制御回路と、
前記テスト制御回路に接続されるテスト端子とを備え、
テストモード時に、前記テスト端子に入力されるテスト信号に基づいて隣接端子間ショート検出テストを行うためのショート検出信号を生成し、前記ショート検出信号を前記バッファ回路に送信する前記テスト制御回路とを有する半導体装置。 - 前記テスト制御回路は、前記テストモード時に前記バッファモード切り替え信号と前記ショート検出信号とを出力すると共に半導体装置の内部回路の動作を停止させる内部モード切り替え信号を生成することを特徴とする請求項1記載の半導体装置。
- 前記バッファ回路はテストモード時に出力モードとされ、前記ショート検出信号を出力することを特徴とする請求項1及び2に記載の半導体装置。
- 前記ショート検出信号生成回路は前記テスト信号から第1のショート検出信号と第2のショート検出信号とを生成し、前記第2のショート検出信号は前記第1のショート検出信号を反転した信号であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 隣接する端子間のショート検出テストを行う際に、テストを行う端子に接続される前記バッファ回路は前記第1のショート検出信号または前記第2のショート検出信号を出力する状態とされることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記半導体装置は複数の端子に対応する複数のバッファ回路を有しており、前記バッファ回路の所定のバッファ回路には前記第1のショート検出信号が与えられ、前記所定のバッファ回路と隣接する他のバッファ回路には前記第2のショート検出信号が与えられることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記半導体装置はマイコンであることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- バッファモード切り替え信号に基づいて少なくとも第1の入出力バッファおよび該第1の入出力バッファに隣接する第2の入出力バッファを出力バッファモードに設定し、
当該半導体装置のテスト端子から入力されるテスト信号に基づいて第1のショート検出信号と第2のショート検出信号とを生成し、
前記第1の入出力バッファに前記第1のショート検出信号を入力し、
前記第2の入出力バッファに前記第2のショート検出信号を入力し、
前記第1の入出力バッファに対応する第1の入出力端子あるいは前記第2の入出力バッファに対応する第2の入出力端子のレベルに基づいて隣接端子間のショート検出を行う半導体装置のテスト方法。 - 前記第1の入出力バッファおよび第2の入出力バッファは、前記テスト信号に基づいて出力モードとされることを特徴とする請求項9記載の半導体装置のテスト方法。
- 前記第2のショート検出信号は、前記第1のショート検出信号を反転させた信号であることを特徴とする請求項8記載の半導体装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012270A JP4690731B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置とそのテスト装置及びテスト方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012270A JP4690731B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置とそのテスト装置及びテスト方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006201005A true JP2006201005A (ja) | 2006-08-03 |
JP4690731B2 JP4690731B2 (ja) | 2011-06-01 |
Family
ID=36959141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005012270A Expired - Fee Related JP4690731B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置とそのテスト装置及びテスト方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4690731B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8310881B2 (en) | 2009-04-02 | 2012-11-13 | Samsung Electronics Co., Ltd. | Semiconductor device testing memory cells and test method |
CN113985321A (zh) * | 2021-12-27 | 2022-01-28 | 成都万创科技股份有限公司 | 一种带智能自学习能力的线缆连通性能测试装置和方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5956172A (ja) * | 1982-09-24 | 1984-03-31 | Toshiba Corp | ボンデイングシヨ−ト検出装置 |
JPH02105074A (ja) * | 1988-10-14 | 1990-04-17 | Nec Corp | 半導体集積回路 |
JPH07159483A (ja) * | 1993-12-09 | 1995-06-23 | Toshiba Corp | 集積回路装置およびそのテスト方法 |
JPH08136616A (ja) * | 1994-11-07 | 1996-05-31 | Fuji Xerox Co Ltd | 混成集積回路 |
-
2005
- 2005-01-20 JP JP2005012270A patent/JP4690731B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5956172A (ja) * | 1982-09-24 | 1984-03-31 | Toshiba Corp | ボンデイングシヨ−ト検出装置 |
JPH02105074A (ja) * | 1988-10-14 | 1990-04-17 | Nec Corp | 半導体集積回路 |
JPH07159483A (ja) * | 1993-12-09 | 1995-06-23 | Toshiba Corp | 集積回路装置およびそのテスト方法 |
JPH08136616A (ja) * | 1994-11-07 | 1996-05-31 | Fuji Xerox Co Ltd | 混成集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8310881B2 (en) | 2009-04-02 | 2012-11-13 | Samsung Electronics Co., Ltd. | Semiconductor device testing memory cells and test method |
CN113985321A (zh) * | 2021-12-27 | 2022-01-28 | 成都万创科技股份有限公司 | 一种带智能自学习能力的线缆连通性能测试装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4690731B2 (ja) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9417283B2 (en) | Semiconductor test system and method | |
KR20140000855A (ko) | 테스트 인터페이스 보드 및 테스트 시스템 | |
KR100556639B1 (ko) | 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법 | |
US6275428B1 (en) | Memory-embedded semiconductor integrated circuit device and method for testing same | |
JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
US20070241767A1 (en) | Semiconductor device and method for testing semiconductor device | |
JP4618598B2 (ja) | 半導体装置 | |
JP2010165755A (ja) | 半導体装置 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JP2009053130A (ja) | 半導体装置 | |
JP2001296334A (ja) | 集積回路および故障検出方法 | |
JP2012007910A (ja) | 半導体集積回路装置 | |
JP2008090989A (ja) | 半導体記憶装置 | |
JP2009038106A (ja) | 半導体ウェハおよびそのテスト方法 | |
JP3240744B2 (ja) | 出力パッド回路及びテスト回路 | |
US20070271057A1 (en) | Inspection method of semiconductor integrated circuit and semiconductor | |
US20070170927A1 (en) | Semiconductor testing system and testing method | |
JP2008309741A (ja) | 半導体デバイスの評価方法および半導体デバイス | |
JP2011232036A (ja) | 半導体装置 | |
JP2004012399A (ja) | スキャン機能付きフリップフロップ回路、スキャンテスト回路および半導体集積回路 | |
JP2010140531A (ja) | 多i/oの半導体メモリの試験方法 | |
JP2008256588A (ja) | 半導体集積回路 | |
JP2001221834A (ja) | 半導体集積回路 | |
JPH08136622A (ja) | 半導体集積回路 | |
JP2006023225A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |