JP4618598B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4618598B2 JP4618598B2 JP2005161119A JP2005161119A JP4618598B2 JP 4618598 B2 JP4618598 B2 JP 4618598B2 JP 2005161119 A JP2005161119 A JP 2005161119A JP 2005161119 A JP2005161119 A JP 2005161119A JP 4618598 B2 JP4618598 B2 JP 4618598B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- internal
- wiring
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
104,106,108 Pチャネル型トランジスタ
105,107,109 Nチャネル型トランジスタ
110,112,114 トライステート型インバータ
111,113,115 入力レシーバ回路
121,122,123 レベル設定回路
124,125,126 レベル検出回路
201−1,201−2、202−1,202−2、203−1,203−2 ボンディングパッド
204,205,206 トライステート型インバータ
207,209、211 トライステート型インバータ
208,210,212 入力レシーバ回路
213 判定回路
214 AND回路
215 NOR回路
216 OR回路
221,222,223 レベル設定回路
224,225,226 レベル検出回路
Claims (5)
- ボンディングオプションとして複数のボンディングパッドを有する半導体装置において、特定のボンディングパッドを使用して動作試験を行ない、前記動作試験に使用されていないボンディングパッドと、内部回路を接続する内部配線をテストするテスト回路を備え、
前記テスト回路は、前記動作試験に使用されていないボンディングパッドに接続されたレベル設定回路と、前記内部回路の近傍の内部配線にそれぞれ接続された複数のレベル検出回路を有し、且つ、
前記各レベル設定回路は、前記動作試験に使用されていないボンディングパッドをハイレベル及びローレベルに駆動する駆動手段と、入力信号と、高位側電源イネーブル信号及び低位側電源イネーブル信号を入力とするトライステート型インバータを含むと共に、前記駆動手段は、チャネル幅(W)より大きく設定されたチャネル長(L)を有するトランジスタを含み、
更に、前記内部配線に設けられた前記レベル検出回路の出力と、他の内部配線に設けられた前記レベル検出回路の出力を比較し、前記出力が同一レベルかどうかを判定する判定回路が設けられていることを特徴とする半導体装置。 - 前記レベル設定回路のトランジスタは、高位側電源イネーブル信号により活性化され前記内部配線をハイレベルに駆動する第1のトランジスタと、低位側電源イネーブル信号により活性化され前記内部配線をローレベルに駆動する第2のトランジスタから成ることを特徴とする請求項1に記載の半導体装置。
- 前記レベル検出回路は、前記内部配線の信号レベルを反転して出力するトライステート型インバータにより構成され、前記トライステート型インバータの出力は、他の内部配線に対し同様に構成されたトライステート型インバータの出力と共通接続されたことを特徴とする請求項1に記載の半導体装置。
- 前記判定回路は、前記レベル検出回路の出力を入力とすることを特徴とする請求項1に記載の半導体装置。
- ボンディングパッドに接続されたレベル設定回路と、前記ボンディングパッドと内部回路とを接続する内部配線に接続されたレベル検出回路とを備え、前記レベル設定回路に接続されたボンディングパッドと前記内部回路との接続状態をテストすることを特徴とするテスト回路であって、
前記テスト回路は、動作試験に使用されていないボンディングパッドに接続されたレベル設定回路と、前記内部回路の近傍の内部配線にそれぞれ接続された複数のレベル検出回路を有し、且つ、
前記各レベル設定回路は、前記動作試験に使用されていないボンディングパッドをハイレベル及びローレベルに駆動する駆動手段と、入力信号と、高位側電源イネーブル信号及び低位側電源イネーブル信号を入力とするトライステート型インバータを含むと共に、前記駆動手段は、チャネル幅(W)より大きく設定されたチャネル長(L)を有するトランジスタを含み、
更に、前記内部配線に設けられた前記レベル検出回路の出力と、他の内部配線に設けられた前記レベル検出回路の出力を比較し、前記出力が同一レベルかどうかを判定する判定回路が設けられていることを特徴とするテスト回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161119A JP4618598B2 (ja) | 2005-06-01 | 2005-06-01 | 半導体装置 |
US11/554,259 US7701789B2 (en) | 2005-06-01 | 2006-10-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161119A JP4618598B2 (ja) | 2005-06-01 | 2005-06-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339338A JP2006339338A (ja) | 2006-12-14 |
JP4618598B2 true JP4618598B2 (ja) | 2011-01-26 |
Family
ID=37559642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005161119A Expired - Fee Related JP4618598B2 (ja) | 2005-06-01 | 2005-06-01 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7701789B2 (ja) |
JP (1) | JP4618598B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5635924B2 (ja) * | 2011-02-22 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその試験方法 |
EP2898333B1 (en) * | 2012-09-24 | 2023-04-05 | ABB Schweiz AG | Voltage sensor device |
KR102183424B1 (ko) * | 2015-07-06 | 2020-11-26 | 삼성전기주식회사 | 적층 전자부품 및 적층 전자부품의 실장 기판 |
KR102298923B1 (ko) | 2017-05-24 | 2021-09-08 | 에스케이하이닉스 주식회사 | 반도체 장치, 테스트 방법 및 이를 포함하는 시스템 |
KR102660897B1 (ko) * | 2019-01-11 | 2024-04-24 | 삼성전자주식회사 | 멀티 칩 패키지 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609134A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
JPH063400A (ja) * | 1992-06-19 | 1994-01-11 | Fujitsu Ltd | テスト回路 |
JPH0758145A (ja) * | 1993-08-16 | 1995-03-03 | Hitachi Ltd | 半導体チップ |
JPH11274222A (ja) * | 1998-03-26 | 1999-10-08 | Nec Corp | 半導体装置及びシングルチップマイクロコンピュータ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812726B1 (en) * | 2002-11-27 | 2004-11-02 | Inapac Technology, Inc. | Entering test mode and accessing of a packaged semiconductor device |
US6522160B1 (en) * | 2001-06-13 | 2003-02-18 | Micron Technology, Inc. | Input buffer with automatic switching point adjustment circuitry, and synchronous DRAM device including same |
JP2003132698A (ja) | 2001-10-22 | 2003-05-09 | Matsushita Electric Ind Co Ltd | メモリテスト回路 |
KR100476900B1 (ko) * | 2002-05-22 | 2005-03-18 | 삼성전자주식회사 | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 |
-
2005
- 2005-06-01 JP JP2005161119A patent/JP4618598B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-30 US US11/554,259 patent/US7701789B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609134A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
JPH063400A (ja) * | 1992-06-19 | 1994-01-11 | Fujitsu Ltd | テスト回路 |
JPH0758145A (ja) * | 1993-08-16 | 1995-03-03 | Hitachi Ltd | 半導体チップ |
JPH11274222A (ja) * | 1998-03-26 | 1999-10-08 | Nec Corp | 半導体装置及びシングルチップマイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
US7701789B2 (en) | 2010-04-20 |
US20090008640A1 (en) | 2009-01-08 |
JP2006339338A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8020057B2 (en) | Comparator circuitry connected to input and output of tristate buffer | |
JP3502033B2 (ja) | テスト回路 | |
US7960983B2 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
KR20070109434A (ko) | 반도체 칩의 오픈 테스트(open test) 및 쇼트테스트(short test) 방법 및 반도체 테스트시스템 | |
JPWO2007097053A1 (ja) | 半導体集積回路とその検査方法 | |
JP4618598B2 (ja) | 半導体装置 | |
US7622940B2 (en) | Semiconductor device having contact failure detector | |
JP2006222200A (ja) | 半導体チップ | |
JP2009264948A (ja) | 半導体装置 | |
JP3624717B2 (ja) | マルチチップモジュール及びその試験方法 | |
JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
US6546510B1 (en) | Burn-in mode detect circuit for semiconductor device | |
US5642364A (en) | Contactless testing of inputs and outputs of integrated circuits | |
KR101917718B1 (ko) | 반도체 집적회로 | |
JP2006269901A (ja) | 半導体集積回路、およびボンディングオプションパッドの検査方法 | |
JP4365433B2 (ja) | 半導体集積回路 | |
JP3963259B2 (ja) | 半導体装置 | |
JP2012063198A (ja) | 半導体装置、半導体テスタおよび半導体テストシステム | |
JP2011158347A (ja) | 半導体装置および検査システム | |
JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
JP2008122338A (ja) | 電子回路の配線故障検査法とその検査容易化回路 | |
JP4116693B2 (ja) | リーク電流対応型低電力半導体集積回路及びリーク検査方法 | |
JP2010249689A (ja) | 配線故障検査装置及び方法 | |
JP2010217991A (ja) | 半導体装置およびその試験方法 | |
JPH0517667Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |