JPH08136616A

JPH08136616A - 混成集積回路

Info

Publication number: JPH08136616A
Application number: JP6272372A
Authority: JP
Inventors: Masaru Ando; 勝安藤
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1994-11-07
Filing date: 1994-11-07
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】混成集積回路の外部接続端子と配線パターン
の接続を簡単な回路によって容易に確認することのでき
る混成集積回路を提供する。【構成】テスト切換用端子５にテストモードへ切り換
える信号を与える。これにより、論理回路２の出力が固
定されるとともに、スリーステートバッファ４はテスト
入力用端子６に入力されたテスト信号が入力用外部端子
に出力するように切り換わる。テスト入力用端子６にテ
スト信号を与え、入力用外部端子８からの出力信号を調
べることによって、入力用外部端子８の接続状態をテス
トする。一方、論理回路２によって内部回路１への入力
が固定されているので、内部回路１からの出力も固定さ
れる。そのため、テスト入力用端子７に与えるテスト信
号に従って、論理回路３からの信号が変化する。これを
検出し、出力用外部端子９の接続状態のテストを行な
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、混成集積回路に関する
ものであり、特に、外部端子の接続状態のテスト回路を
有する混成集積回路に関するものである。

【０００２】

【従来の技術】プリント基板に実装された半導体集積回
路の外部接続端子を配線パターンがはんだにより電気的
に接続されていることを確認する方法として、従来よ
り、目視による目視チェック方法、入力ピンから出力ピ
ンへのスルーパスを設け、入力ピンに与えた信号がその
まま出力ピンに出力されることを検証するスルーパス方
法、入力ピンからテストパターンを印加し、出力ピンか
ら期待するパターンが出力されることを検証するインサ
ーキットテスト方法などが用いられている。

【０００３】このような従来の確認方法において、目視
チェック方法では、見落としや、見誤りが多く、多ピン
になれば多大の工数を必要とする。スルーパス方法とし
ては、例えば、特公昭６４−５４６１号公報に示されて
いるテスト回路がある。この回路では、出力部に内部信
号とテスト信号を切換えるための出力信号切換回路を有
している。このような出力信号切換回路は、内部の演算
処理回路の出力が不定であるために必要となる回路であ
り、このような回路の付加によってハード量が増加する
という問題がある。また、例えば、特開平３−２１１４
８１号公報に示されているテスト回路では、エクスクル
ーシブオア回路により入力ピンのテストを行なってい
る。この回路においても、内部の回路の影響を防ぐには
切換回路が必要である。また、入力ピンのテストは行な
えても、出力ピンのテストは行なえない。インサーキッ
ト方法では、最近のＬＳＩのように高集積化されてくる
と、膨大なテストパターン数が必要となって、解析が困
難になるという問題点がある。

【０００４】上述のテスト方法は、半導体集積回路につ
いてのテスト方法である。特に、スルーパス方法、イン
サーキットテスト方法については、半導体集積回路にテ
スト回路を内蔵させたものである。上述の２件の文献に
記載されているテスト回路についても同様である。その
ため、個々の半導体集積回路については上述のテスト回
路においてテスト可能な場合もある。しかし、半導体集
積回路を複数個搭載した混成集積回路では、それぞれの
半導体集積回路の動作を考慮しなければならず、有効に
機能しない。また、混成集積回路においても半導体集積
回路で用いたテスト方法と同様な方法を用いることは不
可能ではない。しかし、各方法における上述のような問
題はそのまま残されることになる。

【０００５】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、混成集積回路の実装におけ
る外部端子の接続状態のテスト回路に関して、入出力ピ
ンに簡単な回路を付加するだけで、外部接続端子と配線
パターンの接続を容易に確認することのできる混成集積
回路を提供することを目的とするものである。

【０００６】

【課題を解決するための手段】本発明は、請求項１に記
載の発明においては、内部回路が搭載された混成集積回
路において、入力端子と、出力端子と、テストモードへ
の切り換えを行なうための切換信号が入力されるテスト
切換端子と、テストのためのテスト信号が入力されるテ
スト入力端子と、テストモードに切り換える信号が前記
テスト切換端子に入力されたとき前記テスト入力端子に
入力された前記テスト信号を前記入力端子へ出力する第
１の論理回路と、テストモードに切り換える信号が前記
テスト切換端子に入力されたとき前記内部回路の入力を
固定する第２の論理回路を有し、前記入力端子の接続状
態をテスト可能に構成されていることを特徴とするもの
である。このとき、請求項２に記載の発明のように、テ
ストモードに切り換える信号が前記テスト切換端子に入
力されたとき隣接する前記入力端子に異なる信号が出力
されるように前記テスト信号を変更する変更回路を有す
る構成とすることができる。

【０００７】また、請求項３に記載の発明においては、
内部回路が搭載された混成集積回路において、入力端子
と、出力端子と、テストモードへの切り換えを行なうた
めの切換信号が入力されるテスト切換端子と、テストの
ためのテスト信号が入力されるテスト入力端子と、テス
トモードに切り換える信号が前記テスト切換端子に入力
されたとき前記内部回路の入力を固定する第２の論理回
路と、前記内部回路の出力と前記テスト入力用端子から
の信号を入力とする第３の論理回路を有し、前記出力端
子の接続状態をテスト可能に構成されていることを特徴
とするものである。このとき、請求項４に記載の発明の
ように、隣接する前記出力端子に異なる信号が出力され
るように前記テスト信号を変更する変更回路を有する構
成とすることができる。

【０００８】

【作用】請求項１に記載の発明によれば、テストモード
を切り換える信号がテスト切換端子に入力されると、第
２の論理回路は内部回路の入力を固定する。そして、第
１の論理回路は、テストモードに切り換える信号が前記
テスト切換端子に入力されたことによって、テスト入力
端子に入力された前記テスト信号を入力端子へ出力する
ように論理を変化させる。これにより、入力端子には、
テスト入力端子に入力されたテスト信号が出力されるの
で、入力端子から出力される信号を検出することによっ
て、入力端子のテストを行なうことができる。このと
き、第２の論理回路によって内部回路の入力が固定され
ているので、内部回路に影響されず、入力端子の接続状
態のテストを行なうことが可能となる。

【０００９】また、請求項２に記載の発明のように、テ
ストモードに切り換える信号がテスト切換端子に入力さ
れたとき、隣接する入力端子に異なる信号が出力される
ようにテスト信号を変更する変更回路を設けることによ
って、隣接する入力端子間の短絡などをチェックするこ
とが可能となる。

【００１０】請求項３に記載の発明によれば、請求項１
に記載の発明と同様に、テストモードを切り換える信号
がテスト切換端子に入力されると、第２の論理回路は内
部回路の入力を固定する。一方、第３の論理回路には、
内部回路の出力とテスト入力用端子からの信号が入力さ
れている。第２の論理回路が固定された状態では、第３
の論理回路から出力される信号は、テスト入力用端子か
らの信号に依存することになる。そのため、テスト入力
用端子からの信号による出力端子からの信号の変化を調
べることによって、出力端子の接続状態のテストを行な
うことができる。

【００１１】また、請求項４に記載の発明のように、隣
接する前記出力端子に異なる信号が出力されるように前
記テスト信号を変更する変更回路を設けることによっ
て、隣接する出力端子間の短絡などをチェックすること
が可能となる。

【００１２】

【実施例】図１は、本発明の混成集積回路の一実施例を
示す回路ブロック図である。図中、１は内部回路、２，
３は論理回路、４はスリーステートバッファ、５はテス
ト切換用端子、６，７はテスト入力用端子、８は入力用
外部端子、９は出力用外部端子である。内部回路１は、
半導体集積回路や論理素子など、各種の電子部品等で構
成される回路である。論理回路２は、入力用外部端子８
およびテスト切換用端子５の信号が入力される論理積回
路であり、出力が内部回路１の入力となる。論理回路３
は、内部回路１の出力とテスト入力用端子７の信号が入
力される排他論理和回路であり、出力が出力用外部端子
９から出力される。スリーステートバッファ４は、テス
ト切換用端子５から入力されるテスト切換用信号によっ
て、テスト入力用端子６に入力されるテスト信号を入力
用外部端子８へ出力させるか否かを切り換える。テスト
入力用端子６には、入力用外部端子８をテストするため
のテスト信号が入力される。テスト入力用端子７には、
出力用外部端子９をテストするためのテスト信号が入力
される。入力用外部端子８には、通常は内部回路１に与
える入力信号が入力される。テスト時には、テスト入力
用端子６に入力されたテスト信号が出力される。出力用
外部端子９には、論理回路３の出力が出力される。通常
は、内部回路１からの出力信号が出力される。テスト時
には、テスト入力用端子７に与えられる信号に従った信
号が出力される。

【００１３】通常の内部回路１の動作時には、テスト切
換用端子５には“Ｈ”レベルが与えられ、論理回路２の
出力として入力用外部端子８の信号がそのまま出力され
る。これにより、内部回路１は、入力用外部端子８に入
力される信号に従って動作する。また、テスト入力端子
７を“Ｌ”レベルとしておくことによって、論理回路３
は、内部回路１からの出力信号をそのまま出力用外部端
子９に出力する。これにより、テスト用の回路に関係な
く、内部回路１は通常の動作を行なうことができる。

【００１４】テスト時には、テスト切換用端子５に
“Ｌ”レベルを与える。これにより、論理回路２は、常
に“Ｌ”レベルの信号を出力し、内部回路１の入力は
“Ｌ”レベルで固定される。また、スリーステートバッ
ファ４は、テスト入力用端子６に入力されたテスト信号
を入力用外部端子に出力するように切り替わる。入力用
外部端子８からの出力信号を調べることによって、入力
用外部端子８の接続状態をテストすることができる。こ
のとき、論理回路２によって内部回路１への入力は固定
されているので、テスト入力用端子６に入力されるテス
ト信号の影響は内部回路１におよばない。

【００１５】一方、論理回路２によって内部回路１への
入力が固定されているので、内部回路１からの出力も固
定される。すなわち、論理回路３の一方の入力は固定さ
れていることになる。そのため、テスト入力用端子７に
与えるテスト信号に従って、論理回路３からの信号が変
化することになる。例えば、内部回路１からの出力が
“Ｌ”レベルであるとき、テスト入力用端子７から入力
されるテスト信号がそのまま論理回路３から出力され
る。また、内部回路１からの出力が“Ｈ”レベルである
ときには、テスト入力用端子７から入力されるテスト信
号の反転信号が論理回路３から出力される。このとき、
内部回路１への入力は固定されているので、テストのた
びに内部回路１からの出力が違うというようなことはな
い。このように、出力用外部端子９には、内部回路１に
影響されず、テスト入力用端子７に与えるテスト信号に
対応した信号が出力されるので、これを検出することに
よって出力用外部端子９の接続状態のテストを行なうこ
とができる。あるいは、テスト入力用端子７にテスト信
号を与える前後での出力信号の変化を検出してもよい。

【００１６】図２は、本発明の混成集積回路の別の実施
例を示す回路ブロック図を示す。図中、１１〜１ｎは入
力用外部端子、２１〜２ｎは入力コントロールゲート、
３１〜３ｍはエクスクルーシブＯＲゲート、４１〜４ｍ
は出力用外部端子、５１は内部回路、６１〜６ｎはスリ
ーステートバッファ、７１はテスト切換用端子、７２〜
７４はテスト入力用端子である。ここで、入力用外部端
子１１〜１ｎは図１における入力用外部端子８に対応
し、以下同様に、入力コントロールゲート２１〜２ｎは
論理回路２に、エクスクルーシブＯＲゲート３１〜３ｍ
は論理回路３に、出力用外部端子４１〜４ｍは出力用外
部端子９に、内部回路５１は内部回路１に、スリーステ
ートバッファ６１〜６ｎはスリーステートバッファ４
に、テスト切換用端子７１はテスト切換用端子５に、テ
スト入力用端子７２はテスト切換用端子６に、テスト切
換用端子７３，７４はテスト切換用端子７にそれぞれ対
応する。

【００１７】この実施例では、テスト時に隣接する入力
用外部端子に論理の違う信号が与えられるように構成し
ている。すなわち、図２では奇数番目のスリーステート
バッファ６１，６３，・・・に入力されるテスト入力用
端子７２からの信号を反転している。そのため、隣接す
る入力用外部端子には、テスト時に違う論理の信号が出
力されることになる。

【００１８】また、隣接する出力用外部端子には、違う
テスト入力用端子から入力されるテスト信号に基づく信
号が出力されるように構成している。すなわち、図２に
示した回路では、出力用外部端子４１〜４ｍのテストの
ためのテスト信号を入力するテスト入力用端子を２つ設
け、テスト入力用端子７３に入力されるテスト信号をエ
クスクルーシブＯＲゲート３１，３３，・・・に与え、
テスト入力用端子７４に入力されるテスト信号をエクス
クルーシブＯＲゲート３２，３４，・・・に与えてい
る。そのため、隣接する出力用外部端子には、テスト時
に違うテスト信号に基づく出力が得られることになる。

【００１９】通常動作時には、テスト切換用端子７１を
“Ｈ”レベルとする。これにより、入力コントロールゲ
ート２１〜２ｎは、入力用外部端子１１〜１ｎから入力
される信号をそのまま内部回路５１に対して出力する。
また、テスト入力用端子７３，７４を“Ｌ”レベルとす
る。これにより、エクスクルーシブＯＲゲート３１〜３
ｍは、内部回路５１からの出力をそのまま出力用外部端
子４１〜４ｍへ出力する。

【００２０】テスト時には、テスト切換用端子７１を
“Ｌ”レベルとする。これにより、入力コントロールゲ
ート２１〜２ｎは“Ｌ”レベルに固定され、内部回路５
１の入力が固定される。また、テスト切換用端子７１を
“Ｌ”レベルとしたことでスリーステートバッファ６１
〜６ｎが切り替わり、入力用外部端子１１〜１ｎがテス
ト信号の出力端子となる。ここで、テスト入力用端子７
２から“Ｌ”レベルあるいは“Ｈ”レベルのテスト信号
を入力すると、スリーステートバッファ６１，６３，・
・・ではテスト信号が反転されて入力用外部端子１１，
１３，・・・に出力される。これにより、入力用外部端
子１１〜１ｎの隣接した端子には、互いに論理の異なる
テスト信号が出力される。これを検出することにより、
各々の入力用外部端子の接続状態とともに、隣接する入
力用外部端子間の短絡状態を検出することができる。

【００２１】また、内部回路５１の出力が確定している
ときに内部回路５１の出力を確認しておく。そして、テ
スト入力用端子７４を“Ｈ”レベルもしくは“Ｌ”レベ
ルに固定したままで、テスト入力用端子７３から“Ｌ”
レベルまたは“Ｈ”レベルの信号を入力すると、出力用
外部端子４１，４３，・・・の出力が変化する。この変
化を検出することによって、１ピンおきに出力用外部端
子の接続状態を検出できる。それとともに、隣接する出
力用外部端子４２，４４，・・・の出力の変化の有無に
よって、隣接した出力用外部端子間の短絡状態が検出で
きる。

【００２２】次に、テスト入力用端子７３を“Ｈ”レベ
ルもしくは“Ｌ”に固定したままで、テスト入力用端子
７４から“Ｈ”レベルまたは“Ｌ”レベルの信号を入力
すると、出力用外部端子４２，４４，・・・の出力が変
化する。この変化を検出することによって、１ピンおき
の出力用外部端子の接続状態を検出できるとともに、隣
接した出力用外部端子間の短絡状態を検出することがで
きる。

【００２３】このように本発明では、論理回路程度の簡
単な回路によって入力端子および出力端子の接続状態お
よび短絡状態のテストを可能としている。本発明は混成
集積回路に関する回路であるが、半導体集積回路に応用
することも可能であり、内部回路に影響を与えず、少な
い回路規模でテスト回路を構成することができる。

【００２４】

【発明の効果】以上の説明から明らかなように、本発明
によれば、内部回路と外部端子の間に簡単な回路を追加
することにより、基板と外部端子の接続状態をテストす
ることが可能なる。また、このテスト回路は、端子数の
多少に影響なく、テスト回路が構成でき、容易に接続状
態のテスト回路を実現できるという効果がある。

【図面の簡単な説明】

【図１】本発明の混成集積回路の一実施例を示す回路
ブロック図である。

【図２】本発明の混成集積回路の別の実施例を示す回
路ブロック図である。

【符号の説明】

１…内部回路、２，３…論理回路、４…スリーステート
バッファ、５…テスト切換用端子、６，７…テスト入力
用端子、８…入力用外部端子、９…出力用外部端子、１
１〜１ｎ…入力用外部端子、２１〜２ｎ…入力コントロ
ールゲート、３１〜３ｍ…エクスクルーシブＯＲゲー
ト、４１〜４ｍ…出力用外部端子、５１…内部回路、６
１〜６ｎ…スリーステートバッファ、７１…テスト切換
用端子、７２〜７４…テスト入力用端子。

Claims

【特許請求の範囲】

【請求項１】内部回路が搭載された混成集積回路にお
いて、入力端子と、出力端子と、テストモードへの切り
換えを行なうための切換信号が入力されるテスト切換端
子と、テストのためのテスト信号が入力されるテスト入
力端子と、テストモードに切り換える信号が前記テスト
切換端子に入力されたとき前記テスト入力端子に入力さ
れた前記テスト信号を前記入力端子へ出力する第１の論
理回路と、テストモードに切り換える信号が前記テスト
切換端子に入力されたとき前記内部回路の入力を固定す
る第２の論理回路を有し、前記入力端子の接続状態をテ
スト可能に構成されていることを特徴とする混成集積回
路。
【請求項２】テストモードに切り換える信号が前記テ
スト切換端子に入力されたとき隣接する前記入力端子に
異なる信号が出力されるように前記テスト信号を変更す
る変更回路を有することを特徴とする請求項１に記載の
混成集積回路。
【請求項３】内部回路が搭載された混成集積回路にお
いて、入力端子と、出力端子と、テストモードへの切り
換えを行なうための切換信号が入力されるテスト切換端
子と、テストのためのテスト信号が入力されるテスト入
力端子と、テストモードに切り換える信号が前記テスト
切換端子に入力されたとき前記内部回路の入力を固定す
る第２の論理回路と、前記内部回路の出力と前記テスト
入力用端子からの信号を入力とする第３の論理回路を有
し、前記出力端子の接続状態をテスト可能に構成されて
いることを特徴とする混成集積回路。
【請求項４】隣接する前記出力端子に異なる信号が出
力されるように前記テスト信号を変更する変更回路を有
することを特徴とする請求項３に記載の混成集積回路。