JPH02290573A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、時に入出力ボートに用
いる入力バッファ及び出力バツファを備える半導体薬積
”回路に関する． 〔従来の技術〕 入出力ボートにおける入力バツファ及び出力バッファか
ら成る人出力バツファは半導体集積回路と外部との信号
をやりとりする入出力部に使用され、入出力制御信号に
よって内部から外部に出力するか外部から内部に入力す
るかを制御している． 第３図は従来の半導体集積回路の一例の回路図である． 第３図に示すように、入出力制御信号１１は出モードで
高レベル（以下、゛Ｈ　ｕと記す）、入力モードで低レ
ベル（以下、“Ｌ″と記す）となり、スリーステートの
出力バツファ１４と入力バ・ｙファ１５に入力される．
内部の上位回路からの出力信号２はラッチ回路６を介し
て信号７として出カバッファ１４に入力される． この時、出力モードであれば、即ち、入出力制御信号１
１が“Ｈ″であれば出力バツファ１４はアクティブとな
り、信号７と同じ値を入出力端子１３に伝達する。逆に
入力モードであれば、即ち、入出力制御信号１１が“Ｌ
　”であれば、出力バッファ１４はインアクティブとな
り、信号７の値は入出力端子１３へは伝達されない．こ
のとき入出力制御信号１１は入力バツファ１５に入力さ
れ、入力バッファ１５はアクティブとなり入出力端子１
３から入力された値の反転信号を内部回路への入力信号
３として伝える。

このような人出力バッファ回路１０において、入力バッ
ファ１５及び出力バッファ１４のテストを行う方法を考
える。

第３図において、入力バッファ１５の入力レベル及び入
力パルス幅等の特性をみるためには、入出力バッファ１
０の入力バッファ１５がアクティブで出力バッファ１４
がインアクティブである状態に設定する。この時、入出
力端子１３に外部から入力信号を与えることにより入力
バッファ１５が動作し、入出力端子１３からの入力信号
の反転信号となるような値を入力信号３として内部回路
へ与える．この入力信号３の値を外部の端子により検出
する為゛には入力信号３を入出力端子１３以外の端子に
伝達するような、テスト用のパターンが必要となる． 次に、出力バッファ１４の特性をみるためには、入力バ
ッファ１５のテスト時とは逆に、人出カバッファ１０を
、出力バッファ１４がアクティブで入力バッファ１５が
インアクティブである状態に設定する．これにより、ラ
ッチ回路６の出力の信号７と同じ値を出力するようにス
リーステートの出力バッファ１４が動作するので、ラッ
チ回路６に出力したい値を設定させればよい。従って、
このようなテストを行うためには、上述の動作をおこす
ようなテスト用のパターンが必要となってくる． 〔発明が解決しようとする課題〕 上述した従来の半導体集積回路は、人出力バッファをテ
ストする為に、テスト用の入力パターンを必要とし、対
象とする半導体装置ごとに、そのパターンを作成しなけ
ればならないという欠点がある．又、マイクロコンピュ
ータのように多くの入出力端子を備え、そのテストに複
雑なテスト用パターンを必要とするものは、パターン作
成工数増加とテスト時間の増加とコストアップにつなが
る上に、半導体装置の電気的特性を測定する半導体テス
タを必要とするという欠点がある．本発明の目的は、複
雑なテストパターンを必要とせず、入出力バッファのテ
ストを行うことができる半導体集積回路を提供すること
にある．〔課題を解決するための手段〕 本発明の半導体集積回路は、出力端が入出力端子に接続
される出力バッファと、入力端が前記入出力端子に接続
されるバッファと、テスト時に内部回路からの出力信号
を前記入力バッファの出力信号に切換える第１の切換回
路と、該第１の切換回路からの信号をラッチし前記出力
バッファに供給するラッチ回路と、テスト時に入出力制
御信号と外部端子から供給される入出力を強制的に切換
える信号とを切換える第２の切換回路と含んで構成され
る． 〔実施例〕 次に、本発明について図面を参照して説明する． 第１図は本発明の一実施例を示す回路図である． 第１図に示すように、人出カバッファ１０はスリーステ
ートの出力バッファ１４と入力バッファ１５とから成り
、出力バッファ１４の出力端と入力バッファ１５の入力
端は入出力端子１３に接続されている．テスト時に、テ
スト信号１により内部の上位回路からの出力信号２を入
力バッファ１５の出力の信号３と切換える第１の切換回
路としてのマルチプレクサ４とマルチプレクサ４の出力
の信号５をラッチして出力バッファ１４に入力するラッ
チ回路６と、テスト時に、テスト信号１により入出力制
御信号１１を外部端子１２から入力される入出力を強制
的に切換える制御信号１６と切換れる第２の切換回路と
してマルチプレクサ８とを含んで構成される． 第２図は第１図の実施例の動作を説明するためのタイム
図である。以下に、第１図の実施例の動作について第２
図を参照して説明する．まず、テスト信号１がインアク
ティブ、即ち、″Ｌ“の時は、マルチプレクサ４及び８
がそれぞれ、通常の出力信号２と通常の入出力制御信号
１１を選択し前述した第２図の従来例と同様の動作とな
る。次に、テスト信号１がアクティブ、即ち、１１　Ｈ
　１１になるとマルチブレクサ８が外部端子１２からの
制御信号１６を選択する．それにより入出力バッファ１
０の入出力の切換えは外部端子１２からの制御信号１６
によって行われる．又、マルチブレクサ４は入力バッフ
ァ１５の出力の入力信号３を選択する． 第２図において、まず、第１の期間、つまり、外部端子
１２からの制御信号１６が“Ｌ”レベルの時、入出力バ
ッファ１０は入力モードになる．これにより入力バッフ
ァ１５がアクティブとなり、入力バッファ１５の出力の
入力信号３としては入出力端子１３への入力信号の反転
信号が伝達される．ここで、マルチプレクサ４は入力バ
ツファ１５の出力の入力信号３を選択している為、ラッ
チ回路６′の入力５には入力バッファ１５の出力の入力
信号３が入力され、ラッチ回路６には入出力端子１３へ
の入力信号に基づく出力である入力信号３がラッチされ
る． 第２の期間、即ち、制御信号１６が“゜Ｈ゜゜に変化し
た時、人出力バッファ１０が出力モードになり、スリー
ステートの出力バッファ１４の入力信号７を入出力端子
１３に出力する。この時、入力信号７はラッチ回路６の
出力なので、すでに第１の期間で外部端子１３から入力
したデータがラッチされており、よって、第１の期間で
入力したデータを第２の期間で出力することになる．こ
のような動作を利用して、入力バッファ１５をテストす
る時には、第１の期間でテスト用の入力信号を入力し、
第２の期間で出力を読出し入力バッファ１５の特性を判
断できる。

次に、出力バッファ１４をテストする時には、第１の期
間（入力タイミング）に通常の“Ｈ′′又は“Ｌ”の信
号を入力し、出力させたいデータをラッチさせ、第２の
期間、つまり、出力タイミングの時にその値を出力させ
、Ｖ一Ｉ特性等の評価をすることができる． 以上のように、第１図に示す実施例の回路は第３図に示
す従来例と同様の動作が実現でき、それに加えてテスト
時は入出力バッファのテストを一つのテストモードで、
容易に行うことができる．〔発明の効果〕 以上、説明したように本発明によれば、従来の回路と比
較して、半導体テスタの複雑なテスト用パターン入力が
なくてもテストができ、それに加えて同時に複数の入出
力端子の特性が判定できるのでテスト時間を短くするこ
とができる．又、必らずしも高価な半導体テスタを使用
しなくても入出力バッファのテストを容易に実現できる
．さらに上述のテスト用パターンの作成工数も必要とし
ないのでより安価に半導体集積回路の入出力バッファの
テストを行うことができる効果がある。

第１図は本発明の一実施例の回路図、第２図は第１図の
実施例の動作を説明するためのタイム図、第３図は従来
の半導体集積回路の一例の回路図である． １・・・テスト信号、２・・・出力信号、３・・・入力
信号、４，８・・・マルチプレクサ、５，９・・・マル
チブレクサの出力信号、６・・・ラッチ回路、７・・・
ラッチ回路の出力信号、１０・・・人出力バッファ、１
１・・・入出力制御信号、１２・・・外部端子、１３・
・・入出力端子、１４・・・出力バッファ、１５・・・
入力バッファ、１６・・・制御信号。

Claims (1)

【特許請求の範囲】
1. 出力端が入出力端子に接続される出力バッファと、入力
   端が前記入出力端子に接続されるバッファと、テスト時
   に内部回路からの出力信号を前記入力バッファの出力信
   号に切換える第１の切換回路と、該第１の切換回路から
   の信号をラッチし前記出力バッファに供給するラッチ回
   路と、テスト時に入出力制御信号と外部端子から供給さ
   れる入出力を強制的に切換える信号とを切換える第２の
   切換回路と含むことを特徴とする半導体集積回路。