JPH10240560A

JPH10240560A - 波形信号処理装置

Info

Publication number: JPH10240560A
Application number: JP9042418A
Authority: JP
Inventors: Toshiharu Hamazaki; 俊治浜崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-02-26
Filing date: 1997-02-26
Publication date: 1998-09-11

Abstract

(57)【要約】【課題】テストシステム以外の外部からの波形信号を処
理することができる波形信号処理装置を提供する。【解決手段】パターン発生器２３で予め設定されたテス
トパターンに従った入力波形信号をＤＵＴ２８に印加し
たときのＤＵＴ２８からの出力波形信号からＤＵＴ２８
の機能を判定する半導体試験装置３０内に設置される波
形信号処理装置としてのピン・エレクトロニクス装置３
２を半導体試験装置２０以外の外部装置２９に直接接続
し、半導体試験装置２０によるＤＵＴ２８に対するテス
トモードを切替部３１により外部装置２９を用いる第１
のモードと、外部装置２９を用いない第２のモードとの
いずれかに切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば半導体テス
トシステム、ボードテストシステム、モジュール部品試
験検査装置などの各種のテストシステムに組み込まれる
波形信号処理装置に関する。

【０００２】

【従来の技術】一般的に、ＤＲＡＭモジュールやメモリ
カード等の各種モジュール部品の製造工程では、半導体
テストシステム、ボードテストシステム、モジュール部
品試験検査装置などのテストシステムを用いて様々なテ
ストが行われる。

【０００３】このテストシステムは、予め設定されたテ
ストパターンに従った入力波形信号を生成し、これを被
テストデバイス（ＤＵＴ：Device Under Test ）に印加
したときのＤＵＴからの出力波形信号を解析することに
よりＤＵＴの機能を判定する。ここで、通常のテストシ
ステムにはＤＵＴへの入力波形信号のレベル設定やＤＵ
Ｔからの出力波形信号のレベル判定を行うピン・エレク
トロニクス装置が組み込まれている。

【０００４】ピン・エレクトロニクス装置は、その用途
によって例えばリニア信号、ディジタル信号、またはこ
れらの混合信号などを取り扱うことができ、このピン・
エレクトロニクス装置を介してＤＵＴに対する波形信号
処理を行うことにより、例えば動作マージン評価におい
て柔軟に試験を行うことができる。

【０００５】また、テストシステムには目的に応じた仕
様のピン・エレクトロニクス装置がシステムの規模に応
じた数だけ搭載されており、一般的な半導体テストシス
テムの場合、小規模システムでは１２８個程度、大規模
システムでは５１２〜１０２４個程度のピン・エレクト
ロニクス装置が設けられている。

【０００６】図１３は、従来のピン・エレクトロニクス
装置が搭載された代表的な半導体試験装置の例である。
なお、同図ではピン・エレクトロニクス装置を一つだけ
示している。

【０００７】この半導体試験装置４０は、パフォーマン
ス・ボード４８に設置されたＤＵＴ４９に対してテスト
を行うもので、ピン・エレクトロニクス装置４６はＤＵ
Ｔ４９に対して双方向信号を扱えるようにドライバ部５
０の出力端子とレシーバとしてのコンパレータ部５１の
入力端子とが接続されている。

【０００８】この場合、ＣＰＵ４１が予め設定されたプ
ログラムを実行して、システムバスを介して各機器４２
〜４７を制御することでテストが行われている。具体的
には、まずタイミング発生器４２により所定の時間情報
（ストローブ）に応じたタイミングクロックを生成し、
パターン発生器４３によりＨｉｇｈ／Ｌｏｗのデジタル
レベルによって示されるテストパターンを生成する。

【０００９】これらタイミングクロックおよびテストパ
ターンに基づいて、波形整形回路４４において実際にＤ
ＵＴ４９に印加する波形フォーマットのパターンデータ
を整形・整時し、ピン・エレクトロニクス装置４６のド
ライバ部５０に出力する。波形フォーマットの種類とし
ては、ＲＺ（Return to Zero）型、ＮＲＺ（Non Return
to Zero）型、ＥＸ−ＯＲ（Exclusive OR）型などが一
般的である。また、波形整形回路４４からはＤＵＴ４９
に対する信号方向を制御するインヒビットデータが出力
される。

【００１０】ピン・エレクトロニクス装置４６では、波
形整形回路４４から入力されるパターンデータをドライ
バ部５０において予め設定されたＨｉｇｈ／Ｌｏｗの出
力レベルにクランプした後、入力波形信号としてＤＵＴ
４９に印加する。さらに、ＤＵＴ４９からの出力波形信
号をコンパレータ部５１において予め設定されたＨｉｇ
ｈ／Ｌｏｗの判定レベルに応じて判定して、その判定結
果データを比較レジスタ４５に出力している。なお、Ｄ
ＵＴ４９に対してダイナミックファンクションテストを
行うときは、アクティブロード部５２として示される電
流スイッチング回路、定電流回路、電圧電流変換回路な
どの交流負荷を動作させる。

【００１１】この後、比較レジスタ４５によりコンパレ
ータ部５１からの出力結果データがタイミング発生器４
２の時間情報およびパターン発生器４３の期待値パター
ンと比較され、ＤＵＴ４９の機能的な合否が判定され
る。なお、リレー５３をオン状態にし、パラメトリック
測定ユニット４７をＤＵＴ４９に接続して、ＤＵＴ４９
の電圧値や電流値を測定することもある。

【００１２】ここで、ピン・エレクトロニクス装置４６
は実際には図１４に示されるような超高速動作のアナロ
グ回路として形成されている。この場合、ＤＵＴ４９に
入力波形信号を印加するときはドライバリレー６２Ｄを
オン状態にしておき、波形整形回路４４から入力端子Ｉ
Ｎ２を介して入力されるインヒビットデータに応じてド
ライバ６８をオン状態にして、同じく波形整形回路４４
から入力端子ＩＮ１を介して入力されるパターンデータ
をＤ／Ａコンバータ６９Ａ，６９Ｂで設定された出力電
圧レベルＶ_IH，Ｖ_ILに応じてクランプした後、ドライバ
リレー６２Ｄおよび伝送路７２を介して端子ＤＣに接続
されたＤＵＴ４９に出力している。

【００１３】一方、ＤＵＴ４９からの出力波形信号を受
けるときは、コンパレータリレー６２Ａもしくはアッテ
ネータ（減衰器）７１に接続されたアッテネータリレー
６２Ｂのいずれか一方をオン状態にして、端子ＤＣから
入力されるＤＵＴ４９の出力波形信号をコンパレータ６
３Ａ，６３Ｂに送る。コンパレータ６３Ａ，６４Ｂはウ
ィンドウコンパレータを形成しており、Ｄ／Ａコンバー
タ６４Ａ，６４Ｂに設定されたリファレンス電圧レベル
Ｖ_OH，Ｖ_OLに応じて出力波形信号を２値レベルで判定
し、各々の論理積がＡＮＤゲート６５で求られて出力端
子ＯＵＴから比較レジスタ４５に出力されるる。

【００１４】なお、図１４においてドライバ６８および
コンパレータ６３Ａ，６３Ｂには、レベル設定用に一系
統のＤ／Ａコンバータ６９Ａ，６９Ｂおよび６４Ａ，６
４Ｂが接続されているが、一般的なピン・エレクトロニ
クス装置ではドライバ用に四系統、ウィンドウコンパレ
ータ用に二系統程度のＤ／Ａコンバータを備えている。
さらに、それらのＤ／Ａコンバータは電圧レベルを実時
間（リアルタイム）で切り換える機能を有していること
が多い。

【００１５】また、ＤＵＴ４９に対してダイナミックフ
ァンクションテストを行うときは、ロードリレー６２Ｃ
をオン状態にしてアクティブロード６６を接続し、Ｄ／
Ａコンバータ６７Ｂに設定されたスレッシュホールド電
圧Ｖ_THに基づいて、ＤＵＴ４９に対してＤ／Ａコンバー
タ６７Ａに設定された電流Ｉ_OHの引き出し、もしくはＤ
／Ａコンバータ６７Ａに設定された電流Ｉ_OLの流し込み
を行っている。

【００１６】さらに、フォースおよびセンスからなる二
系統のＤＣリレー６１Ａを適当にオン状態にすることに
より、ＤＵＴ４９をＤＣ測定バス７０に接続された任意
のパラメトリック測定ユニット４７に接続して測定を行
うこともできる。なお、ＤＣリレー６１Ａをオン状態に
するとき、コンパレータリレー６２Ａ、アッテネータリ
レー６２Ｂ、ロードリレー６２Ｃおよびドライバリレー
６２Ｄはオフ状態にされる。

【００１７】

【発明が解決しようとする課題】従来のピン・エレクト
ロニクス装置は、波形信号のレベル設定およびレベル判
定に関しては満足する機能を有している。しかし、最近
のＤＵＴは構造が複雑になり、例えばＣＰＵを搭載して
いたり、インテリジェント機能を備えているものが主流
になりつつある。このようなＤＵＴに対しては、ＣＰＵ
やインテリジェント機能による複雑な処理を考慮しなけ
ればならず、一般にテストパターンを作成することが難
しい。特に、ＤＵＴのデータバスなどに対して双方向性
の信号を扱うときは、テストパターンの作成段階で常に
信号方向を考慮してプログラミングを行う必要がある
が、ＤＵＴの信号ラインにおいてビットレベルで信号方
向が異なっていることなどがあり、テストパターンの作
成がさらに困難となる。

【００１８】一方、ピン・エレクトロニクス装置では生
成することのできない三角波、正弦波、各種変調波、さ
らにこれらの混合波といった複雑な波形信号を取り扱う
必要性も生じている。

【００１９】ところが、従来のピン・エレクトロニクス
装置では、自らが組み込まれているテストシステム以外
の外部からの信号を扱うことができないという問題があ
った。従って、このようなＤＵＴに対してはピン・エレ
クトロニクス装置が組み込まれたテストシステムでテス
トを行うことができず、従来は製品として実際にＤＵＴ
が組み込まれるホストシステムで直接テストを行う実機
テストが一般的であった。

【００２０】しかし、ホストシステムは試験装置として
設計されたものではないため、マージン試験などの条件
は非常に限定され、実際には単一の定点試験となってし
まう。また、ホストシステムが機能の限定された量産製
品の場合でも、工場組込み製品以外はホストシステムと
一対一で対応させることができないため、製品の品質保
証が難しくなる。本発明は、このような問題を解決する
ために、テストシステム以外の外部からの信号を処理す
ることができる波形信号処理装置を提供することを目的
とする。

【００２１】

【課題を解決するための手段】上記課題を解決するた
め、本発明は予め設定されたテストパターンに従った入
力波形信号をテスト対象に印加したときのテスト対象か
らの出力波形信号からテスト対象の機能を判定するテス
トシステムに設置され、テスト対象に印加する入力波形
信号のレベル設定およびテスト対象からの出力波形信号
のレベル判定を行う波形信号処理装置において、テスト
システム以外の外部装置と接続するための外部接続端子
と、テストシステムによるテストモードを外部接続端子
に接続された外部装置を用いる第１のモードと、外部接
続端子に接続された外部装置を用いない第２のモードと
のいずれかに切り替える切替手段とを備えたものであ
る。

【００２２】本発明では、テストシステムだけではテス
トパターンを作成するときが難しいときや、テストシス
テムだけでは作成できない複雑な波形信号を扱う必要が
あるときでも、テストシステムと共に適当な機能の外部
装置を用いることができるので、従来のように品質保証
などに問題のある実機テストを行う必要がなくなり、常
に高精度のテストを行うことができる。

【００２３】このとき、テストシステムにおいて設定さ
れたテストパターンに基づいて、テストシステムによる
テストモードを切り替えるようにすれば、外部装置を用
いた場合でもテストシステムにおけるダイナミック・フ
ァンクションテストの一つとみなすことができるので、
実時間処理が可能となり、テスト時間も短くてすむ。

【００２４】また、外部接続端子として外部装置からの
制御信号を入力するための制御信号入力端子を設け、こ
の制御信号入力端子から入力される制御信号に基づいて
テストモードを切り替えるようにすれば、外部装置によ
り能動的にテストシステムを制御できるようになり、例
えば複数の機能が独立しているテスト対象に対して、テ
ストシステムと外部装置との両方から同時に異なったテ
ストを実行できる。

【００２５】また、本発明ではテストシステムによるテ
ストモードが第１のモードに切り替えられたとき、外部
装置に対する信号処理モードを外部装置からの信号を入
力波形信号として直接前記テスト対象に印加して、テス
ト対象からの出力波形信号を直接外部装置に戻す第１の
モードと、外部装置からの信号に対してレベル設定を行
って得られる入力波形信号をテスト対象に印加して、テ
スト対象からの出力波形信号に対してレベル判定を行っ
て得られる信号を外部装置に戻す第２のモードとのいず
れかに切り替える切替手段をさらに備えることが望まし
い。

【００２６】このようにすることで、外部装置で生成し
た入力波形信号を直接テスト対象に印加するだけでな
く、外部装置で生成したテストパターンに基づいて自由
にレベル設定およびレベル判定を行うことができるの
で、例えばマージン試験などの精度がさらに向上する。

【００２７】この場合、外部接続端子として外部装置か
らの制御信号を入力するための制御信号入力端子を設け
ておき、外部装置に対する信号処理モードが第２のモー
ドに切り替えられられたとき、この制御信号入力端子か
ら入力される制御信号に基づいて、入力波形信号をテス
ト対象に印加するタイミングおよび出力波形信号をテス
ト対象から受けるタイミングを定めるようにすれば、外
部装置に機能制限がなくなり、例えばデータバスなどテ
スト対象の一つのラインで双方向信号、すなわち入力波
形信号および出力波形信号を処理するとき、テストシス
テムで予めテスト対象に対する信号方向を定めておく必
要がなくなる。

【００２８】

【発明の実施の形態】図１は、本発明の一実施形態に係
るテストシステムの構成を示すブロック図である。この
テストシステムは、所定のパフォーマンス・ボード２７
に設置されたＤＵＴ２８に対してテストを行うためのも
のであり、テストの主な制御を司る半導体試験装置２０
と半導体試験装置２０によるテストを補うための外部装
置２９とで構成される。

【００２９】半導体試験装置２０は、ＣＰＵ２１、タイ
ミング発生器２２、パターン発生器２３、波形整形回路
２４、比較レジスタ３０、パラメトリック測定ユニット
２６およびピン・エレクトロニクス装置２５を備えてい
る。

【００３０】ピン・エレクトロニクス装置２５は、ＤＵ
Ｔ２８に印加する入力波形信号のレベルを設定するドラ
イバ部３２と、ＤＵＴ２８からの出力波形信号のレベル
を判定するコンパレータ部３３と、ダイナミックファン
クションテスト時にＤＵＴ２８に対して電流の流し込み
もしくは引き出しを行うアクティブロード部３４と、パ
ラメトリック測定ユニット２６の接続状態を切り替える
リレー３５と、後述する外部装置２９の有効／無効を切
り替え、さらに外部装置２９とドライバ部３２およびコ
ンパレータ部３３との各接続状態を切り替える切替部３
１とで構成される。ここで、切替部３１はピン・エレク
トロニクス装置３０に設けられた所定個数の外部接続端
子により外部装置２９に直接接続される。また、ＤＵＴ
２８のデータバスなどに対して双方向信号を処理するた
めにドライバ部３２の出力ラインとコンパレータ部３３
の入力ラインとが互いに接続される。

【００３１】外部装置２９は、半導体試験装置２０だけ
では生成できないテストパターンや、三角波、正弦波、
各種変調波およびこれらを組み合わせた混合波などによ
る入力波形信号を生成すると共に、ＤＵＴ２８から直接
入力される出力波形信号やコンパレータ部から入力され
る判定結果データなどの処理を行うためのものであり、
例えばパーソナルコンピュータ、各種測定器、半導体モ
ジュールもしくは各種アナログ回路などを必要に応じて
適当に用いる。また、パフォーマンスボード２７の一部
が外部装置２９となる構成でもよい。

【００３２】また、外部装置２９は自らの有効／無効を
制御する信号をピン・エレクトロニクス装置２５に出力
できるものとする。ここで、外部回路２９が有効とは外
部回路２９からのパターンデータや入力波形信号をピン
・エレクトロニクス装置２５で処理することができる状
態、またはＤＵＴ２８からの出力波形信号をピン・エレ
クトロニクス装置２５で処理して外部装置２９に送るこ
とができる状態のことを示している。

【００３３】このテストシステムでは、半導体試験装置
２０のＣＰＵ２１がシステムバスを介して各機器２２〜
２６，３０を制御することにより、ＤＵＴ２８のテスト
を行っている。

【００３４】例えば、外部装置２９を使用せずに半導体
試験装置２０のみでテストを行う場合、まずタイミング
発生器２２において予め定義された時間情報（ストロー
ブ）に応じたタイミングクロックを生成すると共に、パ
ターン発生器２３においてＨｉｇｈ／Ｌｏｗのデジタル
レベルによって示されるテストパターンを生成する。

【００３５】パターン発生器２３には、ＤＵＴ２８に印
加する情報、ＤＵＴ２８からの出力波形信号の期待値パ
ターン、ＤＵＴ２８に対する信号方向を示す情報などが
予め格納されている。また、パターン発生器２３からの
テストパターンによって、外部装置２９の有効／無効を
制御できるものとする。

【００３６】次に、波形整形回路２４はパターン発生器
２３からのテストパターンおよびタイミング発生器２２
からのタイミングクロックに基づいて、実際にＤＵＴ２
８に印加する波形フォーマットのパターンデータを整形
・整時して、ピン・エレクトロニクス装置２５に出力す
る。このときの波形フォーマットは、従来と同じくＲＺ
（Return to Zero）型、ＮＲＺ（Non Return to Zero）
型、ＥＸ−ＯＲ（Exclusive OR）型などがある。さら
に、波形整形回路２４は、ＤＵＴ２８に対する信号方向
を制御するインヒビットデータをピン・エレクトロニク
ス装置２５に出力する。このインヒビットデータによ
り、入力波形信号をＤＵＴ２８に印加するタイミングお
よび出力波形信号をＤＵＴ２８から受けるタイミングが
設定される。

【００３７】ピン・エレクトロニクス装置２５では、切
替部３１により外部装置２９が無効に切り替えられ、波
形整形回路２４からのパターンデータをドライバ部３２
に導いて、予め設定されたＨｉｇｈ／Ｌｏｗの出力レベ
ルにクランプし、得られた入力波形信号をインヒビット
データで示されるタイミングに従ってＤＵＴ２８に印加
する。そして、ＤＵＴ２８から送られる出力波形信号を
コンパレータ部３３で受け、予め設定されたＨｉｇｈ／
Ｌｏｗの判定レベルに応じて判定して、その判定結果デ
ータを切替部３１を介して比較レジスタ３０に出力す
る。なお、ＤＵＴ２８に対してダイナミックファンクシ
ョンテストを行うときは、アクティブロード部３４とし
て示される電流スイッチング回路、定電流回路、電圧電
流変換回路などの交流負荷が接続される。

【００３８】比較レジスタ３０は、ピン・エレクトロニ
クス装置２５からの判定結果データをタイミング発生器
２２に格納されている時間情報およびパターン発生器２
３に格納されている期待値パターンと比較して、ＤＵＴ
２８の機能的な合否を判定する。

【００３９】また、ピン・エレクトロニクス装置２５の
リレー３５をオン状態にして、パラメトリック測定ユニ
ット２６をＤＵＴ２８に接続することにより、ＤＵＴ２
８の電圧値や電流値を測定してもよい。

【００４０】一方、半導体試験装置２０と共に外部装置
２９を用いてテストを行う場合、まず波形整形回路２４
からのテストパターンもしくは外部装置２９からの制御
信号に対応して、切替部３１により外部装置２９が有効
に切り替えられる。

【００４１】ここで、外部装置２９とＤＵＴ２８との間
で直接信号処理を行うときは、切替部３１を適当に調節
することにより、外部装置２９からの入力波形信号（三
角波、正弦波、各種変調波など）をドライバ部３２を介
さずに直接ＤＵＴ２８に印加して、ＤＵＴ２８からの出
力波形信号をコンパレータ部３３を介さずに直接外部装
置２９に戻す。

【００４２】一方、ピン・エレクトロニクス装置２５に
よるレベル設定およびレベル判定処理を伴わせるとき
は、同じく切替部３１を適当に調節して、外部装置２９
からのパターンデータをドライバ部３２に送出し、この
結果得られる入力波形信号をＤＵＴ２８に印加する。ま
た、ＤＵＴ２８からの出力波形信号をコンパレータ部３
３でレベル判定して、その判定結果データを外部装置２
９に出力する。

【００４３】次に、ピン・エレクトロニクス装置２５の
具体的な回路構成を図２を参照して説明する。同図に示
されるように、この回路には波形整形回路２４に接続さ
れる入力端子ＩＮ１，ＩＮ２、比較レジスタ３０に接続
される出力端子ＯＵＴ、ＤＵＴ２８に接続される端子Ｄ
Ｃ、外部装置２９に接続される端子ＥＸＴおよび端子Ｉ
／Ｏが設けられている。ここで、入力端子ＩＮ１および
ＩＮ２は波形整形回路２４からパターンデータおよびイ
ンヒビットデータが入力される端子であり、出力端子Ｏ
ＵＴは比較レジスタ３０へ判定結果データを出力する端
子である。端子ＤＣは、ピン・エレクトロニクス装置２
５の外部、主にＤＵＴ２８との間で入力波形信号および
出力波形信号を扱う端子である。端子ＥＸＴも同様にピ
ン・エレクトロニクス装置２５の外部、主に外部装置２
９との間で入力波形信号、出力波形信号、パターンデー
タ、判定結果データを扱う外部接続端子であり、端子Ｉ
／Ｏも同様に外部、主に外部装置２９からインヒビット
データが入力される制御信号入力端子である。

【００４４】入力端子ＩＮ１，ＩＮ２は、ＯＲゲート１
１Ａ，１１Ｂの一方の入力端子に接続される。ＯＲゲー
ト１１Ｂは、他方の入力端子が端子Ｉ／Ｏに接続され、
出力端子がドライバ８の制御端子に接続される。この場
合、ＯＲゲート１１Ｂは半導体試験装置２０もしくは外
部装置２９からのインヒビットデータのＨＩＧＨおよび
ＬＯＷに対応して、ドライバ８のオンおよびオフを切り
替える。

【００４５】ＯＲゲート１１Ａの他方の入力端子は、端
子ＥＸＴおよびリレー１０の一端に接続され、このリレ
ー１０の他端は端子ＤＣに接続される。このリレー１０
をＯＮ状態にすると、ドライバ８やコンパレータ３Ａ，
３Ｂ内を信号が通過しなくなり、外部装置２９からの信
号を直接ＤＵＴ２８に印加し、ＤＵＴ２８からの信号を
直接外部装置２９に戻すことができる。なお、そのとき
ＤＣリレー１Ａ、コンパレータリレー２Ａ、アッテネー
タリレー２Ｂ、ドライバリレー２Ｄはオフ状態にしてお
く。

【００４６】また、ＯＲゲート１１Ａの出力端子はドラ
イバ８の入力端子に接続される。ドライバ８の出力端子
は、ドライバリレー２Ｄおよび伝送路１４（抵抗５０
Ω）を介して、端子ＤＣに接続される。このドライバ８
は、ＯＲゲート１１Ａを介して入力される波形整形回路
２４もしくは外部装置２９からのパターンデータをＤ／
Ａコンバータ９Ａ，９Ｂに設定された電圧レベルＶ_IH，
Ｖ_ILにクランプするためのものである。この場合、例え
ば図３（ａ）に示されるようにシステムのＧＮＤレベル
を基準とし、パターンデータのＨＩＧＨおよびＬＯＷに
対応させて、ＤＵＴ２８への入力波形信号が電圧Ｖ_IHお
よびＶ_ILにクランプされる。なお、ドライバ８、Ｄ／Ａ
コンバータ９Ａ，９Ｂ、ドライバリレー２Ｄ、伝送路１
４により図１におけるドライバ部３２が形成される。

【００４７】一方、図１におけるコンパレータ部３３
は、コンパレータリレー２Ａ，アッテネータリレー２
Ｂ，コンパレータ３Ａ，３Ｂ、Ｄ／Ａコンバータ４Ａ，
４Ｂ、ＡＮＤゲート５によって形成される。

【００４８】この場合、コンパレータリレー２Ａは一端
が端子ＤＣに接続され、他端がコンパレータ３Ａの負極
端子およびコンパレータ３Ｂの正極端子に接続されてい
る。また、アッテネータリレー２Ｂは二つのリレーから
なり、一方のリレーの一端が端子ＤＣに接続され、他方
のリレーの一端がコンパレータ３Ａの負極端子およびコ
ンパレータ３Ｂの正極端子に入力されて、互いの他端が
減衰比１／５のアッテネータ１３に接続されている。こ
れらコンパレータリレー２Ａおよびアッテネータリレー
２Ｂは、ＤＵＴ２８からの出力波形信号の伝送路を切り
替えるためのものであり、後述するようにＤＵＴ２８か
らの出力波形信号をコンパレータ３Ａ，３Ｂでレベル判
定するときは、これらのいずれか一方をオン状態にす
る。

【００４９】コンパレータ３Ａの正極端子およびコンパ
レータ３Ｂの負極端子は、それぞれＤ／Ａコンバータ４
Ａおよび４Ｂに接続され、各々の出力端子はＡＮＤゲー
ト５の二つの入力端子にそれぞれ接続される。また、Ａ
ＮＤゲート５の出力端子は出力端子ＯＵＴに接続され
る。これらコンパレータ３Ａ，３Ｂは、ウィンドウコン
パレータを形成しており、それぞれＤ／Ａコンバータ４
Ａ，４Ｂに設定されたリファレンス電圧Ｖ_OH，Ｖ_OLに基
づいて、出力波形信号に対する２値レベルの判定を行
う。これらコンパレータ３Ａ，３Ｂの出力結果の論理積
がＡＮＤゲート５で求められ、判定結果データとして出
力端子ＯＵＴから出力される。この場合、図３（ｂ）に
示されるように、ＤＵＴからの出力波形信号のうちリフ
ァレンス電圧Ｖ_OH以上およびリファレンス電圧Ｖ_OL以下
の部分をパス領域、それ以外の部分をフェイル領域とし
て、判定結果データのＨＩＧＨおよびＬＯＷが決定され
る。

【００５０】ＡＮＤゲート５の出力端子は，さらに３ス
テート・バッファＩＣによるゲート１２の入力端子に接
続され、このゲート１２の出力端子はリレー１０の一
端、端子ＥＸＴおよびＯＲゲート１１Ａの他方の入力端
子に接続され、同じくリレー１２の反転入力型の制御端
子はＯＲゲート１１Ｂの出力端子に接続される。このゲ
ート１２は、ＡＮＤゲート５からの判定結果データを端
子ＥＸＴから外部装置２９に戻すためのものであり、Ｏ
Ｒゲート１１Ｂの出力信号のＬＯＷおよびＨＩＧＨに対
応してオンおよびオフが切り替えられる。

【００５１】また、端子ＤＣにはロードリレー２Ｃを介
してアクティブロード６が接続されている。ロードリレ
ー２Ｃは、ＤＵＴ２８に対してダイナミックファンクシ
ョンテストを行うときＯＮ状態にされ、超高速の電流ス
イッチング回路、定電流回路、電圧・電流変換回路など
によるアクティブロード６をＤＵＴ２８に接続する。こ
こで、アクティブロード６は以下のように３つのＤ／Ａ
コンバータ７Ａ〜７Ｃによってレベルが与えられる。

【００５２】Ｄ／Ａコンバータ７Ｂは、ＤＵＴ２８に対
する電流の流し込み、もしくは引き出しを行うための変
化点、すなわちスレッシュホールド電圧Ｖ_THを設定して
いる。Ｄ／Ａコンバータ７Ａは、このスレッシュホール
ド電圧Ｖ_THより高レベルの波形信号が入力されたとき強
制的にＤＵＴ２８から引き出す電流値Ｉ_OHを設定し、Ｄ
／Ａコンバータ７Ｃにはスレッシュホールド電圧Ｖ_THよ
り低レベルの波形信号が入力されたときＤＵＴ２８に流
し込む電流値Ｉ_OLを設定している。なお、これらロード
リレー２Ｃ、アクティブロード６およびＤ／Ａコンバー
タ７Ａ〜７Ｃにより図１に示したアクティブロード部３
４が構成されている。

【００５３】さらに、端子ＤＣには図１で示したリレー
３５に対応するＤＣリレー１Ａの一端が接続される。こ
のＤＣリレー１Ａの他端は、フォースおよびセンスから
なる２系統のＤＣ測定バス１５を介して任意のパラメト
リック測定ユニット２６に接続される。このＤＣリレー
１Ａを適当にオン状態にすることにより、ＤＵＴ２８を
任意のパラメトリック測定ユニット２６に接続すること
ができる。なお、ＤＣリレー１Ａをオン状態にするとき
は、コンパレータリレー２Ａ、アッテネータリレー２
Ｂ、ロードリレー２Ｃ、ドライバリレー２Ｄおよびリレ
ー１０をオフ状態にしておく。

【００５４】以下、図２に示されたピン・エレクトロニ
クス装置２５を用いた信号処理について図４〜図１２を
参照して説明する。なお、図４〜図１２ではテストシス
テムのうちＤＵＴ２８、外部装置２９、ピン・エレクト
ロニクス装置２５の端子ＤＣ，ＥＸＴおよびＩ／Ｏ、コ
ンパレータリレー２Ａ、ドライバリレー２Ｄ、リレー１
０、ドライバ８、コンパレータ３Ａ，３Ｂを一つとして
表すコンパレータ３以外を省略して示している。また、
ピン・エレクトロニクス装置２５、ＤＵＴ２８、外部装
置２９の相互間で処理される信号の方向を矢印の方向に
対応させて表している。

【００５５】図４は、リレー１０をオンすることによ
り、外部装置２９とＤＵＴ２８を直接接続した例を示し
ている。この場合、ピン・エレクトロニクス装置２５の
ドライバ８、コンパレータ３は使用されず、コンパレー
タリレー２Ａおよびドライバリレー２Ｄがオフ状態とな
るようにプログラミングされる。

【００５６】また、この例ではピン・エレクトロニクス
装置２５とＤＵＴ２８との間の双方向性信号にも対応し
ている。この場合、ドライバ８で発生させることが不可
能な信号波形、例えば三角波、正弦波、各種変調波など
を外部装置２９において発生させてダイレクトにＤＵＴ
２８に印加することができ、混合信号処理試験を簡単に
行うことができる。

【００５７】図５は、ドライバリレー２Ｄのみをオン状
態にした例を示している。このとき、外部装置２９から
のパターンデータがピン・エレクトロニクス装置２５の
端子ＥＸＴから入力され、ドライバ８で出力レベルを設
定されてＤＵＴ２８に印加される。この場合はピン・エ
レクトロニクス装置２５からＤＵＴ２８への片方向信号
のみ処理される。

【００５８】図６は、回路全体の信号方向が図５とは逆
になった例を示している。すなわち、コンパレータリレ
ー２Ａのみをオン状態にすることにより、ＤＵＴ２８か
らの出力波形信号がコンパレータ３で判定され、この判
定結果データが外部装置２９へ出力される。これは、外
部装置２９への応答信号として使用されるものである。

【００５９】図７は、二つのピン・エレクトロニクス装
置２５Ａ，２５Ｂを用い、外部装置２９によってＤＵＴ
２８に対する信号方向を制御しつつ双方向性信号を処理
する例を示している。同図では、ピン・エレクトロニク
ス装置２５Ａのドライバリレー２Ｄおよびコンパレータ
リレー２Ａをオン状態にし、ピン・エレクトロニクス装
置２５Ｂのドライバリレー２Ｄをオン状態にしている。

【００６０】このようにすることで、ピン・エレクトロ
ニクス装置２５Ａは、外部装置２９の端子７２からの出
力信号（インヒビットデータに相当）で信号方向を制御
され、外部装置２９の端子７１からのパターンデータを
ドライバ８でレベル設定してＤＵＴ２８の端子７３に印
加し、同じＤＵＴ２８の端子７３からの出力波形信号を
コンパレータ３でレベル判定した判定結果データを外部
装置２９の端子７１に戻すことができる。また、外部装
置２９の端子７２からの出力信号は、ピン・エレクトロ
ニクス２５Ｂのドライバ８により出力レベルを変換され
てＤＵＴ２８の端子７４に印加される。

【００６１】この場合、外部装置２９をＣＰＵ、ＤＵＴ
２８をＣＰＵの周辺チップセットと考えると、外部装置
２９の端子７１からＤＵＴ２８の端子７３までの経路は
ＣＰＵのデータバスなどに相当し、外部装置２９の端子
７２からＤＵＴ２８の端子７４までのの経路はＣＰＵか
ら周辺チップセットへの制御信号バスに相当するため、
ピン・エレクトロニクス装置２５Ａ，２５ＢをＣＰＵと
周辺チップセットとの間に挿入された波形レベルが自由
にプログラミング可能なバッファ回路とみなすことがで
きる。

【００６２】図８〜１０は、全て外部装置２９を用いず
に半導体試験装置２０のみでテストを行う例を示してい
る。すなわち、図８はドライバリレー２Ｄのみをオン状
態にすることにより、ピン・エレクトロニクス装置２５
からＤＵＴ２８への一方向の信号処理を行った例を示
し、逆に図９はコンパレータリレーを２Ａのみをオン状
態にすることにより、ＤＵＴ２８からピン・エレクトロ
ニクス装置２５への一方向の信号処理を行う例を示して
いる。そして、図１０はドライバリレー２Ｄおよびコン
パレータリレー２Ａを共にオン状態にすることにより、
ピン・エレクトロニクス装置２５とＤＵＴ２８との間で
双方向信号を処理する例を示している。

【００６３】図１１および図１２は、このシステムの特
殊な信号処理として、ピン・エレクトロニクス装置２５
の端子ＤＣを外部装置２９にも接続した例を示してい
る。図１１は、ドライバリレー２Ｄをオン状態にして、
ドライバ８の出力信号を外部装置２９に印加している例
である。これは、例えば半導体試験装置２０から外部装
置２９に起動をかける場合などに使用される。

【００６４】一方、図１２は、コンパレータリレー２Ａ
をオン状態にして、外部装置２９からの信号をコンパレ
ータ３に入力している例である。この場合、コンパレー
タ３はウィンドウコンパレータであることから、そのウ
ィンドウ幅を調節することにより外部装置２９の出力段
を柔軟な回路にすることができる。これは、外部装置２
９が適当なテストを実行した後、そのテスト終了フラグ
や、テスト情報のステータスをシステムに通知する場合
など、半導体試験装置２０に対して疑似割込みを実行す
る場合に用いられる。

【００６５】以上述べたように、本実施形態のテストシ
ステムは、ピン・エレクトロニクス装置を外部装置と直
接接続するための端子を設け、しかも外部装置を使用す
るときは、外部装置とＤＵＴとの間で直接信号処理を行
うモードと、外部装置とＤＵＴとの間にピン・エレクト
ロニクス装置によるレベル出力およびレベル判定処理を
介在させるモードとを必要に応じて選択できるように構
成されている。

【００６６】このようにすることで、半導体試験装置だ
けでは発生不可能な入力波形信号、例えばピン・エレク
トロニクス装置の性能以上の信号や、三角波、正弦波、
各種変調波などのリニア波形信号をＤＵＴに印加してテ
ストを行うことが可能となる。この結果、テストパター
ンの作成手段が増え、高度なプログラミング技術を必要
とせずに、効率のよいテストパターンを作成することが
でき、テストの信頼性を向上させることができる。

【００６７】また、外部装置からの入力波形信号をＤＵ
Ｔに直接印加するだけではなく、ピン・エレクトロニク
ス装置のドライバを経由させてＤＵＴに印加することが
できるので、外部装置で生成したパターンデータに対し
て自由にレベル設定を行うことが可能となり、ＤＵＴに
対するマージン試験などを高精度に行える。

【００６８】このとき、ＤＵＴからの出力波形信号を直
接外部装置に戻すだけでなく、まずピン・エレクトロニ
クス装置のコンパレータ部でレベル判定してから、その
判定結果データを外部装置に戻すことができるので、Ｄ
ＵＴを接続した状態でも外部装置と半導体試験装置との
間で所定のプロトコルに従ったハンドシェークが可能と
なり、半導体試験装置もしくはピン・エレクトロニクス
装置の機能に限定されずに、ＤＵＴに対するテストの幅
が広がる。

【００６９】具体的には、独立した複数の機能を有する
多機能製品をＤＵＴとしてテストを行う場合、半導体試
験装置は通常各機能を一つづつテストするようなアーキ
テクチャとなっており、それだけで異なる機能に対して
同時にテストを行うことは不可能ではないものの、その
ためのテストパターンの作成が非常に困難であるのに対
し、本実施形態のテストシステムでは外部装置と半導体
試験装置の両方から異なった機能テストを同時に行うこ
とができるので、テストに要する時間を大幅に短縮する
ことができる。また、外部装置の動作状況（ステータ
ス）を半導体試験装置で監視することができるため、外
部装置による疑似割込み的な処理が可能となり、テスト
中にむだ時間部分（ダミーサイクル）を挟む必要がなく
なる。

【００７０】外部装置の有効・無効の切り替えは、半導
体試験装置で設定するテストパターンにより制御するこ
とができるので、外部装置を用いたテストでも半導体試
験装置におけるダイナミックファンクションテストに位
置づけることができ、実時間処理が可能になると共に、
試験時間が短縮される。

【００７１】また、この外部装置の有効・無効の切り替
えは外部装置からでも行えるため、外部装置によりテス
トシステムを能動的に制御することが可能となる。しか
も、このときＤＵＴに対する信号方向も同時に外部装置
で制御できるので、接続可能な外部装置の機能に制限が
なくなり、例えばＤＵＴのデータバスなどを対象として
テストを行うとき、従来のように予め信号方向を考慮し
て複雑なテストパターンを作成する必要がなくなり、容
易にテストを行うことができる。

【００７２】なお、本発明は上記実施形態に限定される
ものではなく、以下のように種々変形して実施すること
ができる。例えば、本発明をパーソナルコンピュータな
どの拡張スロットに挿入する簡易試験装置に適用すれ
ば、通常のディジタル回路では発生不可能な波形を製品
に印加して試験を行うことができる。

【００７３】また、本発明を実機試験装置に適用すれ
ば、試験に必要な信号に関するシビアなレベル要求にも
容易に対応でき、試験対象からの信号の判定レベルにも
特別な規格を設けことができる。また、実機試験装置の
ドライバ、入力ピンの破壊などを未然に防止することも
できる。

【００７４】

【発明の効果】以上説明したように、本発明によればテ
ストシステムと共に外部装置を用いてテストを行うこと
ができるので、従来のように品質保証などに問題のある
実機テストを行う必要がなくなり、常に高精度でテスト
を行うことができる。

【００７５】テストモードの切り替えは、テストシステ
ムで設定されたテストパターンに基づいて行うことがで
きるので、外部装置を用いたテストでも実時間処理が可
能となる。さらに、このテストモードの切り替えは、外
部信号から入力される制御信号に基づいて行うこともで
きるので、外部装置による能動的なテストシステムの制
御も可能となる。

【００７６】外部信号に対する信号処理モードを任意に
切り替えることができるので、外部装置とテスト対象と
の間で直接信号処理を行うだけでなく、外部装置で生成
したテストパターンに対して自由にレベル設定およびレ
ベル判定を行うことができるうになり、例えばマージン
試験などの精度が向上する。

【００７７】また、外部装置によりテスト対象に対する
信号方向も制御できるので、接続する外部装置に機能制
限がなくなり、例えばテスト対象のデータバスなどに対
して処理を行う場合でも予めテストパターンとして信号
の入出力方向を定めておく必要がない。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るテストシステムの構
成を示すブロック図

【図２】図１中のピン・エレクトロニクス装置の回路構
成を示す図

【図３】図１中のピン・エレクトロニクス装置による信
号処理の例を示す図

【図４】同実施形態の動作を説明するための図

【図５】同実施形態の動作を説明するための図

【図６】同実施形態の動作を説明するための図

【図７】同実施形態の動作を説明するための図

【図８】同実施形態の動作を説明するための図

【図９】同実施形態の動作を説明するための図

【図１０】同実施形態の動作を説明するための図

【図１１】同実施形態の動作を説明するための図

【図１２】同実施形態の動作を説明するための図

【図１３】従来のピン・エレクトロニクス装置を用いた
テストシステムの構成を示すブロック図

【図１４】従来のピン・エレクトロニクス装置の回路構
成を示す図

【符号の説明】

１Ａ…ＤＣリレー，２Ａ…コンパレータリレー，２Ｂ…
アッテネータリレー，２Ｃ…ロードリレー，２Ｄ…ドラ
イバリレー，３Ａ，３Ｂ…コンパレータ，４Ａ，４Ｂ…
Ｄ／Ａコンバータ，５…ＡＮＤゲート，６…アクティブ
ロード，７Ａ〜７Ｃ…Ｄ／Ａコンバータ，８…ドライ
バ，９Ａ，９Ｂ…Ｄ／Ａコンバータ，１０…リレー，１
１Ａ，１１Ｂ…ＯＲゲート，１２…ゲート，１３…アッ
テネータ，１４…伝送路，１５…ＤＣ測定バス，２０…
半導体試験装置，２１…ＣＰＵ，２２…タイミング発生
器，２３…パターン発生器，２４…波形整形回路，２５
…ピン・エレクトロニクス装置，２６…パラメトリック
測定ユニット，２７…パフォーマンスボード，２８…被
測定デバイス，２９…外部装置，３０…比較レジスタ，
３１…切替部，３２…ドライバ部，３３…コンパレータ
部，３４…アクティブロード部，３５…ロードリレー，
ＣＤ，ＥＸＴ，Ｉ／Ｏ…端子、ＩＮ１，ＩＮ２…入力端
子、ＯＵＴ…出力端子

Claims

【特許請求の範囲】

【請求項１】予め設定されたテストパターンに従った入
力波形信号をテスト対象に印加したときの該テスト対象
からの出力波形信号から該テスト対象の機能を判定する
テストシステムに設置され、該テスト対象に印加する入
力波形信号のレベル設定および該テスト対象からの出力
波形信号のレベル判定を行う波形信号処理装置におい
て、前記テストシステム以外の外部装置と接続するための外
部接続端子と、前記テストシステムによるテストモードを前記外部接続
端子に接続された外部装置を用いる第１のモードと、前
記外部接続端子に接続された外部装置を用いない第２の
モードとのいずれかに切り替える切替手段と備えたこと
を特徴とする波形信号処理装置。
【請求項２】前記切替手段は、前記テストシステムにお
いて設定された前記テストパターンに基づいて、前記テ
ストシステムによるテストモードを切り替えることを特
徴とする請求項１に記載の波形信号処理装置。
【請求項３】前記外部接続端子として少なくとも前記外
部装置からの制御信号が入力される制御信号入力端子を
備え、前記切替手段は、前記制御信号入力端子から入力される
制御信号に基づいて、前記テストシステムによるテスト
モードを切り替えることを特徴とする請求項１に記載の
波形信号処理装置。
【請求項４】予め設定されたテストパターンに従った入
力波形信号をテスト対象に印加したときの該テスト対象
からの出力波形信号から該テスト対象の機能を判定する
テストシステムに設置され、該テスト対象に印加する入
力波形信号のレベル設定および該テスト対象からの出力
波形信号のレベル判定を行う波形信号処理装置におい
て、前記テストシステム以外の外部装置と接続するための外
部接続端子と、前記テストシステムによるテストモードを前記外部接続
端子に接続された外部装置を用いる第１のモードと前記
外部接続端子に接続された外部装置を用いない第２のモ
ードとのいずれかに切り替える第１の切替手段と、前記テストシステムによるテストモードが第１のモード
に切り替えられたとき、前記外部装置に対する信号処理
モードを前記外部装置からの信号を入力波形信号として
直接前記テスト対象に印加して、前記テスト対象からの
出力波形信号を直接前記外部装置に戻す第１のモード
と、前記外部装置からの信号に対して前記レベル設定を
行って得られる入力波形信号を前記テスト対象に印加し
て、前記テスト対象からの出力波形信号に対して前記レ
ベル判定を行って得られる信号を前記外部装置に戻す第
２のモードとのいずれかに切り替える第２の切替手段と
を備えたことを特徴とする波形信号処理装置。
【請求項５】前記第１の切替手段は、前記テストシステ
ムにおいて設定された前記テストパターンに基づいて、
前記テストシステムによるテストモードを切り替えるこ
とを特徴とする請求項４に記載の波形信号処理装置。
【請求項６】前記外部接続端子として少なくとも前記外
部装置からの制御信号が入力される制御信号入力端子を
備え、前記第１の切替手段は、前記制御信号入力端子から入力
される制御信号に基づいて前記テストシステムによるテ
ストモードを切り替えることを特徴とする請求項４に記
載の波形信号処理装置。
【請求項７】前記外部接続端子として少なくとも前記外
部装置からの制御信号が入力される制御信号入力端子を
備え、前記外部装置に対する信号処理モードが第２のモ
ードに切り替えられられたとき、該制御信号入力端子か
ら入力される制御信号に基づいて、前記入力波形信号を
前記テスト対象に印加するタイミングおよび前記出力波
形信号を前記テスト対象から受けるタイミングを定める
ことを特徴とする請求項４に記載の波形信号処理装置。