JP3104739B2 - Ｌｓｉの不良解析に用いるｌｓｉテスター - Google Patents
Ｌｓｉの不良解析に用いるｌｓｉテスターInfo
- Publication number
- JP3104739B2 JP3104739B2 JP08092336A JP9233696A JP3104739B2 JP 3104739 B2 JP3104739 B2 JP 3104739B2 JP 08092336 A JP08092336 A JP 08092336A JP 9233696 A JP9233696 A JP 9233696A JP 3104739 B2 JP3104739 B2 JP 3104739B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- pattern
- flop
- flip
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩのテストに用
いるＬＳＩテスターに属し、特にＬＳＩの不良解析に用
いるＬＳＩテスタに属する。
いるＬＳＩテスターに属し、特にＬＳＩの不良解析に用
いるＬＳＩテスタに属する。
【０００２】
【従来の技術】従来のＬＳＩの故障解析では、その故障
箇所を特定するために、ＥＢテスターを使用して故障の
解析を行うか、もしくは電子計算機上において故障シミ
ュレーションを行うことによって故障の解析が行われて
いる。
箇所を特定するために、ＥＢテスターを使用して故障の
解析を行うか、もしくは電子計算機上において故障シミ
ュレーションを行うことによって故障の解析が行われて
いる。
【０００３】従来技術としては、特開平５−３４１００
５号公報に、テスタエラー観測点情報を基に、エラー観
測点別回路グループ分け手段により、各エラー観測点か
らファンイントレースを行って故障回路をエラー観測点
別にグループ分けを行う故障検出システムが開示されて
いる。この故障検出システムでは、エラー確率算出手段
によって故障を仮定して故障シミュレーションを行い、
この仮定した故障が存在する回路グループのエラー観測
点がテスターでエラーとなる回数とエラー観測点の故障
シミュレーションでの故障検出回数とによりエラー確率
を算出し、エラー原因を出力する。
５号公報に、テスタエラー観測点情報を基に、エラー観
測点別回路グループ分け手段により、各エラー観測点か
らファンイントレースを行って故障回路をエラー観測点
別にグループ分けを行う故障検出システムが開示されて
いる。この故障検出システムでは、エラー確率算出手段
によって故障を仮定して故障シミュレーションを行い、
この仮定した故障が存在する回路グループのエラー観測
点がテスターでエラーとなる回数とエラー観測点の故障
シミュレーションでの故障検出回数とによりエラー確率
を算出し、エラー原因を出力する。
【０００４】
【発明が解決しようとする課題】ＥＢテスターによる故
障解析に関しては、ＥＢテスターそのものに特殊な機構
を要するとともに、一般的に高価なテスターであり、大
量の解析には不向きであるという問題がある。また、Ｅ
ＢテスターによるＬＳＩの故障解析においては、表面か
ら深い部分に故障箇所がある場合、その故障箇所を特定
することが困難であるという問題がある。
障解析に関しては、ＥＢテスターそのものに特殊な機構
を要するとともに、一般的に高価なテスターであり、大
量の解析には不向きであるという問題がある。また、Ｅ
ＢテスターによるＬＳＩの故障解析においては、表面か
ら深い部分に故障箇所がある場合、その故障箇所を特定
することが困難であるという問題がある。
【０００５】さらに、電子計算機による多層構造の故障
シミュレーションによる故障解析では、特に故障箇所の
特定に用いる場合、一般的に膨大な計算機時間を必要と
し、大規模ＬＳＩ全体に対して適用することが困難であ
る。また、故障のモードが、ある論理値に固定してしま
う縮退故障に対する解析に限定されてしまうという問題
がある。
シミュレーションによる故障解析では、特に故障箇所の
特定に用いる場合、一般的に膨大な計算機時間を必要と
し、大規模ＬＳＩ全体に対して適用することが困難であ
る。また、故障のモードが、ある論理値に固定してしま
う縮退故障に対する解析に限定されてしまうという問題
がある。
【０００６】それ故に本発明の課題は、ＬＳＩの故障箇
所のしぼりこみを容易とする故障解析に用いるＬＳＩテ
スターを提供することにある。
所のしぼりこみを容易とする故障解析に用いるＬＳＩテ
スターを提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、スキャ
ンパスを内蔵したＬＳＩ用のパタン生成器と、出力パタ
ン比較器とを含むＬＳＩテスターであって、不一致を検
出したフリップフロップまたは外部端子から回路情報を
もとに、信号の流れとは逆方向に接続を追跡し、前記不
一致を検出したフリップフロップまたは外部端子から最
初に到達するフリップフロップまたは外部端子を求める
パストレースの機能を有するパストレース手段を内部に
有し、あるいは前記パストレース機能を実行可能な外部
の電子計算器との通信手段を有し、前記最初に到達する
フリップフロップまたは外部端子に対し、不一致を発見
するパタンの値を順次変化させる機能を有する順次変化
手段を備えていることを特徴とするＬＳＩの不良解析に
用いるＬＳＩテスターが得られる。
ンパスを内蔵したＬＳＩ用のパタン生成器と、出力パタ
ン比較器とを含むＬＳＩテスターであって、不一致を検
出したフリップフロップまたは外部端子から回路情報を
もとに、信号の流れとは逆方向に接続を追跡し、前記不
一致を検出したフリップフロップまたは外部端子から最
初に到達するフリップフロップまたは外部端子を求める
パストレースの機能を有するパストレース手段を内部に
有し、あるいは前記パストレース機能を実行可能な外部
の電子計算器との通信手段を有し、前記最初に到達する
フリップフロップまたは外部端子に対し、不一致を発見
するパタンの値を順次変化させる機能を有する順次変化
手段を備えていることを特徴とするＬＳＩの不良解析に
用いるＬＳＩテスターが得られる。
【０００８】
【作用】本発明のＬＳＩテスターによると、パストレー
ス機能により、不一致出力を検出する出力端子またはフ
リップフロップに到達可能な入力端子またはフリップフ
ロップを求めることが可能で、パタンの一部を反転する
機能により、関係する入力端子あるいはフリップフロッ
プを限定することが可能となり、この限定された入力端
子あるいはフリップフロップの値のみを対象として、パ
タン生成を順次行うことにより、故障箇所のしぼりこみ
を容易とする。
ス機能により、不一致出力を検出する出力端子またはフ
リップフロップに到達可能な入力端子またはフリップフ
ロップを求めることが可能で、パタンの一部を反転する
機能により、関係する入力端子あるいはフリップフロッ
プを限定することが可能となり、この限定された入力端
子あるいはフリップフロップの値のみを対象として、パ
タン生成を順次行うことにより、故障箇所のしぼりこみ
を容易とする。
【０００９】本発明のＬＳＩテスターは、通常のＬＳＩ
テスターと同じ出力端子の値を論理レベルで比較するか
電流を測定し通常値を比較する方式であり、ＥＢテスタ
ーのように、電子線を利用する特殊な機構は必要としな
い。
テスターと同じ出力端子の値を論理レベルで比較するか
電流を測定し通常値を比較する方式であり、ＥＢテスタ
ーのように、電子線を利用する特殊な機構は必要としな
い。
【００１０】
【発明の実施の形態】図１は本発明のＬＳＩの故障解析
に用いるＬＳＩテスターの第１の実施の形態例を示すブ
ロック構成図である。
に用いるＬＳＩテスターの第１の実施の形態例を示すブ
ロック構成図である。
【００１１】ＬＳＩテスター１は、スキャンパスを内蔵
したＬＳＩ用のパタン生成器（パタンジェネレータ）２
と、出力パタン比較器（コンパレータ）６とを備えてい
る。さらにＬＳＩテスター１は、不一致を検出したフリ
ップフロップあるいは外部端子から回路の内部を回路情
報をもとに信号の流れとは逆方向に接続を追跡し、その
不一致点から最初に到達するフリップフロップあるいは
外部端子を求めるパストレース機能を有するパス解析手
段（パス解析部）４、あるいはパストレース機能を実行
可能な電子計算機との通信手段を有し、その最初に到達
するフリップフロップあるいは外部端子に対し、不一致
を発見するパタンの値を順次変化させる機能を有する順
次変化手段（順次反転パタン生成部）５を備えている。
ここで、パストレースを外部の電子計算機で行う場合
は、テスター側には通信手段が必要となるが、これは通
常、ネットワークを介したデータの送受信で実現され
る。具体的には、不一致点の情報をテスター側から外部
電子計算機に送り、外部電子計算器によってもとめられ
た不一致点から最初に到達するフリップフロップあるい
は外部端子の情報を、外部電子計算機からテスターが受
け取ることになる。
したＬＳＩ用のパタン生成器（パタンジェネレータ）２
と、出力パタン比較器（コンパレータ）６とを備えてい
る。さらにＬＳＩテスター１は、不一致を検出したフリ
ップフロップあるいは外部端子から回路の内部を回路情
報をもとに信号の流れとは逆方向に接続を追跡し、その
不一致点から最初に到達するフリップフロップあるいは
外部端子を求めるパストレース機能を有するパス解析手
段（パス解析部）４、あるいはパストレース機能を実行
可能な電子計算機との通信手段を有し、その最初に到達
するフリップフロップあるいは外部端子に対し、不一致
を発見するパタンの値を順次変化させる機能を有する順
次変化手段（順次反転パタン生成部）５を備えている。
ここで、パストレースを外部の電子計算機で行う場合
は、テスター側には通信手段が必要となるが、これは通
常、ネットワークを介したデータの送受信で実現され
る。具体的には、不一致点の情報をテスター側から外部
電子計算機に送り、外部電子計算器によってもとめられ
た不一致点から最初に到達するフリップフロップあるい
は外部端子の情報を、外部電子計算機からテスターが受
け取ることになる。
【００１２】７はテストされるＬＳＩ（ＤＵＴ）であ
り、８は回路情報の入ったファイルである。ファイル８
は、通常はネットリスト、あるいはネットリストとブロ
ック情報とが入っているファイルである。
り、８は回路情報の入ったファイルである。ファイル８
は、通常はネットリスト、あるいはネットリストとブロ
ック情報とが入っているファイルである。
【００１３】通常はパタンジェネレータ２で、入力され
たテストパタンをもとに、ＬＳＩ７に加えるべきパタン
を１つ取り出し、各外部端子に与えるべき値を生成し、
ドライバー３を介して電気信号としてＬＳＩ７に与えら
れる。ＬＳＩ７の出力信号は、スキャンフリップフロッ
プの値も含め、コンパレータ６で正解と比較される。こ
の時差異が検出された場合は不良となる。
たテストパタンをもとに、ＬＳＩ７に加えるべきパタン
を１つ取り出し、各外部端子に与えるべき値を生成し、
ドライバー３を介して電気信号としてＬＳＩ７に与えら
れる。ＬＳＩ７の出力信号は、スキャンフリップフロッ
プの値も含め、コンパレータ６で正解と比較される。こ
の時差異が検出された場合は不良となる。
【００１４】不良箇所を特定するために、本発明の構成
では、以下のように動作する。コンパレータ６で不一致
が検出されたパタンに対し、不一致の検出された外部端
子あるいはフリップフロップを求める。以下これを不一
致検出点と呼ぶ。パス解析部４では、回路情報が入って
いるファイル８を用いて不一致検出点から、信号の流れ
とは逆方向にトレースを行い、到達するフリップフロッ
プあるいは外部端子を求める。以下、これを到達点と呼
ぶ。この到達点の情報をもとに、順次反転パタン生成部
５より、到達点のパタンを順次反転するパタンを生成
し、これをパタンジェネレータ２、ドライバー３を介し
てＬＳＩ７に与える。ＬＳＩ７の出力はコンパレータ６
で比較し、各パタンに対する、出力値を観測する。この
出力値の変化と回路情報が入っているファイル８より故
障の可能性のある箇所をしぼりこむことが可能となる。
では、以下のように動作する。コンパレータ６で不一致
が検出されたパタンに対し、不一致の検出された外部端
子あるいはフリップフロップを求める。以下これを不一
致検出点と呼ぶ。パス解析部４では、回路情報が入って
いるファイル８を用いて不一致検出点から、信号の流れ
とは逆方向にトレースを行い、到達するフリップフロッ
プあるいは外部端子を求める。以下、これを到達点と呼
ぶ。この到達点の情報をもとに、順次反転パタン生成部
５より、到達点のパタンを順次反転するパタンを生成
し、これをパタンジェネレータ２、ドライバー３を介し
てＬＳＩ７に与える。ＬＳＩ７の出力はコンパレータ６
で比較し、各パタンに対する、出力値を観測する。この
出力値の変化と回路情報が入っているファイル８より故
障の可能性のある箇所をしぼりこむことが可能となる。
【００１５】図２は本発明のＬＳＩテスターの第２の実
施の形態例を示している。なお、図１と同じ部分には同
じ符号を付して説明を省略する。
施の形態例を示している。なお、図１と同じ部分には同
じ符号を付して説明を省略する。
【００１６】第２の実施の形態例に示すＬＳＩテスター
１は、第１の実施形態例の構成に電源電流測定機能を有
する電源電流測定手段（電源電流測定部）１０が付加さ
れている。電源電流測定部１０は、パタンの値を順次変
化させる段階で、電源電流の測定機能を動作させる構成
をもつ。
１は、第１の実施形態例の構成に電源電流測定機能を有
する電源電流測定手段（電源電流測定部）１０が付加さ
れている。電源電流測定部１０は、パタンの値を順次変
化させる段階で、電源電流の測定機能を動作させる構成
をもつ。
【００１７】通常はパタンジェネレータ２で、入力され
たテストパタンをもとに、ＬＳＩ７に加えるべきパタン
を１つ取り出し、各外部端子に与えるべき値を生成し、
ドライバー３を介して電気信号としてＬＳＩ７に与えら
れる。ＬＳＩ７の出力信号は、スキャンフリップフロッ
プの値も含め、コンパレータ６で正解と比較される。こ
の時差異が検出された場合は不良となる。この不良箇所
を特定するために、第２の実施の形態例の構成では、以
下のように動作する。
たテストパタンをもとに、ＬＳＩ７に加えるべきパタン
を１つ取り出し、各外部端子に与えるべき値を生成し、
ドライバー３を介して電気信号としてＬＳＩ７に与えら
れる。ＬＳＩ７の出力信号は、スキャンフリップフロッ
プの値も含め、コンパレータ６で正解と比較される。こ
の時差異が検出された場合は不良となる。この不良箇所
を特定するために、第２の実施の形態例の構成では、以
下のように動作する。
【００１８】コンパレータ６で不一致が検出されたパタ
ンに対し、パス解析部４では、回路情報が入っているフ
ァイル８を用いて不一致検出点から、信号の流れとは逆
方向にトレースを行い到達点を求める。この到達点の情
報をもとに、順次反転パタン生成部５より、到達点のパ
タンを順次反転するパタンを生成し、これをドライバー
３を介してＬＳＩ７に与え、その出力をコンパレータ６
で比較し、各パタンに対する出力値を観測するととも
に、電源電流測定部１０を用いて、異常電流が流れるか
否かを観測する。
ンに対し、パス解析部４では、回路情報が入っているフ
ァイル８を用いて不一致検出点から、信号の流れとは逆
方向にトレースを行い到達点を求める。この到達点の情
報をもとに、順次反転パタン生成部５より、到達点のパ
タンを順次反転するパタンを生成し、これをドライバー
３を介してＬＳＩ７に与え、その出力をコンパレータ６
で比較し、各パタンに対する出力値を観測するととも
に、電源電流測定部１０を用いて、異常電流が流れるか
否かを観測する。
【００１９】特にＣＭＯＳＬＳＩに関しては、各パタン
に対し異常電流が流れるか否かの情報から、故障の可能
性のある箇所をしぼりこむことが可能となる。
に対し異常電流が流れるか否かの情報から、故障の可能
性のある箇所をしぼりこむことが可能となる。
【００２０】次に、図３乃至図５を用いて、ＬＳＩ７の
故障解析の方法を説明する。
故障解析の方法を説明する。
【００２１】図３は対象となる回路を示している。図３
において、通常のデータ入力端子であるＩ１−入力端子
（通常入力端子）３０１，ＳＩ−入力端子（スキャンデ
ータ入力端子）３０２、通常のデータ入力端子であるＩ
２−入力端子（通常入力端子）３０３、ＳＥＬ−入力端
子（スキャンモード制御端子）３０４、及びＣＬＫ−入
力端子（クロック端子）３０５のうち、特にＳＩ−入力
端子３０２はスキャンデータを入力するための入力端子
であり、ＳＥＬ−入力端子３０４はテストモードとスキ
ャンパスレジスタのシフトモードを切り替えるモード端
子である。Ｉ２−入力端子３０３は、組み合わせ回路３
０６に接続されている。
において、通常のデータ入力端子であるＩ１−入力端子
（通常入力端子）３０１，ＳＩ−入力端子（スキャンデ
ータ入力端子）３０２、通常のデータ入力端子であるＩ
２−入力端子（通常入力端子）３０３、ＳＥＬ−入力端
子（スキャンモード制御端子）３０４、及びＣＬＫ−入
力端子（クロック端子）３０５のうち、特にＳＩ−入力
端子３０２はスキャンデータを入力するための入力端子
であり、ＳＥＬ−入力端子３０４はテストモードとスキ
ャンパスレジスタのシフトモードを切り替えるモード端
子である。Ｉ２−入力端子３０３は、組み合わせ回路３
０６に接続されている。
【００２２】また、Ｆ１−スキャンフリップフロップ３
０７、Ｆ２−スキャンフリップフロップ３０８、Ｆ３−
スキャンフリップフロップ３０９、Ｆ４−スキャンフリ
ップフロップ３１０、Ｆ６−スキャンフリップフロップ
３１６、及びＦ５−スキャンフリップフロップ３１７の
各スキャンフリップフロップに示すＳＩ、Ｄ、ＳＥＬ、
Ｃ、Ｑ、の記号は、それぞれスキャン入力、データ入
力、スキャン入力とデータ入力の選択入力、クロック入
力、データ出力を表している。Ｇ１−３１１、Ｇ２−３
１２、Ｇ４−３１４、Ｇ５−３１５はＡＮＤゲート、Ｇ
３−３１３はインバータである。ＳＯ−３１８は、スキ
ャンデータを出力する出力端子（スキャンデータ出力端
子）であり、Ｏ１−３１９は出力端子（通常出力端子）
である。
０７、Ｆ２−スキャンフリップフロップ３０８、Ｆ３−
スキャンフリップフロップ３０９、Ｆ４−スキャンフリ
ップフロップ３１０、Ｆ６−スキャンフリップフロップ
３１６、及びＦ５−スキャンフリップフロップ３１７の
各スキャンフリップフロップに示すＳＩ、Ｄ、ＳＥＬ、
Ｃ、Ｑ、の記号は、それぞれスキャン入力、データ入
力、スキャン入力とデータ入力の選択入力、クロック入
力、データ出力を表している。Ｇ１−３１１、Ｇ２−３
１２、Ｇ４−３１４、Ｇ５−３１５はＡＮＤゲート、Ｇ
３−３１３はインバータである。ＳＯ−３１８は、スキ
ャンデータを出力する出力端子（スキャンデータ出力端
子）であり、Ｏ１−３１９は出力端子（通常出力端子）
である。
【００２３】今、正常回路との値の不一致がＦ５−スキ
ャンフリップフロップ３１７から検出されたとする。こ
の場合、パス解析部４により求められる。このフリップ
フロップに到達可能な外部端子あるいはフリップフロッ
プは、Ｉ１−入力端子３０１と、Ｆ１−スキャンフリッ
プフロップ３０７、Ｆ２−スキャンフリップフロップ３
０８、及びＦ４−スキャンフリップフロップ３１０とな
る。順次反転パタン生成部５では、これらの端子の値の
みを対象として、一部あるいは全部の値を反転させたパ
タンを生成する。
ャンフリップフロップ３１７から検出されたとする。こ
の場合、パス解析部４により求められる。このフリップ
フロップに到達可能な外部端子あるいはフリップフロッ
プは、Ｉ１−入力端子３０１と、Ｆ１−スキャンフリッ
プフロップ３０７、Ｆ２−スキャンフリップフロップ３
０８、及びＦ４−スキャンフリップフロップ３１０とな
る。順次反転パタン生成部５では、これらの端子の値の
みを対象として、一部あるいは全部の値を反転させたパ
タンを生成する。
【００２４】図４及び図５は、パス解析から到達点がＩ
１−入力端子３０１、Ｆ１−スキャンフリップフロップ
３０７、Ｆ２−スキャンフリップフロップ、及びＦ４−
スキャンフリップフロップ３１０と求められたときに順
次反転パタン生成部５から生成されるパタンの例であ
る。
１−入力端子３０１、Ｆ１−スキャンフリップフロップ
３０７、Ｆ２−スキャンフリップフロップ、及びＦ４−
スキャンフリップフロップ３１０と求められたときに順
次反転パタン生成部５から生成されるパタンの例であ
る。
【００２５】図４において、符号４０１で示す横の列は
端子名（又はスキャンフリップフロップ名）であり、ス
キャンパス制御以外の通常の入力端子とスキャンパスフ
リップフロップを示している。スキャンパスフリップフ
ロップの値は、スキャンパスデータ入力端子からシリア
ルに入力される値を示している。４０２で示す縦の行は
パタン番号である。４０３は各パタン番号に対し与えら
れる入力端子あるいはフリップフロップ毎のパタンを示
している。
端子名（又はスキャンフリップフロップ名）であり、ス
キャンパス制御以外の通常の入力端子とスキャンパスフ
リップフロップを示している。スキャンパスフリップフ
ロップの値は、スキャンパスデータ入力端子からシリア
ルに入力される値を示している。４０２で示す縦の行は
パタン番号である。４０３は各パタン番号に対し与えら
れる入力端子あるいはフリップフロップ毎のパタンを示
している。
【００２６】図５においても同様で、５０１で示す横の
列は端子名であり、スキャンパス制御以外の通常の入力
端子とスキャンパスフリップフロップを示している。ス
キャンパスフリップフロップの値は、スキャンパスデー
タ入力端子からシリアルに入力される値を示している。
５０２で示す縦の行はパタン番号である。５０３は各パ
タン番号に対し与えられる入力端子あるいはフリップフ
ロップ毎のパタンを示している。
列は端子名であり、スキャンパス制御以外の通常の入力
端子とスキャンパスフリップフロップを示している。ス
キャンパスフリップフロップの値は、スキャンパスデー
タ入力端子からシリアルに入力される値を示している。
５０２で示す縦の行はパタン番号である。５０３は各パ
タン番号に対し与えられる入力端子あるいはフリップフ
ロップ毎のパタンを示している。
【００２７】図４において第０パタンは、不一致が発見
されたパタンつまり値の反転を行なっていないパタンで
ある。第１パタンから第４パタンまでは対象の到達点の
値を１つだけ順次反転したパタンであり、第５パタンか
ら第１０パタンまでは到達点の値を２つづつ順次反転し
たパタンであり、第１１パタンから第１４パタンまでは
到達点の値を３つずつ順次反転させたパタンであり、第
１５パタンは到達点の値を全部反転させたものである。
この場合、入力を変化させてゆく途中で、不良箇所の特
定が可能となる場合があり、不良箇所が特定可能となっ
た時点で、パタンの入力を打ち切ることも可能である。
されたパタンつまり値の反転を行なっていないパタンで
ある。第１パタンから第４パタンまでは対象の到達点の
値を１つだけ順次反転したパタンであり、第５パタンか
ら第１０パタンまでは到達点の値を２つづつ順次反転し
たパタンであり、第１１パタンから第１４パタンまでは
到達点の値を３つずつ順次反転させたパタンであり、第
１５パタンは到達点の値を全部反転させたものである。
この場合、入力を変化させてゆく途中で、不良箇所の特
定が可能となる場合があり、不良箇所が特定可能となっ
た時点で、パタンの入力を打ち切ることも可能である。
【００２８】図５において第０パタンは、不一致が発見
されたパタンつまり値の反転を行なっていないパタンで
ある。第１パタンから第１６パタンまでは、到達点のみ
をとりだし、これに対し可能なすべての組み合わせの入
力を順次、Ｉ１−入力端子３０１を最下位ビット、Ｆ１
−スキャンパスフリップフロップ３０７をその次のビッ
ト、Ｆ２−スキャンパスフリップフロップ３０８をさら
にその次のビット、Ｆ４−スキャンパスフリップフロッ
プ３１０を最上位ビットとしてカウントアップパタンと
して生成したものである。
されたパタンつまり値の反転を行なっていないパタンで
ある。第１パタンから第１６パタンまでは、到達点のみ
をとりだし、これに対し可能なすべての組み合わせの入
力を順次、Ｉ１−入力端子３０１を最下位ビット、Ｆ１
−スキャンパスフリップフロップ３０７をその次のビッ
ト、Ｆ２−スキャンパスフリップフロップ３０８をさら
にその次のビット、Ｆ４−スキャンパスフリップフロッ
プ３１０を最上位ビットとしてカウントアップパタンと
して生成したものである。
【００２９】基本的に、不良箇所の特定は、図１に示し
た第１の実施の形態例の構成の場合は、端子の出力値あ
るいはフリップフロップに取り込まれる値の変化を観測
し解析することになり、図２に示した第２の実施の形態
例の構成の場合は、さらに異常電流が流れるか否かの情
報をもとに解析することが可能である。
た第１の実施の形態例の構成の場合は、端子の出力値あ
るいはフリップフロップに取り込まれる値の変化を観測
し解析することになり、図２に示した第２の実施の形態
例の構成の場合は、さらに異常電流が流れるか否かの情
報をもとに解析することが可能である。
【００３０】以下に故障箇所をしぼりこむ、解析手法の
例を述べる。
例を述べる。
【００３１】対象とする故障を縮退故障に限定し、図１
に示した第１の実施の形態例の構成をとる場合は、順次
反転パタン生成部５によって生成されるパタンに対し、
故障シミュレーションによって求めることが可能であ
る。この場合の故障シミュレーションは、不一致検出点
と到達点に囲まれる、回路の一部の故障に対してのみ行
うことが可能である。
に示した第１の実施の形態例の構成をとる場合は、順次
反転パタン生成部５によって生成されるパタンに対し、
故障シミュレーションによって求めることが可能であ
る。この場合の故障シミュレーションは、不一致検出点
と到達点に囲まれる、回路の一部の故障に対してのみ行
うことが可能である。
【００３２】図１に示した第１の実施の形態例の構成で
は、与えられたパタンに対し、故障箇所で生成される値
が正常な値と異なる値が回路内部に生成されたとして
も、その値の違いが端子あるいはスキャンフリップフロ
ップまで伝播されなければ検出することは不可能である
が、図２に示した第２の実施の形態例の構成を取る場合
には、故障箇所が電流異常を起こす条件になった場合
に、ただちに検出することが可能であり、より少ないパ
タンで、あるいはより短時間で解析が行える可能性が強
い。
は、与えられたパタンに対し、故障箇所で生成される値
が正常な値と異なる値が回路内部に生成されたとして
も、その値の違いが端子あるいはスキャンフリップフロ
ップまで伝播されなければ検出することは不可能である
が、図２に示した第２の実施の形態例の構成を取る場合
には、故障箇所が電流異常を起こす条件になった場合
に、ただちに検出することが可能であり、より少ないパ
タンで、あるいはより短時間で解析が行える可能性が強
い。
【００３３】
【発明の効果】以上、各実施の形態例で説明したよう
に、本発明の故障解析に用いるＬＳＩテスターによる
と、パストレース機能を有するパストレース手段によ
り、不一致出力を検出する出力端子またはフリップフロ
ップに到達可能な入力端子またはフリップフロップを求
めることが可能であり、パタンの一部を反転する機能に
より、関係する入力端子あるいはフリップフロップを限
定することが可能となる。
に、本発明の故障解析に用いるＬＳＩテスターによる
と、パストレース機能を有するパストレース手段によ
り、不一致出力を検出する出力端子またはフリップフロ
ップに到達可能な入力端子またはフリップフロップを求
めることが可能であり、パタンの一部を反転する機能に
より、関係する入力端子あるいはフリップフロップを限
定することが可能となる。
【００３４】この限定された入力端子あるいはフリップ
フロップの値のみを対象として、パタン生成を順次行う
ことにより、故障箇所のしぼりこみが容易となる。
フロップの値のみを対象として、パタン生成を順次行う
ことにより、故障箇所のしぼりこみが容易となる。
【００３５】また、本発明のＬＳＩテスターは、通常の
ＬＳＩテスターと同じ出力端子の値を論理レベルで比較
するか電流を測定し通常値を比較する方式であり、ＥＢ
テスターのように、電子線を利用する特殊な機構が不要
となるという効果を奏する。
ＬＳＩテスターと同じ出力端子の値を論理レベルで比較
するか電流を測定し通常値を比較する方式であり、ＥＢ
テスターのように、電子線を利用する特殊な機構が不要
となるという効果を奏する。
【図１】本発明の故障解析に用いるＬＳＩテスターの第
１の実施の形態例を示すブロック構成図である。
１の実施の形態例を示すブロック構成図である。
【図２】本発明の故障解析に用いるＬＳＩテスターの第
２の実施の形態例を示すブロック構成図である。
２の実施の形態例を示すブロック構成図である。
【図３】本発明の故障解析に用いるＬＳＩテスターに適
用する回路の例を示す回路構成図である。
用する回路の例を示す回路構成図である。
【図４】本発明の故障解析に用いるＬＳＩテスターに適
用する場合の検証用パタンの作成例を示すパターン図で
ある。
用する場合の検証用パタンの作成例を示すパターン図で
ある。
【図５】本発明の故障解析に用いるＬＳＩテスターに適
用する場合の検証用パタンの作成例を示すパターン図で
ある。
用する場合の検証用パタンの作成例を示すパターン図で
ある。
１ ＬＳＩテスター ２ パタンジェネレータ ３ ドライバー ４ パス解析部 ５ 順次反転パタン生成部 ６ コンパレータ ７ ＬＳＩ ８ ファイル １０ 電源電流測定部 ３０１，３０３ 入力端子（通常入力端子） ３０２ 入力端子（スキャンデータ入力端子） ３０４ 入力端子（スキャンモード制御端子） ３０５ 入力端子（クロック端子） ３０６ 組み合わせ回路 ３０７，３０８，３０９，３１０，３１６，３１７
スキャンフリップフロップ ３１１，３１２，３１４，３１５ ＡＮＤゲート ３１３ インバータ ３１８ 出力端子（スキャンデータ出力端子） ３１９ 出力端子（通常出力端子） ４０１，５０１ 端子名（あるいはフリップフロップ
名） ４０２，５０２ パタン番号 ４０３，５０３ 各パタン番号に対し与えられる入力
端子あるいはフリップフロップ毎のパタン
スキャンフリップフロップ ３１１，３１２，３１４，３１５ ＡＮＤゲート ３１３ インバータ ３１８ 出力端子（スキャンデータ出力端子） ３１９ 出力端子（通常出力端子） ４０１，５０１ 端子名（あるいはフリップフロップ
名） ４０２，５０２ パタン番号 ４０３，５０３ 各パタン番号に対し与えられる入力
端子あるいはフリップフロップ毎のパタン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28
Claims (2)
- 【請求項１】 スキャンパスを内蔵したＬＳＩ用のパタ
ン生成器と、出力パタン比較器とを含むＬＳＩテスター
であって、不一致を検出したフリップフロップまたは外
部端子から回路情報をもとに、信号の流れとは逆方向に
接続を追跡し、前記不一致を検出したフリップフロップ
または外部端子から最初に到達するフリップフロップま
たは外部端子を求めるパストレースの機能を有するパス
トレース手段を内部に有し、あるいは前記パストレース
機能を実行可能な外部の電子計算器との通信手段を有
し、前記最初に到達するフリップフロップまたは外部端
子に対し、不一致を発見するパタンの値を順次変化させ
る機能を有する順次変化手段を備えていることを特徴と
するＬＳＩの不良解析に用いるＬＳＩテスター。 - 【請求項２】 請求項１のＬＳＩの不良解析に用いるＬ
ＳＩテスターにおいて、パタンの値を順次変化させる段
階で電源電流を測定する電源電流測定手段を備えている
ことを特徴とするＬＳＩの不良解析に用いるＬＳＩテス
ター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08092336A JP3104739B2 (ja) | 1996-04-15 | 1996-04-15 | Ｌｓｉの不良解析に用いるｌｓｉテスター |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08092336A JP3104739B2 (ja) | 1996-04-15 | 1996-04-15 | Ｌｓｉの不良解析に用いるｌｓｉテスター |
| US09/053,479 US6105156A (en) | 1996-01-23 | 1998-04-01 | LSI tester for use in LSI fault analysis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09281189A JPH09281189A (ja) | 1997-10-31 |
| JP3104739B2 true JP3104739B2 (ja) | 2000-10-30 |
Family
ID=26433789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08092336A Expired - Fee Related JP3104739B2 (ja) | 1996-04-15 | 1996-04-15 | Ｌｓｉの不良解析に用いるｌｓｉテスター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104739B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883115B2 (en) | 2001-09-10 | 2005-04-19 | Nec Electronics Corporation | LSI diagnostic system and method of diagnosing LSI |
-
1996
- 1996-04-15 JP JP08092336A patent/JP3104739B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883115B2 (en) | 2001-09-10 | 2005-04-19 | Nec Electronics Corporation | LSI diagnostic system and method of diagnosing LSI |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09281189A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Edirisooriya et al. | Diagnosis of scan path failures | |
| EP0663092B1 (en) | Robust delay fault built-in self-testing method and apparatus | |
| Yang et al. | Quick scan chain diagnosis using signal profiling | |
| JP3018996B2 (ja) | 故障個所特定化方法 | |
| US6785855B2 (en) | Implementation of an assertion check in ATPG models | |
| US6883115B2 (en) | LSI diagnostic system and method of diagnosing LSI | |
| US6173426B1 (en) | Method of locating faults in LSI | |
| Favalli et al. | Sensing circuit for on-line detection of delay faults | |
| JPH11142482A (ja) | タイミング故障診断方法及び装置 | |
| US7039843B2 (en) | Modeling custom scan flops in level sensitive scan design | |
| JP2904129B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法 | |
| US6105156A (en) | LSI tester for use in LSI fault analysis | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| JP2715989B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| JPS63140969A (ja) | 試験容易化方式 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JP2000304829A (ja) | 半導体検査方法 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| JP3126833B2 (ja) | 集積回路の故障診断装置 | |
| Yamada et al. | A simple technique for locating gate-level faults in combinational circuits | |
| JPH0777562A (ja) | ショート故障診断データ生成方法 | |
| Yamazaki et al. | An approach of diagnosing single bridging faults in CMOS combinational circuits | |
| Lin et al. | Accurate diagnosis of multiple faults |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000802 |
|
| LAPS | Cancellation because of no payment of annual fees |