JP2715989B2 - Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 - Google Patents
Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法Info
- Publication number
- JP2715989B2 JP2715989B2 JP7129769A JP12976995A JP2715989B2 JP 2715989 B2 JP2715989 B2 JP 2715989B2 JP 7129769 A JP7129769 A JP 7129769A JP 12976995 A JP12976995 A JP 12976995A JP 2715989 B2 JP2715989 B2 JP 2715989B2
- Authority
- JP
- Japan
- Prior art keywords
- ftp
- output
- block
- lsi
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は非破壊でＣＭＯＳ（相補
型MOS）ＬＳＩの内部故障を検出する方法に関し、特に
出力端子より出力される信号が期待値と異なるモードと
論理動作の静止状態電源電流が規格値を越えるモードで
の論理動作テストパターンを用いてＬＳＩの故障箇所を
限定し、限定箇所に故障を定義して論理シミュレーショ
ンを行ない故障箇所を絞り込む方法に関する。
型MOS）ＬＳＩの内部故障を検出する方法に関し、特に
出力端子より出力される信号が期待値と異なるモードと
論理動作の静止状態電源電流が規格値を越えるモードで
の論理動作テストパターンを用いてＬＳＩの故障箇所を
限定し、限定箇所に故障を定義して論理シミュレーショ
ンを行ない故障箇所を絞り込む方法に関する。
【０００２】
【従来の技術】非破壊にてＬＳＩの故障箇所を絞り込む
従来の方式として、図８に示すように、ＬＳＩの入力端
子より入力信号を入力した時出力端子から出力される信
号が期待値と異なっていた時、その出力値と期待値の違
いを利用して故障箇所を推論する方式が採用されてい
る。通常、故障箇所検出手法として故障シミュレーショ
ンが用いられている。
従来の方式として、図８に示すように、ＬＳＩの入力端
子より入力信号を入力した時出力端子から出力される信
号が期待値と異なっていた時、その出力値と期待値の違
いを利用して故障箇所を推論する方式が採用されてい
る。通常、故障箇所検出手法として故障シミュレーショ
ンが用いられている。
【０００３】故障シミュレーションは、ＬＳＩ内部に故
障を仮定した後（工程801）、論理動作テストパターン
（Functional Test Pattern；「ＦＴＰ」という）を入
力して出力値をシミュレーションする（工程803）もの
であり、シミュレーション結果は故障辞書と称する各仮
定故障に対応した入出力論理状態の表としてまとめられ
る（工程804）。
障を仮定した後（工程801）、論理動作テストパターン
（Functional Test Pattern；「ＦＴＰ」という）を入
力して出力値をシミュレーションする（工程803）もの
であり、シミュレーション結果は故障辞書と称する各仮
定故障に対応した入出力論理状態の表としてまとめられ
る（工程804）。
【０００４】故障箇所の絞り込みは、出力異常値と異常
を出力した出力端子位置の情報を収集し（工程802）、
出力異常のＦＴＰが、故障辞書に登録されたシミュレー
ション結果との一致を調査し（工程805）、これらが一
致した時、真の故障として判定される（工程806）。
を出力した出力端子位置の情報を収集し（工程802）、
出力異常のＦＴＰが、故障辞書に登録されたシミュレー
ション結果との一致を調査し（工程805）、これらが一
致した時、真の故障として判定される（工程806）。
【０００５】
【発明が解決しようとする課題】上述した従来の故障箇
所絞り込み手法は故障シミュレーションを用いている
が、故障シミュレーションは内部回路に故障を定義し
て、ＦＴＰを入力しその故障による出力の変化をモニタ
し、実際の故障内容との一致を検出する方式であり、故
障箇所の絞り込みは出力期待値が異なるテストパターン
情報のみから内部の故障箇所を絞り込むため、大規模及
び複雑な論理構成になればなるほど、膨大なシミュレー
ションデータ量となる。
所絞り込み手法は故障シミュレーションを用いている
が、故障シミュレーションは内部回路に故障を定義し
て、ＦＴＰを入力しその故障による出力の変化をモニタ
し、実際の故障内容との一致を検出する方式であり、故
障箇所の絞り込みは出力期待値が異なるテストパターン
情報のみから内部の故障箇所を絞り込むため、大規模及
び複雑な論理構成になればなるほど、膨大なシミュレー
ションデータ量となる。
【０００６】例えば、電気回路全体に対して生成される
故障辞書の量（Ｖｏ）は基本論理回路ブロック数（Ｌ）
の２〜３乗に比例するといわれている。すなわち、Ｖｏ
の対数はＬの対数値と次式（１）で示すように線形関係
にある。
故障辞書の量（Ｖｏ）は基本論理回路ブロック数（Ｌ）
の２〜３乗に比例するといわれている。すなわち、Ｖｏ
の対数はＬの対数値と次式（１）で示すように線形関係
にある。
【０００７】
【数１】
【０００８】このため、１０Ｋ（Ｋは1024個）ゲート規
模クラスのＬＳＩで故障辞書の量（Ｖｏ）は１０8-12数
という天文学的なデータ量となり実用的ではない。
模クラスのＬＳＩで故障辞書の量（Ｖｏ）は１０8-12数
という天文学的なデータ量となり実用的ではない。
【０００９】このように膨大なデータ量となる理由は、
故障シミュレーションの実行段階において、ある程度の
内部故障との一致が検討されないためである。
故障シミュレーションの実行段階において、ある程度の
内部故障との一致が検討されないためである。
【００１０】図９は、ＬＳＩ内部で故障が発生してから
その故障情報が出力端子まで伝播していく様子を模式的
に示したものであり、Ｘ、Ｚ軸に描かれた矩形はＬＳＩ
チップを示し、Ｙ軸はＦＴＰの推移を表し、１パターン
目のＦＴＰ（１）からＹ軸の深さ方向へパターンが進行
していく様子を示している。
その故障情報が出力端子まで伝播していく様子を模式的
に示したものであり、Ｘ、Ｚ軸に描かれた矩形はＬＳＩ
チップを示し、Ｙ軸はＦＴＰの推移を表し、１パターン
目のＦＴＰ（１）からＹ軸の深さ方向へパターンが進行
していく様子を示している。
【００１１】ａ番目のパターンＦＴＰ（ａ）にて故障発
生箇所Ｐに信号が到達し、ｂ番目のパターンＦＴＰ
（ｂ）にて出力端子Ｐｂに出力異常が発生し、さらにｃ
番目のパターンＦＴＰ（ｃ）にて出力端子Ｐｃに出力異
常が発生し、ｄ番目のパターンＦＴＰ（ｄ）にて出力端
子Ｐｄに出力異常が発生する様子を示している。
生箇所Ｐに信号が到達し、ｂ番目のパターンＦＴＰ
（ｂ）にて出力端子Ｐｂに出力異常が発生し、さらにｃ
番目のパターンＦＴＰ（ｃ）にて出力端子Ｐｃに出力異
常が発生し、ｄ番目のパターンＦＴＰ（ｄ）にて出力端
子Ｐｄに出力異常が発生する様子を示している。
【００１２】従来例では、故障シミュレーションにおい
て図９の斜線にて表した故障伝播のモデルのうち、出力
端子Ｐｂ、Ｐｃ、Ｐｄの伝播経路において互いに重なっ
た箇所はすべて故障として出力されるため、故障箇所の
絞り込みが不可能であった。
て図９の斜線にて表した故障伝播のモデルのうち、出力
端子Ｐｂ、Ｐｃ、Ｐｄの伝播経路において互いに重なっ
た箇所はすべて故障として出力されるため、故障箇所の
絞り込みが不可能であった。
【００１３】そして、より限定された故障箇所を絞り込
むためには、故障発生点Ｐから伝播し、出力異常として
検出される出力端子とのすべての経路を抽出しなければ
ならない。
むためには、故障発生点Ｐから伝播し、出力異常として
検出される出力端子とのすべての経路を抽出しなければ
ならない。
【００１４】このため、ある程度の絞り込みが終了した
段階で、電子を被試験ＬＳＩの配線上に照射した際に発
生する２次電子を検出することにより２次電子が有する
電位情報を分析する電子ビーム試験装置（「ＥＢテス
タ」という）を併用して故障箇所を絞り込む方式が採用
されるに至っている。
段階で、電子を被試験ＬＳＩの配線上に照射した際に発
生する２次電子を検出することにより２次電子が有する
電位情報を分析する電子ビーム試験装置（「ＥＢテス
タ」という）を併用して故障箇所を絞り込む方式が採用
されるに至っている。
【００１５】この方式は、文献（板崎、住岡、樹下著、
「電子ビームテスタを用いた多重縮退故障の位置自動指
摘手法について」、電子ビームテスティングシンポジウ
ム、1992年、第56〜60頁）等に記載されている。これ
は、出力端子での異常モードの情報のみから故障シミュ
レーションにより故障箇所を絞り込むことが困難になっ
てきているためである。
「電子ビームテスタを用いた多重縮退故障の位置自動指
摘手法について」、電子ビームテスティングシンポジウ
ム、1992年、第56〜60頁）等に記載されている。これ
は、出力端子での異常モードの情報のみから故障シミュ
レーションにより故障箇所を絞り込むことが困難になっ
てきているためである。
【００１６】ＣＭＯＳ論理回路は回路内部に物理的欠陥
を有すると、一般的傾向としてＩｄｄｑ（Quiesent Vdd
Supply Current）と称する静止状態電源電流に異常値
が現われる。これは、本発明者による文献（真田 克他
著「ＣＭＯＳ論理回路のIddq異常品の評価と除去方式」
第23回信頼性・保全性シンポジウム、第253〜248頁、19
93年、あるいはM. Sanada、“New Application of lase
r beam to failure analysis of LSI with multi-metal
layers”、Microelectronics and Reliability、Vol.3
3, No.7, PP.993〜1009, 1993）に詳説されている。
を有すると、一般的傾向としてＩｄｄｑ（Quiesent Vdd
Supply Current）と称する静止状態電源電流に異常値
が現われる。これは、本発明者による文献（真田 克他
著「ＣＭＯＳ論理回路のIddq異常品の評価と除去方式」
第23回信頼性・保全性シンポジウム、第253〜248頁、19
93年、あるいはM. Sanada、“New Application of lase
r beam to failure analysis of LSI with multi-metal
layers”、Microelectronics and Reliability、Vol.3
3, No.7, PP.993〜1009, 1993）に詳説されている。
【００１７】本発明は、上記問題点に鑑みてなされたも
のであって、Ｉｄｄｑが規格値を越える時の論理動作テ
ストパターンと、出力異常が検出された出力端子と、そ
の時の論理動作テストパターンとを利用し、絞り込み時
間と工数を大幅に削減することを可能とする故障箇所の
絞り込み方法を提供することを目的とする。
のであって、Ｉｄｄｑが規格値を越える時の論理動作テ
ストパターンと、出力異常が検出された出力端子と、そ
の時の論理動作テストパターンとを利用し、絞り込み時
間と工数を大幅に削減することを可能とする故障箇所の
絞り込み方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ＬＳＩの入力端子から論理動作テストパ
ターン（「ＦＴＰ」という）を入力し、前記ＬＳＩの論
理動作の静止状態電源電流（「Ｉｄｄｑ」という）が予
め定めた所定値を越える時のＦＴＰと、前記ＬＳＩの出
力端子より出力される信号が予め定めた期待値と異なる
時のＦＴＰと、を用いて前記ＬＳＩの内部回路を構成す
る複数の基本論理回路（「ブロック」という）のうち故
障が推定されるブロック群を抽出し、前記抽出されたブ
ロックについて所定の故障を定義して論理シミュレーシ
ョンを行ない、前記ＬＳＩの内部回路の異常箇所を検出
することを特徴とする故障箇所の絞り込み方法を提供す
る。
め、本発明は、ＬＳＩの入力端子から論理動作テストパ
ターン（「ＦＴＰ」という）を入力し、前記ＬＳＩの論
理動作の静止状態電源電流（「Ｉｄｄｑ」という）が予
め定めた所定値を越える時のＦＴＰと、前記ＬＳＩの出
力端子より出力される信号が予め定めた期待値と異なる
時のＦＴＰと、を用いて前記ＬＳＩの内部回路を構成す
る複数の基本論理回路（「ブロック」という）のうち故
障が推定されるブロック群を抽出し、前記抽出されたブ
ロックについて所定の故障を定義して論理シミュレーシ
ョンを行ない、前記ＬＳＩの内部回路の異常箇所を検出
することを特徴とする故障箇所の絞り込み方法を提供す
る。
【００１９】本発明においては、好ましくは、前記Ｉｄ
ｄｑの値が前記所定値を越えるＦＴＰ（ａ）（但し、Ｆ
ＴＰ（ａ）はａ番目に位置する論理動作テストパターン
を示す）の１つ手前に位置するＦＴＰ（ａ−１）からＦ
ＴＰ（ａ）へ移行する際に前記ブロックの論理が変化す
るブロック群を抽出し、前記ＬＳＩの出力端子から出力
される信号が期待値と異なる時のＦＴＰ（ｂ）と前記Ｆ
ＴＰ（ａ）とのテストパターン番号差（ｂ−ａ）を計算
し、前記ＦＴＰ（ａ）が該テストパターン番号差（ｂ−
ａ）まで進行した時、前記ブロック群から伝播していく
信号経路のうち前記ＦＴＰ（ｂ）にて出力異常となる出
力端子に到達するブロックを抽出することを特徴とす
る。
ｄｑの値が前記所定値を越えるＦＴＰ（ａ）（但し、Ｆ
ＴＰ（ａ）はａ番目に位置する論理動作テストパターン
を示す）の１つ手前に位置するＦＴＰ（ａ−１）からＦ
ＴＰ（ａ）へ移行する際に前記ブロックの論理が変化す
るブロック群を抽出し、前記ＬＳＩの出力端子から出力
される信号が期待値と異なる時のＦＴＰ（ｂ）と前記Ｆ
ＴＰ（ａ）とのテストパターン番号差（ｂ−ａ）を計算
し、前記ＦＴＰ（ａ）が該テストパターン番号差（ｂ−
ａ）まで進行した時、前記ブロック群から伝播していく
信号経路のうち前記ＦＴＰ（ｂ）にて出力異常となる出
力端子に到達するブロックを抽出することを特徴とす
る。
【００２０】本発明においては、好ましくは、前記Ｉｄ
ｄｑの値が予め定めた所定値を越えるＦＴＰ（ａ）と、
複数個の出力端子より出力する信号が期待値と異なる時
の１又は複数のＦＴＰ（例えばＦＴＰ（ｂ）、ＦＴＰ
（ｃ）等）との間の複数対（ＦＴＰ（ａ）とＦＴＰ
（ｂ）、ＦＴＰ（ａ）とＦＴＰ（ｃ）等）の組合せに基
づき、故障が推定されたブロック群に共通のブロックを
抽出することを特徴とする。
ｄｑの値が予め定めた所定値を越えるＦＴＰ（ａ）と、
複数個の出力端子より出力する信号が期待値と異なる時
の１又は複数のＦＴＰ（例えばＦＴＰ（ｂ）、ＦＴＰ
（ｃ）等）との間の複数対（ＦＴＰ（ａ）とＦＴＰ
（ｂ）、ＦＴＰ（ａ）とＦＴＰ（ｃ）等）の組合せに基
づき、故障が推定されたブロック群に共通のブロックを
抽出することを特徴とする。
【００２１】本発明においては、好ましくは、回路図を
用いて前記ＦＴＰ（ａ）から前記テストパターン番号差
（ｂ−ａ）まで回路ブロックをさかのぼり、前記ＦＴＰ
（ａ）が前記テストパターン番号差（ｂ−ａ）まで進行
した時、前記ブロック群から伝播していく信号経路のう
ち前記ＦＴＰ（ｂ）にて出力異常となる出力端子に到達
するブロックを抽出することを特徴とする。
用いて前記ＦＴＰ（ａ）から前記テストパターン番号差
（ｂ−ａ）まで回路ブロックをさかのぼり、前記ＦＴＰ
（ａ）が前記テストパターン番号差（ｂ−ａ）まで進行
した時、前記ブロック群から伝播していく信号経路のう
ち前記ＦＴＰ（ｂ）にて出力異常となる出力端子に到達
するブロックを抽出することを特徴とする。
【００２２】本発明においては、好ましくは、抽出され
た複数個のブロックのそれぞれの出力端子に対して故障
を定義して、前記ＦＴＰを入力端子から入力して論理動
作テストを最初から実行し、検出される出力期待値異常
が前記ＬＳＩ上での出力異常状態と一致するブロックを
抽出することにより前記ＬＳＩの内部回路異常箇所を絞
り込むことを特徴とする。
た複数個のブロックのそれぞれの出力端子に対して故障
を定義して、前記ＦＴＰを入力端子から入力して論理動
作テストを最初から実行し、検出される出力期待値異常
が前記ＬＳＩ上での出力異常状態と一致するブロックを
抽出することにより前記ＬＳＩの内部回路異常箇所を絞
り込むことを特徴とする。
【００２３】本発明においては、好ましくは、前記内部
回路の異常箇所が論理シミュレーションにて規定された
信号配線であることを特徴とする。
回路の異常箇所が論理シミュレーションにて規定された
信号配線であることを特徴とする。
【００２４】本発明は、複数の基本論理回路の集合単位
にて故障箇所の絞り込みを行なった後に、故障箇所を有
する前記基本論理回路の集合から基本論理回路単位の故
障箇所の絞り込みを行ない、次に故障箇所を有する基本
論理回路から信号配線を検出することを特徴とする故障
箇所の絞り込み方法を提供する。
にて故障箇所の絞り込みを行なった後に、故障箇所を有
する前記基本論理回路の集合から基本論理回路単位の故
障箇所の絞り込みを行ない、次に故障箇所を有する基本
論理回路から信号配線を検出することを特徴とする故障
箇所の絞り込み方法を提供する。
【００２５】さらに、本発明は、被試験ＬＳＩのＩｄｄ
ｑ異常となるテストパターンに移行する際に論理が変化
する被試験ＬＳＩの内部回路を構成する１又は複数の基
本論理回路（「ブロック」という）を抽出し、前記テス
トパターンから出力異常が検出されたテストパターンに
至るまでの差分を計算し、前記抽出されたブロック群の
うち、Ｉｄｄｑ異常の前記テストパターンから前記差分
だけ前記被試験ＬＳＩを作動させ、前記ブロック群から
伝搬する信号経路のうち前記出力異常テストパターンに
て出力端子に達するブロック群をさらに抽出し、前記ブ
ロック群に所定の故障を定義して論理シミュレーション
を行ない、前記被試験ＬＳＩの出力モードを検証し、故
障を含むブロック及び／又は信号配線を検出することを
特徴とする故障箇所の絞り込み方法を提供する。
ｑ異常となるテストパターンに移行する際に論理が変化
する被試験ＬＳＩの内部回路を構成する１又は複数の基
本論理回路（「ブロック」という）を抽出し、前記テス
トパターンから出力異常が検出されたテストパターンに
至るまでの差分を計算し、前記抽出されたブロック群の
うち、Ｉｄｄｑ異常の前記テストパターンから前記差分
だけ前記被試験ＬＳＩを作動させ、前記ブロック群から
伝搬する信号経路のうち前記出力異常テストパターンに
て出力端子に達するブロック群をさらに抽出し、前記ブ
ロック群に所定の故障を定義して論理シミュレーション
を行ない、前記被試験ＬＳＩの出力モードを検証し、故
障を含むブロック及び／又は信号配線を検出することを
特徴とする故障箇所の絞り込み方法を提供する。
【００２６】
【作用】本発明は、Ｉｄｄｑ異常発生時のＦＴＰにおい
て、そのＦＴＰに移行した時に変化するブロック群の中
に異常が発生している故障ブロックがあるため、該ブロ
ック群から故障ブロックを限定すればよいことに着目し
たものである。また、出力異常が発生したＦＴＰから何
パターンか遡ったところで最初の故障が発生しているか
が分かるため、故障の範囲が大幅に限定される。さら
に、本発明においては、出力異常が検出された出力端子
に影響を与える回路に限定できるため、故障の範囲が大
幅に限定される。そして、限定された故障推定ブロック
の出力部に故障を定義して故障シミュレーションを実行
することにより、故障検証を確実に行なうことができ
る。このため、ＬＳＩ内部の故障箇所を完全に限定して
絞り込むことができる。
て、そのＦＴＰに移行した時に変化するブロック群の中
に異常が発生している故障ブロックがあるため、該ブロ
ック群から故障ブロックを限定すればよいことに着目し
たものである。また、出力異常が発生したＦＴＰから何
パターンか遡ったところで最初の故障が発生しているか
が分かるため、故障の範囲が大幅に限定される。さら
に、本発明においては、出力異常が検出された出力端子
に影響を与える回路に限定できるため、故障の範囲が大
幅に限定される。そして、限定された故障推定ブロック
の出力部に故障を定義して故障シミュレーションを実行
することにより、故障検証を確実に行なうことができ
る。このため、ＬＳＩ内部の故障箇所を完全に限定して
絞り込むことができる。
【００２７】すなわち、本発明によれば、故障箇所が初
めにブロックレベルで限定されるため、無駄な処理が除
去され、解析時間が大幅に短縮され、必要な工数も大幅
に削減し、処理の高効率化を達成する。
めにブロックレベルで限定されるため、無駄な処理が除
去され、解析時間が大幅に短縮され、必要な工数も大幅
に削減し、処理の高効率化を達成する。
【００２８】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００２９】
【実施例１】本発明の第１の実施例に係る故障箇所の絞
り込み方法を以下に説明する。図１は論理動作テストパ
ターン（「ＦＴＰ」という）の番号をＸ軸に、論理動作
の静止状態において電源（Ｖｄｄ）から接地点（ＧＮ
Ｄ）に流れる電源電流（「Ｉｄｄｑ」という）の値をＹ
軸に示したグラフであり、Ｉｄｄｑ異常と共に論理動作
不良が発生した状態が示されている。
り込み方法を以下に説明する。図１は論理動作テストパ
ターン（「ＦＴＰ」という）の番号をＸ軸に、論理動作
の静止状態において電源（Ｖｄｄ）から接地点（ＧＮ
Ｄ）に流れる電源電流（「Ｉｄｄｑ」という）の値をＹ
軸に示したグラフであり、Ｉｄｄｑ異常と共に論理動作
不良が発生した状態が示されている。
【００３０】正常（良品）ＬＳＩのＩｄｄｑ値は規格値
以下（例えば正常状態において回路に貫通電流が発生し
ないＣＭＯＳ型のＬＳＩは１μＡ以下）であるのに対し
て、論理動作不良となるＬＳＩのＩｄｄｑ異常品は規格
上限値の数百倍から数千倍以上の貫通電流を発生させて
いる。なお、被試験ＬＳＩのＩｄｄｑ値は所定のテスタ
等にて電源電流を測定して得られ、また論理動作不良は
入力信号に対する被試験ＬＳＩの出力値を期待値と比較
することにより検出される。
以下（例えば正常状態において回路に貫通電流が発生し
ないＣＭＯＳ型のＬＳＩは１μＡ以下）であるのに対し
て、論理動作不良となるＬＳＩのＩｄｄｑ異常品は規格
上限値の数百倍から数千倍以上の貫通電流を発生させて
いる。なお、被試験ＬＳＩのＩｄｄｑ値は所定のテスタ
等にて電源電流を測定して得られ、また論理動作不良は
入力信号に対する被試験ＬＳＩの出力値を期待値と比較
することにより検出される。
【００３１】図１において、Ｘ軸上の番号[1]はＩｄｄ
ｑ異常値が発生したＦＴＰ番号を示し、矢印記号↑で指
示した番号[11]〜[15]は出力端子にて出力した信号が期
待値と異なっているＦＴＰ番号を示している。
ｑ異常値が発生したＦＴＰ番号を示し、矢印記号↑で指
示した番号[11]〜[15]は出力端子にて出力した信号が期
待値と異なっているＦＴＰ番号を示している。
【００３２】動作異常が検出されたＬＳＩ（図１参照）
について故障箇所を絞り込む方法を図２ないし図４を参
照して以下に説明する。
について故障箇所を絞り込む方法を図２ないし図４を参
照して以下に説明する。
【００３３】図２は、Ｉｄｄｑ異常が発生したＦＴＰ
[1]と出力した信号が期待値と異なっているＦＴＰ[11]
に注目して表わしたグラフであり、本発明の一の実施例
に係る故障箇所を絞り込む方法を説明するための図であ
る。
[1]と出力した信号が期待値と異なっているＦＴＰ[11]
に注目して表わしたグラフであり、本発明の一の実施例
に係る故障箇所を絞り込む方法を説明するための図であ
る。
【００３４】すなわち、本発明の第１の実施例において
は、Ｉｄｄｑ異常値が発生したＦＴＰ[1]に注目して出
力異常を検出した時点のＦＴＰ[11]の方向に故障箇所を
絞り込んでいく。
は、Ｉｄｄｑ異常値が発生したＦＴＰ[1]に注目して出
力異常を検出した時点のＦＴＰ[11]の方向に故障箇所を
絞り込んでいく。
【００３５】図３は、本発明の第１の実施例に係る故障
箇所の絞り込み方法の処理動作を説明する流れ図であ
る。
箇所の絞り込み方法の処理動作を説明する流れ図であ
る。
【００３６】まず、Ｉｄｄｑ異常が検出されたＦＴＰ
[1]を抽出する（ステップ301）。この現象は１つ前のＦ
ＴＰ（[1]−１）ではＩｄｄｑ異常が発生しておらず、
ＦＴＰ[1]に移行してはじめてＩｄｄｑ異常が発生した
ものである。
[1]を抽出する（ステップ301）。この現象は１つ前のＦ
ＴＰ（[1]−１）ではＩｄｄｑ異常が発生しておらず、
ＦＴＰ[1]に移行してはじめてＩｄｄｑ異常が発生した
ものである。
【００３７】次に、ＦＴＰ（[1]−１）からＦＴＰ[1]へ
の移行により論理状態が変化した時のブロック群Ａを論
理シミュレーションにより抽出する（ステップ302）。
の移行により論理状態が変化した時のブロック群Ａを論
理シミュレーションにより抽出する（ステップ302）。
【００３８】出力異常を検出した時点のＦＴＰ[11]から
「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]間のテストパ
ターン番号の差分（[11]−[1]）を計算する（ステップ3
04）。このテストパターン番号差（[11]−[1]）は後述
するように重要である。
「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]間のテストパ
ターン番号の差分（[11]−[1]）を計算する（ステップ3
04）。このテストパターン番号差（[11]−[1]）は後述
するように重要である。
【００３９】ブロック群Ａに注目してこれらのブロック
群Ａからテストパターン番号差（[11]−[1]）まで進行
させ（ステップ305）、ＦＴＰ[11]にて出力異常となる
出力端子Ｐａに行き着く故障の疑いのあるブロック群Ｂ
を抽出する（ステップ306）。
群Ａからテストパターン番号差（[11]−[1]）まで進行
させ（ステップ305）、ＦＴＰ[11]にて出力異常となる
出力端子Ｐａに行き着く故障の疑いのあるブロック群Ｂ
を抽出する（ステップ306）。
【００４０】ブロック群Ｂの出力端子に故障を定義し
（ステップ307）、ＬＳＩの入力端子にＦＴＰを入力
し、論理動作シミュレーションを実行する（ステップ30
8）。
（ステップ307）、ＬＳＩの入力端子にＦＴＰを入力
し、論理動作シミュレーションを実行する（ステップ30
8）。
【００４１】その結果、出力端子Ｐａでの出力異常と一
致した故障定義のブロックが故障を含むブロックとして
抽出され（ステップ309）、絞り込みを完了する。
致した故障定義のブロックが故障を含むブロックとして
抽出され（ステップ309）、絞り込みを完了する。
【００４２】図４は、図３を参照して説明した本実施例
における故障ブロックの抽出処理工程を模式的に示した
図である。
における故障ブロックの抽出処理工程を模式的に示した
図である。
【００４３】図４において、ＬＳＩチップの全体像中に
示す記号□は「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]
の１つ手前のＦＴＰ（[1]−１）からＦＴＰ[1]に論理が
変化した時のブロック群Ａであり、論理シミュレーショ
ンを用いて抽出される。
示す記号□は「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]
の１つ手前のＦＴＰ（[1]−１）からＦＴＰ[1]に論理が
変化した時のブロック群Ａであり、論理シミュレーショ
ンを用いて抽出される。
【００４４】ブロック群Ａからテストパターン番号差
（[11]〜[1]）まで進んだ時、出力異常（ＦＴＰ[11]の
時）となった出力端子Ｐａに行き着いたブロック（記号
□*で示す）を検出し、故障が推定されるブロックを限
定する。
（[11]〜[1]）まで進んだ時、出力異常（ＦＴＰ[11]の
時）となった出力端子Ｐａに行き着いたブロック（記号
□*で示す）を検出し、故障が推定されるブロックを限
定する。
【００４５】本実施例に係る方法は、テストパターンの
伝播が順方向のため各論理毎の入力に対する出力が明確
となり、回路図を用いて目標とする位置までの信号経路
が容易に判定できる。
伝播が順方向のため各論理毎の入力に対する出力が明確
となり、回路図を用いて目標とする位置までの信号経路
が容易に判定できる。
【００４６】次に、複数個のブロック（記号□*で示
す）の出力端子に順次故障を定義し、論理シミュレーシ
ョンを行なう。
す）の出力端子に順次故障を定義し、論理シミュレーシ
ョンを行なう。
【００４７】故障の定義としては、例えば出力に“Ｈ”
（高電位）固定（stuck-at-1）、又は“Ｌ”（低電位）
固定（stuck-at-0）とする。
（高電位）固定（stuck-at-1）、又は“Ｌ”（低電位）
固定（stuck-at-0）とする。
【００４８】そして、論理シミュレーションの結果、図
中記号□#で示すブロックに故障を定義した時ＦＴＰ[1
1]にて出力端子Ｐａに出力異常が発生したことが検出さ
れ、記号□#で示すブロックがＦＴＰ[1]にてＩｄｄｑ異
常を引き起こし、ＦＴＰ[11]にて出力端子に信号異常を
もたらした不具合内蔵ブロックとして検出される。
中記号□#で示すブロックに故障を定義した時ＦＴＰ[1
1]にて出力端子Ｐａに出力異常が発生したことが検出さ
れ、記号□#で示すブロックがＦＴＰ[1]にてＩｄｄｑ異
常を引き起こし、ＦＴＰ[11]にて出力端子に信号異常を
もたらした不具合内蔵ブロックとして検出される。
【００４９】上述したテストパターン番号差の重要性に
ついて説明する。
ついて説明する。
【００５０】テストパターン番号差（[11]−[1]）はＦ
ＴＰ[1]に注目した時、ＬＳＩ内部にて発生した「Ｉｄ
ｄｑ異常」が何パターン目で出力端子より出力異常とし
て出力されるかを計算するための唯一のパラメータであ
り、ＬＳＩ内部の正確な故障位置を示す指標のためであ
る。
ＴＰ[1]に注目した時、ＬＳＩ内部にて発生した「Ｉｄ
ｄｑ異常」が何パターン目で出力端子より出力異常とし
て出力されるかを計算するための唯一のパラメータであ
り、ＬＳＩ内部の正確な故障位置を示す指標のためであ
る。
【００５１】例えば、ＦＴＰの1001番目（1001番目のテ
ストベクトル）にてＩｄｄｑ異常が検出され、さらにＦ
ＴＰの1010番目にて出力異常が検出されたＬＳＩにおい
て、それら２つのＦＴＰのテストパターン番号差（1010
−1001）は1010−1001＝９として計算され、テストパタ
ーンの番号差９が得られる。
ストベクトル）にてＩｄｄｑ異常が検出され、さらにＦ
ＴＰの1010番目にて出力異常が検出されたＬＳＩにおい
て、それら２つのＦＴＰのテストパターン番号差（1010
−1001）は1010−1001＝９として計算され、テストパタ
ーンの番号差９が得られる。
【００５２】すなわち、ＦＴＰ（1001）にて検出された
Ｉｄｄｑ異常はさらに９パターン論理動作が進行しては
じめて出力異常として検出することを示している。
Ｉｄｄｑ異常はさらに９パターン論理動作が進行しては
じめて出力異常として検出することを示している。
【００５３】
【実施例２】大規模化したＬＳＩの故障箇所を絞り込む
ための本発明の第２の実施例を図１、図５、図６を参照
して以下に説明する。
ための本発明の第２の実施例を図１、図５、図６を参照
して以下に説明する。
【００５４】本実施例は、図１に示すようにＩｄｄｑ異
常値が発生したＦＴＰ[1]とそのＩｄｄｑ異常に起因し
て出力する出力信号が期待値と異なるＦＴＰ[11]〜[15]
（記号↑で示す）に注目した、故障箇所の絞り込み方式
である。
常値が発生したＦＴＰ[1]とそのＩｄｄｑ異常に起因し
て出力する出力信号が期待値と異なるＦＴＰ[11]〜[15]
（記号↑で示す）に注目した、故障箇所の絞り込み方式
である。
【００５５】図５は、本実施例に係る故障箇所の絞り込
み方法を説明する流れ図である。
み方法を説明する流れ図である。
【００５６】まず、「Ｉｄｄｑ異常」が検出されたＦＴ
Ｐ[1]を抽出する（ステップ501）。この現象は１つ前の
ＦＴＰ（[1]−１）ではＩｄｄｑ異常が発生しておら
ず、ＦＴＰ[1]に移行してはじめてＩｄｄｑ異常が発生
したものである。
Ｐ[1]を抽出する（ステップ501）。この現象は１つ前の
ＦＴＰ（[1]−１）ではＩｄｄｑ異常が発生しておら
ず、ＦＴＰ[1]に移行してはじめてＩｄｄｑ異常が発生
したものである。
【００５７】次に、ＦＴＰ（[1]−１）からＦＴＰ[1]へ
の移行により論理状態が変化した時のブロック群Ａを論
理シミュレーションにより抽出する（ステップ502）。
の移行により論理状態が変化した時のブロック群Ａを論
理シミュレーションにより抽出する（ステップ502）。
【００５８】出力異常検出時点（ステップ503）のＦＴ
Ｐ[11]から「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]間
のテストパターン番号差（[11]−[1]）を計算する（ス
テップ504）。
Ｐ[11]から「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]間
のテストパターン番号差（[11]−[1]）を計算する（ス
テップ504）。
【００５９】ブロック群Ａに注目して、これらのブロッ
ク群Ａからテストパターン番号差（[11]−[1]）まで進
んだ時（ステップ505）、ＦＴＰ[11]にて出力異常とな
る出力端子Ｐ１に行き着く故障の疑いのあるブロック群
Ｂ１を抽出する（ステップ506）。
ク群Ａからテストパターン番号差（[11]−[1]）まで進
んだ時（ステップ505）、ＦＴＰ[11]にて出力異常とな
る出力端子Ｐ１に行き着く故障の疑いのあるブロック群
Ｂ１を抽出する（ステップ506）。
【００６０】同様に、出力異常検出時点のＦＴＰ[12]か
ら「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]間のテスト
パターン番号差（[12]−[1]）を計算する（ステップ50
8）。
ら「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]間のテスト
パターン番号差（[12]−[1]）を計算する（ステップ50
8）。
【００６１】次に、ブロック群Ａに注目してこれらのブ
ロック群Ａからテストパターン番号差（[12]−[1]）ま
で進んだ時、ＦＴＰ[12]にて出力異常となる出力端子Ｐ
２に行き着く故障の疑いのあるブロック群Ｂ２を抽出す
る（ステップ510）。
ロック群Ａからテストパターン番号差（[12]−[1]）ま
で進んだ時、ＦＴＰ[12]にて出力異常となる出力端子Ｐ
２に行き着く故障の疑いのあるブロック群Ｂ２を抽出す
る（ステップ510）。
【００６２】以下、同様にＦＴＰ[13]、ＦＴＰ[14]、Ｆ
ＴＰ[15]にて出力異常となる出力端子Ｐ３、Ｐ４、Ｐ５
に行き着く故障の疑いのあるブロック群Ｂ３、Ｂ４、Ｂ
５等を抽出する。
ＴＰ[15]にて出力異常となる出力端子Ｐ３、Ｐ４、Ｐ５
に行き着く故障の疑いのあるブロック群Ｂ３、Ｂ４、Ｂ
５等を抽出する。
【００６３】抽出ブロック群Ｂ１、Ｂ２、Ｂ３、Ｂ４、
Ｂ５等に共通のブロック群Ｃを抽出する（ステップ51
5）。
Ｂ５等に共通のブロック群Ｃを抽出する（ステップ51
5）。
【００６４】次に、ブロック群Ｃの各々のブロックの出
力端子に故障を定義し（ステップ516）、ＬＳＩの入力
端子にＦＴＰを入力し、各ブロックでの故障の定義毎に
論理動作シミュレーションを実行する（ステップ51
7）。
力端子に故障を定義し（ステップ516）、ＬＳＩの入力
端子にＦＴＰを入力し、各ブロックでの故障の定義毎に
論理動作シミュレーションを実行する（ステップ51
7）。
【００６５】その結果、出力端子Ｐ１、Ｐ２、Ｐ３、Ｐ
４、Ｐ５での出力異常と一致した故障定義のブロックが
故障を含むブロックとして抽出され、絞り込みを完了す
る。
４、Ｐ５での出力異常と一致した故障定義のブロックが
故障を含むブロックとして抽出され、絞り込みを完了す
る。
【００６６】図６は、図５を参照して説明した本実施例
に係る故障ブロックの抽出フローを模式的に示した図で
ある。
に係る故障ブロックの抽出フローを模式的に示した図で
ある。
【００６７】図６において、ＬＳＩチップの全体像中に
示す記号□は「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]
の１つ手前のＦＴＰ（[1]−１）からＦＴＰ[1]に論理が
変化した時のブロック群Ａであり、論理シミュレーショ
ンを用いて抽出される。
示す記号□は「Ｉｄｄｑ異常」が検出されたＦＴＰ[1]
の１つ手前のＦＴＰ（[1]−１）からＦＴＰ[1]に論理が
変化した時のブロック群Ａであり、論理シミュレーショ
ンを用いて抽出される。
【００６８】ブロック群Ａからテストパターン番号差
（[11]−[1]）まで進んだ時、出力異常（ＦＴＰ[11]の
時）となった出力端子Ｐ１に行き着いたブロックＢ１を
検出する。
（[11]−[1]）まで進んだ時、出力異常（ＦＴＰ[11]の
時）となった出力端子Ｐ１に行き着いたブロックＢ１を
検出する。
【００６９】次に、ブロック群Ａからテストパターン番
号差（[12]−[1]）まで進んだ時、出力異常（ＦＴＰ[1
2]の時）となった出力端子Ｐ２に行き着いたブロックＢ
２を検出する。
号差（[12]−[1]）まで進んだ時、出力異常（ＦＴＰ[1
2]の時）となった出力端子Ｐ２に行き着いたブロックＢ
２を検出する。
【００７０】ブロック群Ａからテストパターン番号差
（[13]−[1]）まで進んだ時、出力異常（ＦＴＰ[13]の
時）となった出力端子Ｐ３に行き着いたブロックＢ３を
検出する。同様に、ブロック群Ａからテストパターン番
号差（[14]−[1]）まで進んだ時、出力異常（ＦＴＰ[1
4]の時）となった出力端子Ｐ４に行き着いたブロックＢ
４を検出する。最後に、ブロック群Ａからテストパター
ン番号差（[15]−[1]）まで進んだ時、出力異常（ＦＴ
Ｐ[15]の時）となった出力端子Ｐ５に行き着いたブロッ
クＢ５を検出する。
（[13]−[1]）まで進んだ時、出力異常（ＦＴＰ[13]の
時）となった出力端子Ｐ３に行き着いたブロックＢ３を
検出する。同様に、ブロック群Ａからテストパターン番
号差（[14]−[1]）まで進んだ時、出力異常（ＦＴＰ[1
4]の時）となった出力端子Ｐ４に行き着いたブロックＢ
４を検出する。最後に、ブロック群Ａからテストパター
ン番号差（[15]−[1]）まで進んだ時、出力異常（ＦＴ
Ｐ[15]の時）となった出力端子Ｐ５に行き着いたブロッ
クＢ５を検出する。
【００７１】これらのブロック群Ｂ１〜Ｂ５までのブロ
ックで共通のブロック群Ｃを抽出する。
ックで共通のブロック群Ｃを抽出する。
【００７２】次に、ブロック群Ｃの出力端子に順次故障
を定義して、論理シミュレーションを行なう。
を定義して、論理シミュレーションを行なう。
【００７３】そして、論理シミュレーションの結果、ブ
ロック（Ｃ）に故障を定義した時ＦＴＰ[11]にて出力端
子Ｐ１に出力異常が、ＦＴＰ[12]にて出力端子Ｐ２に出
力異常が、ＦＴＰ[13]にて出力端子Ｐ３に出力異常が、
ＦＴＰ[14]にて出力端子Ｐ４に出力異常が、そしてＦＴ
Ｐ[15]にて出力端子Ｐ５に出力異常が発生したことが検
出され、該ブロックが異常をもたらしたブロックとして
検出される。
ロック（Ｃ）に故障を定義した時ＦＴＰ[11]にて出力端
子Ｐ１に出力異常が、ＦＴＰ[12]にて出力端子Ｐ２に出
力異常が、ＦＴＰ[13]にて出力端子Ｐ３に出力異常が、
ＦＴＰ[14]にて出力端子Ｐ４に出力異常が、そしてＦＴ
Ｐ[15]にて出力端子Ｐ５に出力異常が発生したことが検
出され、該ブロックが異常をもたらしたブロックとして
検出される。
【００７４】
【実施例３】上述の故障箇所の絞り込みはブロックと称
する基本的論理回路単位を論理シミュレーションにより
抽出する手法であったが、以下に説明するようにブロッ
ク内、さらにはブロック間の信号配線単位の絞り込みも
可能である。
する基本的論理回路単位を論理シミュレーションにより
抽出する手法であったが、以下に説明するようにブロッ
ク内、さらにはブロック間の信号配線単位の絞り込みも
可能である。
【００７５】ゲートアレイ等に代表されるＡＳＩＣ（Ap
plication Specific Integrated Curcuits）は、種々の
基本的論理回路の組合せによりＴＡＴ（Turn Around Ti
me）を短縮化して所望の電気回路を実現するための半導
体集積回路である。
plication Specific Integrated Curcuits）は、種々の
基本的論理回路の組合せによりＴＡＴ（Turn Around Ti
me）を短縮化して所望の電気回路を実現するための半導
体集積回路である。
【００７６】そして、論理シミュレーションは、設計ブ
ロックに沿ってブロック間の信号接続が完了した電気回
路が目的とする論理動作をするか否かをコンピュータ上
で検証する。通常の論理シミュレーションはブロックを
単位として電気回路を検証するため、上述の故障箇所の
絞り込みの単位はブロックとなる。
ロックに沿ってブロック間の信号接続が完了した電気回
路が目的とする論理動作をするか否かをコンピュータ上
で検証する。通常の論理シミュレーションはブロックを
単位として電気回路を検証するため、上述の故障箇所の
絞り込みの単位はブロックとなる。
【００７７】しかしながら、論理の詳細な検証（例えば
タイミングや遅延等）にはトランジスタ単位の素子に展
開した論理動作シミュレーションが行なわれる。論理動
作シミュレーションにおける基本単位は素子レベルとな
るため、出力情報はテキスト情報により割り当てられた
配線情報となる。このため、信号配線単位の絞り込みは
論理動作シミュレーションにおけるテキスト情報を利用
するものであり、前記第１、第２の実施例を用いること
により行なわれる。
タイミングや遅延等）にはトランジスタ単位の素子に展
開した論理動作シミュレーションが行なわれる。論理動
作シミュレーションにおける基本単位は素子レベルとな
るため、出力情報はテキスト情報により割り当てられた
配線情報となる。このため、信号配線単位の絞り込みは
論理動作シミュレーションにおけるテキスト情報を利用
するものであり、前記第１、第２の実施例を用いること
により行なわれる。
【００７８】
【実施例４】図７は、大規模化したＬＳＩの故障箇所を
絞り込む手法を説明する図であり、回路規模を分割しな
がら実施していく「階層別絞り込みの方法」を示す図で
ある。
絞り込む手法を説明する図であり、回路規模を分割しな
がら実施していく「階層別絞り込みの方法」を示す図で
ある。
【００７９】本実施例では、まず電気回路全体を複数の
ブロックを含む大きな独立した回路単位に分割する。そ
して、それらの単位群を基に、上述した故障箇所（前記
第１〜第３の実施例）の絞り込み手法により故障を含む
大きな回路単位Ｂαを抽出する（工程701）。
ブロックを含む大きな独立した回路単位に分割する。そ
して、それらの単位群を基に、上述した故障箇所（前記
第１〜第３の実施例）の絞り込み手法により故障を含む
大きな回路単位Ｂαを抽出する（工程701）。
【００８０】回路単位Ｂαの出力端子のうち異常を示す
単位とＩｄｄｑ発生の電気的特性情報から、上述した故
障箇所の絞り込み手法により故障を含むブロックＢｆを
抽出する（工程702）。
単位とＩｄｄｑ発生の電気的特性情報から、上述した故
障箇所の絞り込み手法により故障を含むブロックＢｆを
抽出する（工程702）。
【００８１】次に、上述した信号配線単位の絞り込み方
式を用いてブロックＢｆの内部の故障箇所の絞り込みを
行い（工程703）、解析を完了する。
式を用いてブロックＢｆの内部の故障箇所の絞り込みを
行い（工程703）、解析を完了する。
【００８２】ここで、回路単位Ｂαを検出する方法を説
明する。
明する。
【００８３】電気回路全体を複数のブロックを含む大き
な回路単位に分割した時、各回路単位は注目する入力端
子に対して各出力端子に出力する信号のタイミングは何
テストパターン（すなわちいくつのテストベクトル）が
進行すれば出力するかを論理シミュレーションにより検
証する。
な回路単位に分割した時、各回路単位は注目する入力端
子に対して各出力端子に出力する信号のタイミングは何
テストパターン（すなわちいくつのテストベクトル）が
進行すれば出力するかを論理シミュレーションにより検
証する。
【００８４】次に、電気回路全体からみたＩｄｄｑ異常
発生時のＦＴＰと出力異常を検出したＦＴＰの番号差か
ら故障発生が出力異常を検出してから何テストパターン
遡るかを計算する。
発生時のＦＴＰと出力異常を検出したＦＴＰの番号差か
ら故障発生が出力異常を検出してから何テストパターン
遡るかを計算する。
【００８５】以上のデータからどの回路単位に故障が含
まれているか否かを計算する。階層別絞り込みにおいて
注意すべき点は上記のテストパターンの数だけである。
そのデータをもとに本発明による故障箇所の絞り込み方
法を利用して故障箇所を検出する。
まれているか否かを計算する。階層別絞り込みにおいて
注意すべき点は上記のテストパターンの数だけである。
そのデータをもとに本発明による故障箇所の絞り込み方
法を利用して故障箇所を検出する。
【００８６】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
【００８７】
【発明の効果】以上説明したように、本発明は、第１に
Ｉｄｄｑ異常発生時のＦＴＰにおいて、そのＦＴＰに移
行した時変化するブロック群の中に異常が発生している
故障ブロックがあるため、該ブロック群から故障ブロッ
クを限定すればよい。第２に出力異常が発生したＦＴＰ
から何パターンさかのぼったところで最初の故障が発生
しているか否かがわかるため、故障の範囲が大幅に限定
される。第３に出力異常が検出された出力端子に影響を
与える回路に限定できるため、故障の範囲が大幅に限定
されることにより、限定された故障推定ブロックの出力
部に故障を定義して故障シミュレーションを実行するこ
とにより故障検証を確実に行なうことができ、ＬＳＩ内
部回路の故障箇所を完全に絞り込むことができる。
Ｉｄｄｑ異常発生時のＦＴＰにおいて、そのＦＴＰに移
行した時変化するブロック群の中に異常が発生している
故障ブロックがあるため、該ブロック群から故障ブロッ
クを限定すればよい。第２に出力異常が発生したＦＴＰ
から何パターンさかのぼったところで最初の故障が発生
しているか否かがわかるため、故障の範囲が大幅に限定
される。第３に出力異常が検出された出力端子に影響を
与える回路に限定できるため、故障の範囲が大幅に限定
されることにより、限定された故障推定ブロックの出力
部に故障を定義して故障シミュレーションを実行するこ
とにより故障検証を確実に行なうことができ、ＬＳＩ内
部回路の故障箇所を完全に絞り込むことができる。
【００８８】また、本発明は、故障箇所が初めにブロッ
クレベルで限定されるため、無駄な処理が除去され、解
析時間が大幅に短縮され、必要な工数も大幅に削減し、
処理の高効率化を達成する。
クレベルで限定されるため、無駄な処理が除去され、解
析時間が大幅に短縮され、必要な工数も大幅に削減し、
処理の高効率化を達成する。
【００８９】さらに、本発明によれば、Ｉｄｄｑ異常発
生というＤＣ（Direct Current）モードを利用するため
従来の故障シミュレーションで不可能であった多重故障
や他信号とのショートモードの検出も可能となる。
生というＤＣ（Direct Current）モードを利用するため
従来の故障シミュレーションで不可能であった多重故障
や他信号とのショートモードの検出も可能となる。
【００９０】そして、本発明は、従来の故障シミュレー
ションでは実現不可能であったＣＭＯＳＬＳＩ内部に発
生可能な故障モードを確実に効率的に検出し、故障箇所
を最小の工数で絞り込むことを可能とする。
ションでは実現不可能であったＣＭＯＳＬＳＩ内部に発
生可能な故障モードを確実に効率的に検出し、故障箇所
を最小の工数で絞り込むことを可能とする。
【図１】本発明の一実施例を説明するための図である。
【図２】本発明の第１の実施例を説明するための図であ
る。
る。
【図３】本発明の第１の実施例の処理動作を説明する流
れ図である。
れ図である。
【図４】本発明の第１の実施例における故障ブロックの
抽出フローを模式的に示した図である。
抽出フローを模式的に示した図である。
【図５】本発明の第２の実施例の処理動作を説明する流
れ図である。
れ図である。
【図６】本発明の第２の実施例における故障ブロックの
抽出フローを模式的に示した図である。
抽出フローを模式的に示した図である。
【図７】本発明の実施例における大規模化したＬＳＩの
故障箇所を絞り込む方法を説明する図である。
故障箇所を絞り込む方法を説明する図である。
【図８】従来の故障箇所の絞り込み方式を説明する流れ
図である。
図である。
【図９】内部故障発生点から故障情報が出力端子にまで
伝播していく様子を模式的（３次元構造）で示した図で
ある。
伝播していく様子を模式的（３次元構造）で示した図で
ある。
Claims (8)
- 【請求項１】ＬＳＩの入力端子から論理動作テストパタ
ーン（「ＦＴＰ」という）を入力し、 前記ＬＳＩの論理動作の静止状態電源電流（「Ｉｄｄ
ｑ」という）が予め定めた所定値を越える時のＦＴＰ
と、前記ＬＳＩの出力端子より出力される信号が予め定
めた期待値と異なる時のＦＴＰと、を用いて前記ＬＳＩ
の内部回路を構成する複数の基本論理回路（「ブロッ
ク」という）のうち故障が推定されるブロック群を抽出
し、 前記抽出されたブロックについて所定の故障を定義して
論理シミュレーションを行ない、 前記ＬＳＩの内部回路の異常箇所を検出することを特徴
とする故障箇所の絞り込み方法。 - 【請求項２】前記Ｉｄｄｑの値が前記所定値を越えるＦ
ＴＰ（ａ）（但し、ＦＴＰ（ａ）はａ番目に位置する論
理動作テストパターンを示す）の１つ手前に位置するＦ
ＴＰ（ａ−１）からＦＴＰ（ａ）へ移行する際に前記ブ
ロックの論理が変化するブロック群を抽出し、 前記ＬＳＩの出力端子から出力される信号が期待値と異
なる時のＦＴＰ（ｂ）と前記ＦＴＰ（ａ）とのテストパ
ターン番号差（ｂ−ａ）を計算し、 前記ＦＴＰ（ａ）が該テストパターン番号差（ｂ−ａ）
まで進行した時、前記ブロック群から伝播していく信号
経路のうち前記ＦＴＰ（ｂ）にて出力異常となる出力端
子に到達するブロックを抽出することを特徴とする請求
項１記載の故障箇所の絞り込み方法。 - 【請求項３】前記Ｉｄｄｑの値が予め定めた所定値を越
えるＦＴＰ（ａ）と、複数個の出力端子より出力する信
号が期待値と異なる時の１又は複数のＦＴＰ（例えばＦ
ＴＰ（ｂ）、ＦＴＰ（ｃ）等）との間の複数対（ＦＴＰ
（ａ）とＦＴＰ（ｂ）、ＦＴＰ（ａ）とＦＴＰ（ｃ）
等）の組合せに基づき、故障が推定されたブロック群に
共通のブロックを抽出することを特徴とする請求項１又
は２記載の故障箇所の絞り込み方法。 - 【請求項４】回路図を用いて前記ＦＴＰ（ａ）から前記
テストパターン番号差（ｂ−ａ）まで回路ブロックをさ
かのぼり、前記ＦＴＰ（ａ）が前記テストパターン番号
差（ｂ−ａ）まで進行した時、前記ブロック群から伝播
していく信号経路のうち前記ＦＴＰ（ｂ）にて出力異常
となる出力端子に到達するブロックを抽出することを特
徴とする請求項２記載の故障箇所の絞り込み方法。 - 【請求項５】抽出された複数個のブロックのそれぞれの
出力端子に対して故障を定義して、前記ＦＴＰを入力端
子から入力して論理動作テストを最初から実行し、検出
される出力期待値異常が前記ＬＳＩ上での出力異常状態
と一致するブロックを抽出することにより前記ＬＳＩの
内部回路異常箇所を絞り込むことを特徴とする請求項１
記載の故障箇所の絞り込み方法。 - 【請求項６】前記内部回路の異常箇所が論理シミュレー
ションにて規定された信号配線を含むことを特徴とする
請求項１から５のいずれか一に記載の故障箇所の絞り込
み方法。 - 【請求項７】複数の基本論理回路の集合単位にて故障箇
所の絞り込みを行なった後に、 故障箇所を有する前記基本論理回路の集合から基本論理
回路単位の故障箇所の絞り込みを行ない、 次に故障箇所を有する基本論理回路から信号配線を検出
することを特徴とする請求項１記載の故障箇所の絞り込
み方法。 - 【請求項８】被試験ＬＳＩのＩｄｄｑ異常となるテスト
パターンに移行する際に論理が変化する被試験ＬＳＩの
内部回路を構成する１又は複数の基本論理回路（「ブロ
ック」という）を抽出し、 前記テストパターンから出力異常が検出されたテストパ
ターンに至るまでの差分を計算し、 前記抽出されたブロック群のうち、Ｉｄｄｑ異常の前記
テストパターンから前記差分だけ前記被試験ＬＳＩを作
動させ、前記ブロック群から伝搬する信号経路のうち前
記出力異常テストパターンにて出力端子に達するブロッ
ク群をさらに抽出し、 前記ブロック群に所定の故障を定義して論理シミュレー
ションを行ない、前記被試験ＬＳＩの出力モードを検証
し、 故障を含むブロック及び／又は信号配線を検出すること
を特徴とする故障箇所の絞り込み方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7129769A JP2715989B2 (ja) | 1995-04-28 | 1995-04-28 | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 |
| DE19609085A DE19609085A1 (de) | 1995-03-10 | 1996-03-08 | Fehlerblock-Erfassungssystem |
| KR1019960006233A KR100204852B1 (ko) | 1995-03-10 | 1996-03-09 | 비정상 전류 및 비정상 데이타 출력을 이용한 고장 블럭 검출 시스템 |
| US08/970,537 US5864566A (en) | 1995-03-10 | 1997-11-14 | Fault block detecting system using abnormal current and abnormal data output |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7129769A JP2715989B2 (ja) | 1995-04-28 | 1995-04-28 | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08304514A JPH08304514A (ja) | 1996-11-22 |
| JP2715989B2 true JP2715989B2 (ja) | 1998-02-18 |
Family
ID=15017760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7129769A Expired - Fee Related JP2715989B2 (ja) | 1995-03-10 | 1995-04-28 | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715989B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3204204B2 (ja) * | 1997-11-21 | 2001-09-04 | 日本電気株式会社 | 論理ｌｓｉの製造プロセス診断システム、方法及び記録媒体 |
| JP2001021609A (ja) | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | 半導体集積回路の検査方法 |
| JP5025524B2 (ja) | 2008-02-29 | 2012-09-12 | 株式会社アドバンテスト | 試験装置および試験システムならびに試験方法 |
-
1995
- 1995-04-28 JP JP7129769A patent/JP2715989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08304514A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Holst et al. | Adaptive debug and diagnosis without fault dictionaries | |
| JP2001127163A (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
| KR980010844A (ko) | 고장 지점을 식별하는 방법 및 시스템 | |
| JP2003084036A (ja) | 診断システム及び診断方法 | |
| JP2947204B2 (ja) | Ｌｓｉの故障箇所の特定化方法 | |
| JP2715956B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| JP3204204B2 (ja) | 論理ｌｓｉの製造プロセス診断システム、方法及び記録媒体 | |
| JP2715989B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| US10078720B2 (en) | Methods and systems for circuit fault diagnosis | |
| Shigeta et al. | An improved fault diagnosis algorithm based on path tracing with dynamic circuit extraction | |
| Seth et al. | Gutting chip-testing costs: Designing VLSI circuits for testability is the most efficient way to reduce the relative costs of assuring high chip reliability | |
| Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
| Chess et al. | Generating test patterns for bridge faults in CMOS ICs | |
| Raik et al. | DOT: New deterministic defect-oriented ATPG tool | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
| JP2715963B2 (ja) | 論理回路の故障箇所の絞り込み方法 | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JP3161345B2 (ja) | Ｉｄｄｑ異常を有する故障ブロック特定化方式 | |
| Plusquellic | IC diagnosis using multiple supply pad I/sub DDQ/s | |
| JP3126833B2 (ja) | 集積回路の故障診断装置 | |
| JPH0980121A (ja) | 集積回路の故障診断装置及び方法 | |
| Arya et al. | Fault Detection probability evaluation approach in combinational circuits using test set generation method | |
| JP2830848B2 (ja) | 半導体集積回路の故障箇所推定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| LAPS | Cancellation because of no payment of annual fees |