JP3139543B2 - 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は非破壊でＣＭＯＳＬ
ＳＩの故障個所を絞り込む方法に関し、特に、複数のＩ
ＤＤＱ異常値を有する故障ＬＳＩの多重故障個所の絞り
込み方法に関する。

【０００２】

【従来の技術】従来のＣＡＤを利用したシミュレーショ
ンによるＬＳＩの故障個所を絞り込む方法は、一般的に
は、出力端子に異常が発生した情報をもとに推定する方
法であり、次の二つの方法があった。その第一の方法
は、故障辞書（Fault Dictionary）の作成による故障シ
ミュレーションの方法である。この方法は、内部回路の
各ブロックに故障を定義しながら、異常が発覚した出力
端子、出力値及びテストパターン番号を、実際の故障品
のデータと比較することにより、故障個所を推定する方
法であった。その一具体例を図１１に示す。

【０００３】ＬＳＩ の出力端子における正常論理値
と、内部回路の各ノードにおける故障とを定義したＬＳ
Ｉ の入力端子にテストパターン１０を入力し、出力端
子から出力する論理を論理シミュレーション１１により
検証する。一方、実際の故障ＬＳＩの論理動作試験１２
を予め行っておき、実際の故障ＬＳＩの出力端子から出
力する論理を検証しておく。これら双方の検証結果をＮ
ＯＲ回路１３に入力し、試験対象のＬＳＩの出力端子か
ら出力する論理が故障ＬＳＩの出力端子から出力する論
理と一致した場合に、先に定義した故障位置が実故障の
位置として抽出される。

【０００４】第二の方法は、異常が発覚した出力端子、
出力値及びテストパターン番号をもとに、出力端子から
入力端子の方向へ論理を逆にトレースする逆論理展開方
法である。この方法はバックトレース方法と呼ばれる。
この第二の方法の一例を図１２に示す。ＬＳＩ１５の入
力端子に所定の信号１６を入力したときに出力端子１７
から出力される信号が期待値と異なっていた場合、その
出力値と期待値の相違を利用して、出力端子から入力端
子へ向かって内部に拡散していく信号の中から故障を伝
搬している信号を抽出し、その信号に基づいて故障個所
１８を推定する。その推定箇所に故障を定義した後、再
度、論理シミュレーションを行うことにより、その推定
箇所が実際の故障箇所と一致するか否かが検証される。
通常、複数の出力異常箇所を調査し、それらの組み合わ
せにより疑似故障信号を限定しながら故障個所を絞り込
んでいくことが一般的であった。

【０００５】

【発明が解決しようとする課題】上述した従来の方法
は、いずれも多重故障品の解析が不可能であるという点
及びシミュレーションデータが膨大な量になるという点
において実用的ではなかった。このうち、多重故障品の
解析に関しては、従来の方法では、多重故障数が分から
ないと、多重故障の解析できないという大きな問題点が
あった。すなわち、上述した従来の方法によると、出力
端子の異常データのみでは何個の故障が存在するか不明
であるため、解析者は出力端子の異常データから故障数
を推定して故障の解析を行っていた。しかしながら、故
障数の推定が間違っていると、間違った個数に対してシ
ミュレーションが行われるため、得られた結果は完全に
間違った結果に終わっていた。

【０００６】次に、上述した従来の方法の各々における
問題点を以下に挙げる。まず、第一の方法である故障辞
書の作成により故障シュミレーションを行う方法では、
扱える故障モデルは単一縮退故障（例えば、故障の定義
として、出力にＨ（高電位）固定（Ｓｔｕｃｋ−ａｔ−
１）、又は、Ｌ（低電位）固定（Ｓｔｕｃｋ−ａｔ−
０）を用いるのみであり、オープン故障はシミュレーシ
ョンできないため、故障モードの特定化という点からは
一般的ではなかった。なぜならば、故障シミュレーショ
ンにより扱われる故障はモデル化された論理故障だけで
あり、論理が定まらないオープン故障は扱えないからで
ある。

【０００７】さらに、定義する故障数は回路を構成する
すべての信号線に対して順次定義していかなければなら
ないため、データ量が膨大となり、実用的ではなかっ
た。一般に、定義する故障数（Ｖ０）はＬＳＩ を構成
する回路素子数（Ｌ）の３乗から４乗に比例すると言わ
れている。すなわち、 ｌｎ（Ｖ０）∝Ａ・ｌｎ（Ｌ） ３≦Ａ≦４ が成り立つ。例えば、１０Ｋ（Ｋは１０２４個) ゲート
規模クラスのＬＳＩでは故障辞書の量（Ｖ０）は１０８
乃至１０１２という天文学的な数字となり、実用的では
なかった。

【０００８】第二の方法であるバックトレース方法は出
力端子異常の情報のみをデータとして使用するため、回
路内部にいくつの故障が発生しているか判断することが
できなかった。さらに、バックトレース方法の特徴は複
数個の出力異常端子が存在してはじめて故障発生箇所が
限定されることにあるが、バックトレース方法はあくま
で単一故障の場合のみを前提しているものであり、多重
故障に対処することは想定していなかった。

【０００９】また、出力端子から内部回路へ向かう方向
は信号が拡大していく方向であるため、膨大な疑似故障
が検出されることになり、故障個所の絞り込みは不可能
となる欠点があった。このため、純粋にバックトレース
方法によって、故障箇所を絞り込むことが困難となって
きており、例えばＬＳＩテステイングシンポジウムにお
いて報告されているように、最近では、電子ビーム試験
装置（ＥＢＴ：Electron Beam Tester) を用いた物理解
析方法（ある程度の絞り込みが終了した段階で、電子を
被試験ＬＳＩの配線上に照射した際に発生する二次電子
を検出することにより、二次電子が有する電位情報を分
析するＥＢＴを併用して、故障個所を絞り込む方法）を
併用し、非接触による電位コントラスト像や論理動作波
形を取得することにより、疑似故障個所を故障候補から
消していく方法がとられるようになってきている。

【００１０】上述の方法とは別に、特開平８−２０１４
８６号公報は、ＩＤＤＱ値をＣＭＯＳ論理回路の故障個
所の絞り込み方法を開示している。この方法は、静止状
態電源電流ＩＤＤＱ値の測定値と論理動作テストパター
ン（ＦＴＰ： Functional Test Pattern）とに基づき、
故障個所を検出するものである。具体的には、ＩＤＤＱ
異常となる論理動作テストパターンとして、ＩＤＤＱ異
常値が非連続的に発生する場合と、連続的に発生する場
合とに応じて、ＬＳＩ設計時の論理シミュレーションを
用いる。異常電流を有する論理動作テストパターンと抽
出ブロックのリストから故障個所を絞り込む。故障個所
をさらに詳細に絞り込む場合には、信号配線のテキスト
データを用いる。

【００１１】また、特開平８−２４８１０３号公報は、
論理回路の故障個所を絞り込むための別の方法を提供し
ている。この方法においては、先ず、ＩＤＤＱ異常とな
る論理動作テストパターンにより、論理が変化する内部
ブロック群を抽出し、次いで、そのテストパターンと出
力異常が発覚した論理動作パターンとの差を計算する。
さらに、出力異常の端子からそのテストパターン差をさ
かのぼるか、あるいは、ＩＤＤＱ異常により抽出した内
部ブロック群からのテストパターン差を進行させること
により、ＩＤＤＱ異常の内部ブロック群の何れかに到達
し、または、出力異常端子に到達するＩＤＤＱ異常によ
り抽出されたブロックを検証する。これにより、故障を
内蔵しているブロック又は信号配線が絞り込まれる。

【００１２】さらに、特開平８−３０４５１４号公報
は、ＩＤＤＱ値を用いてＣＭＯＳ論理回路の故障個所の
絞り込む方法を開示している。この方法は、ＩＤＤＱ値
が規格値を超える時の論理動作テストパターンと、出力
異常が検出された出力端子と、そのときの論理動作テス
トパターンとを利用するものである。具体的には、ＩＤ
ＤＱ異常となる論理動作テストパターンにより論理が変
化する内部ブロック群を抽出し、次に、そのテストパタ
ーンと出力異常が検出された論理動作テストパターンと
の差を計算する。ＩＤＤＱ異常により抽出された内部ブ
ロック群からそのテストパターン差を進行させ、出力異
常端子に到達する、ＩＤＤＱ異常により抽出されたブロ
ックに所定の故障を定義し、論理シミュレーションを行
い、出力モードを検証する。このようにして、故障を含
むブロック又は信号配線が絞り込まれる。

【００１３】また、特開平９−１６６６４５号公報は、
ＣＭＯＳ論理回路の試験方法を開示している。この方法
においては、CMOS論理回路にテストパターンを与えたと
きの内部ノードの信号値は、論理シミュレータ又はＬＳ
Ｉ テスタから、内部信号取り込み部を介して、電源電
流測定装置にテストパターン毎に取り込まれる。内部信
号の論理値が変化する活性化状態がテストパターン間の
比較により算出され、また、活性化状態が最大となるテ
ストパターンを示すアドレスが順次選択される。アドレ
スの選択は、端末装置から与えられている条件を満たす
か、あるいは、テストパターンによってはそれ以上未活
性化ノードを解消することができないと判明した時点で
終了する。ＩＤＤＱ測定アドレス選択部で選択された測
定アドレスは、ＬＳＩテスタに与えられ、ＩＤＤＱ測定
が行われる。

【００１４】また、特開平８−３０４５１３号公報は、
論理回路の故障診断システムを提供している。このシス
テムは、ゲートの入出力の縮退故障だけではなく、ゲー
ト内部の縮退故障や短絡故障についても、故障個所の絞
り込みを行うものである。具体的には、先ず、被疑故障
ゲートの出力に不定故障を定義し、故障シミュレーショ
ンを行う。被疑故障ゲート判定手段は、不定故障により
エラーが検出された観測点において、不定が出力された
ときに、被疑故障ゲートであると判定する。これを繰り
返し、最終的に残った被疑故障ゲートが診断結果として
表示される。

【００１５】しかしながら、上記各公報に提案されてい
る故障個所の絞り込み方法によっても、多重故障を有す
るブロックを正確に特定化することは困難であった。ま
た、上記各公報に提案されている各方法では、故障個所
の絞り込みは出力端子異常に依存しているため、出力端
子異常が検出されない場合には、故障個所の特定は不可
能であった。

【００１６】本発明は、以上のような従来の方法におけ
る問題点に鑑みてなされたものであり、出力端子の異常
の有無にかかわらず多重故障個所を絞り込むことがで
き、かつ、多重故障を有するブロック又は信号配線を正
確に特定化することができる、ＣＭＯＳＬＳＩにおける
故障ブロックを特定化する方法を提供することを目的と
する。

【００１７】

【課題を解決するための手段】CMOS論理回路は回路内部
に物理欠陥を有すると、一般的傾向として、「ＩＤＤＱ
(Quiesent Vdd Supply Current)」と呼ばれる静止状態
電源電流に異常値が現れる。従って、このＩＤＤＱ異常
は、ＬＳＩ回路内部の物理故障を顕在化させるシグナル
とみなすことができる。このＩＤＤＱ異常に関しては、
M. Sanada 、"Evaluation and Detection of CMOS-LSI
with Abnormal IDDQ" 、Microelectronics and Reliabi
lity, Vol. 35, No. 3, pp. 619-629, 1995 において詳
細な記述がなされている。

【００１８】本発明は上述したＩＤＤＱ異常を利用した
ものである。通常、ゲートアレイ品に代表されるＡＳＩ
Ｃ (Application Specific Integrated Circuits) 回路
は、予め準備された「ブロック」と呼ばれる基本的な論
理を構成する回路を組み合わせ、所望の電気回路を構成
することにより、実現される。本発明に係る故障ブロッ
クの特定化方法は、上述した設計方式を利用するもので
あり、具体的には、請求項１に記載されているように、
ＬＳＩの入力端子から入力されるテストベクタに従って
変化する、ＬＳＩを構成する基本的論理回路（以下、
「ＬＳＩを構成する基本的論理回路」を「ブロック」と
呼ぶ）単位での論理動作情報と、該テストベクタ毎にＬ
ＳＩの論理動作の静止状態におけるリーク電流の値（以
下、「ＬＳＩの論理動作の静止状態におけるリーク電流
の値」を「ＩＤＤＱ値」と呼ぶ）が所定値を越えるテス
トベクタ番号とを用いて、ブロック毎の論理演算を行う
ことにより故障ブロックを抽出する第一の過程と、故障
ブロックにおけるＩＤＤＱ異常値を有するテストベクタ
番号での論理情報を用いて、多重故障個所を絞り込む第
二の過程とからなる。

【００１９】例えば、ブロック単位での論理動作情報と
しては、請求項２に記載されているように、テストベク
タに同期して変化する、各ブロック毎のテストベクタ番
号毎の入力論理の組合せを用いることができる。また、
正常状態において貫通電流が流れているＬＳＩ に関す
るＩＤＤＱ異常値としては、請求項３に記載されている
ように、正常な論理動作を行う論理回路（以下、単に
「良品」と呼ぶ）に対するＩＤＤＱ値と、正常な論理動
作を行うことができない論理回路（以下、単に「不良
品」と呼ぶ）に対するＩＤＤＱ値との間の差分により決
定される値を用いることができる。

【００２０】請求項４に記載されているように、ＩＤＤ
Ｑ異常値が複数個存在する場合には、ＩＤＤＱ値が所定
値を越えるテストベクタ番号は、該ＩＤＤＱ異常値を分
類した各区分毎の該ＩＤＤＱ異常値のテストベクタ番号
と、正常なＩＤＤＱ値を示すテストベクタ番号とを用い
ることができる。あるいは、請求項５に記載されている
ように、ＩＤＤＱ異常値が複数個存在する場合には、Ｉ
ＤＤＱ値が所定値を越えるテストベクタ番号は、該ＩＤ
ＤＱ異常値を分類した各区分間の該ＩＤＤＱ異常値を組
み合せたテストベクタ番号と、正常なＩＤＤＱ値を示す
テストベクタ番号とを用いることもできる。

【００２１】故障ブロックを抽出するための基本アルゴ
リズムとしての前記第一の過程は二通りに実施すること
ができる。一つは、請求項６に記載されているように、
ＩＤＤＱ異常値を示すテストベクタ番号が、正常なＩＤ
ＤＱ値を示すテストベクタ番号での入力論理に存在しな
いブロックを故障ブロックとして抽出する方式であり、
他の一つは、請求項７に記載されているように、ＩＤＤ
Ｑ異常値が連続したテストベクタ番号により検出される
複数種類の連続した入力論理の組合せ群が、正常なＩＤ
ＤＱ値が連続したテストベクタ番号での入力論理の組合
せ群には存在しないブロックを故障ブロックとして抽出
する方式である。

【００２２】

【発明の実施の形態】ＣＭＯＳ論理回路は回路内部に物
理欠陥を有すると、一般的傾向として、「ＩＤＤＱ (Qu
iesent Vdd Supply Current)」と呼ばれる、論理の静止
状態における電源電流に異常値が現れる。図１は物理故
障の存在に起因する貫通電流の発生の様子を示す説明図
である。すなわち、ＬＳＩ２０の内部に物理故障２１が
存在すると、任意のテストベクタ２２を用いて設定され
た論理により、その物理故障２１を介して、又は、物理
故障２１の影響をうけて、電源電圧ＶＤＤ２３から接地
点ＧＮＤ２４へ向かう貫通電流２５が発生する。この貫
通電流２５は電流計２６により検出される。

【００２３】通常、ゲートアレイ品に代表されるASIC
(Application Specific IntegratedCircuits) 品の設計
においては、予め準備された「ブロック」と呼ばれる基
本的な論理を構成する回路を組み合わせることにより、
所望の電気回路が実現される。そのようなＡＳＩＣのＣ
ＭＯＳ回路内部に存在する故障個所の絞り込みは、テス
トベクタ毎に変化する各ブロックの論理シミュレーショ
ン情報と、ＩＤＤＱ異常を発生させるテストベクタ番号
を用いることにより、可能となる。以下、（１）各ブロ
ックの論理シミュレーション情報、（２）ＩＤＤＱ異常
を発生させるテストベクタ番号の抽出方法、（３）本発
明に係る故障ブロックの絞り込みの方法の手順、（４）
故障ブロック絞り込みのための方式について順に説明す
る。 （１）各ブロックの論理シミュレーション情報 論理シミュレーションは、ＬＳＩの入力端子から入力さ
れるテストベクタに対応して出力端子から出力される期
待値を検証する、論理検証のためのツールである。通
常、電気回路の動作確認と同時にタイミングや内部遅延
を検証するために用いられる。従って、必要となる検証
データは、各ブロック毎の出力端子に出力される論理
と、論理の時間的変化に関する情報とだけで本来十分で
ある。

【００２４】しかしながら、本発明に係る方法において
必要とされるシミュレーションデータはテストベクタ番
号毎に変化する各ブロック毎の入力論理情報であり、通
常の論理シミュレーション結果をアレンジし直さねばな
らない。図２は、論理シミュレーション結果を本発明に
係る方法において必要とされる結果にアレンジし直しす
過程を示した図である。先ず、各ブロック３０ａ，３０
ｂ，３０ｃ，−−毎の出力端子３１（各ブロックの右端
の部分）に出力する論理と、この論理の時間的変化を示
す情報とを各ブロック３０ａ，３０ｂ，３０ｃ，−−毎
の出力端子３１に出力する論理と、この論理のテストベ
クタ番号毎の変化情報とに直す。次に、各ブロック３０
ａ，３０ｂ，３０ｃ，−−毎の出力端子３１が、次段の
ブロックに接続される入力端子３２との間の関係から、
ブロック毎の入力端子３２に入力する論理情報と、論理
のテストベクタ番号毎の変化情報とに直される。 （２）ＩＤＤＱ異常を発生させるテストベクタ番号の抽
出方法 テストベクタ毎のＩＤＤＱ異常の有無に関する情報は、
不良品ＬＳＩ の入力端子からテストベクタを入力し、
各テストベクタにおける論理の静止状態におけるリーク
電流値を測定し、規格値を越えたリーク電流値をＩＤＤ
Ｑ異常値として識別することにより得られるテストベク
タ情報である。

【００２５】図３は上述したテストベクタ毎のＩＤＤＱ
異常有無情報を示すグラフであり、Ｘ軸にテストベクタ
番号（以降、「ＴＶｎｏ. 」と記す）を、Ｙ軸にＩＤＤ
Ｑ値を示す。正常品のＬＳＩに対するＩＤＤＱ値３３は
規格値以下（例えば、正常状態において回路に貫通電流
が発生しない時は１μＡ以下）であるのに対して、不良
品ＬＳＩにおいては、規格値の数百倍から数千倍の値の
貫通電流３４が流れる。

【００２６】なお、試験対象のＬＳＩのＩＤＤＱ値は、
例えば、テスタを用いて、電源電流を測定することによ
り得られる。また、論理動作不良は入力信号に対する試
験対象のＬＳＩの出力値を期待値と比較することにより
検出することができる。図４に示すグラフのように、正
常状態において貫通電流が流れているＬＳＩのＩＤＤＱ
異常値の判定は、正常品のＬＳＩに対するＩＤＤＱ値３
５（実線）と不良品のＬＳＩに対するＩＤＤＱ値３６
（破線）との間のの差分３７を計算し、この差分３７
（太線）に基づいて行われる。 （３）本発明に係る故障ブロックの絞り込みの方法の手
順 図５は、本発明に係る故障ブロックの絞り込みの方法の
手順を示すフローである。ＬＳＩの論理動作をテストす
るために準備されたテストベクタ４０は、テストベクタ
毎に変化する、ＬＳＩを構成する各ブロック毎の論理情
報４１と、テストベクタ毎のＩＤＤＱ異常の有無に関す
る情報４２を検出するために用いられる。

【００２７】先ず、テストベクタ毎に変化する各ブロッ
クの論理情報４１は、上述した方式により、ＬＳＩ設計
ＣＡＤデータ４３を用いて、ＬＳＩを構成する全ブロッ
クに展開される。次に、ブロック毎の入力論理情報をテ
ストベクタ番号順に論理シミュレーションにより抽出す
る。また、故障ＬＳＩ４４から、ＩＤＤＱ異常が発生す
るテストベクタ番号とＩＤＤＱ値との関係を、ＬＳＩテ
スタを用いて出力し、診断に用いるテストベクタ番号情
報を後述する方法により抽出する。

【００２８】以上の各ブロックの入力論理情報とＩＤＤ
Ｑ異常の有無の情報４２と組み合わせることにより、各
ブロック毎に演算処理が実施され（ステップ５０）、故
障個所を内蔵したブロックが抽出される（ステップ５
１）。 （４）故障ブロック絞り込みのための方式 図６は、本発明に係る故障ブロックを絞り込む方法の基
本的な考え方を述べる説明図である。

【００２９】ＡＳＩＣに代表される論理ＬＳＩは、ブロ
ックと称する基本論理回路の組合せを用いて、所望の電
気回路を構成している。そして、ＬＳＩの電源端子より
検出されるＩＤＤＱ値はＬＳＩを構成する各ブロックの
ＩＤＤＱ値の合計値である。従って、ＩＤＤＱ異常が検
出されたということは、何れかのブロックに発生したＩ
ＤＤＱ異常が電源端子を介して検出されたことを意味し
ており、そのＩＤＤＱ異常が発生したブロックを検出す
るためには、各ブロック毎にＩＤＤＱ異常を内蔵してい
るかどうかを検証すればよいことがわかる。

【００３０】図６は、ｎ個のブロックＢ１，Ｂ２，Ｂ
３，−−−、Ｂｎから構成されるＬＳＩにおいて、ブロ
ックＢ２にＩＤＤＱ異常が発生している状態を示してい
る。図６の（Ａ）は、ｎ個のブロックＢ１，Ｂ２，Ｂ
３，−−−、Ｂｎから構成されるＬＳＩのＩＤＤＱ値の
総計を示す。このＩＤＤＱ値の総計は、図６の（Ｂ）に
示すように、ＬＳＩを構成する各ブロックＢ１，Ｂ２，
Ｂ３，−−−、ＢｎのＩＤＤＱ値を合計した値に等し
い。ブロックＢ２以外のブロックＢ１，Ｂ３，−−−、
ＢｎにおけるＩＤＤＱ値は全て規格値以下であるのに対
して、ブロックＢ２におけるＩＤＤＱ値のみが規格値を
超えている。このため、全ブロックＢ１，Ｂ２，Ｂ３，
−−−、ＢｎのＩＤＤＱ値の総計は図６の（Ａ）のグラ
フに示すような値をとる。

【００３１】図６の（Ｂ）に示す各ブロックＢ１，Ｂ
２，Ｂ３，−−−、ＢｎのＩＤＤＱ値を示すグラフから
わかるように、故障ブロックを絞り込むためには、各ブ
ロック毎に後述するアルゴリズムを用いて診断し、故障
ブロックを抽出すればよい。次に、ＬＳＩ内部に多重故
障が存在する場合の故障ブロック絞り込み方式について
述べる。

【００３２】一般に、ＬＳＩ内部に多重故障が存在する
場合、複数種類のＩＤＤＱ異常値が抽出される。図７は
テストベクタ毎のＩＤＤＱ異常有無情報を示すグラフで
あり、Ｘ軸にテストベクタ番号（ＴＶｎｏ. ）を、Ｙ軸
にＩＤＤＱ値を示す。ここでは、図７に示すように、C
１、C ２、C ３という３種類のＩＤＤＱ異常値が検出さ
れたと仮定する。また、このＬＳＩ は多重故障品では
あるが、何個の故障個所を有するかは不明であると仮定
する。そのため、３種類のＩＤＤＱ異常値C １、C ２、
C ３のそれぞれについてテストベクタ番号を抽出し、以
下の診断を行う。

【００３３】（１）第１の診断範囲として、ＩＤＤＱ異
常値Ｃ１に注目したテストベクタ番号及びＩＤＤＱ異常
値Ｃ２，Ｃ３以外の正常状態のテストベクタ番号を抽出
し、これらのテストベクタ番号を診断に用いる。 （２）第２の診断範囲として、ＩＤＤＱ異常値Ｃ２に注
目したテストベクタ番号及びＩＤＤＱ異常値Ｃ１，Ｃ３
以外の正常状態のテストベクタ番号を抽出し、これらの
テストベクタ番号を診断に用いる。

【００３４】（３）第３の診断範囲として、ＩＤＤＱ異
常値Ｃ３に注目したテストベクタ番号及びＩＤＤＱ異常
値Ｃ１，Ｃ２以外の正常状態のテストベクタ番号を抽出
し、これらのテストベクタ番号を診断に用いる。 以上の３通りの診断の結果として、２種類の診断出力が
考えられる。第１、第２及び第３の診断において抽出さ
れた故障ブロックが各々異なる場合には、３種類の故障
が内蔵されていたことになる。その理由は、Ｃ１，Ｃ
２，Ｃ３という３種類のＩＤＤＱ異常値を示すブロック
が存在していたためであり、各々の故障ブロックがそれ
ぞれ該当する論理でＩＤＤＱ異常を示したためでる。

【００３５】第１及び第２の診断において抽出された故
障ブロックの何れか一方と、第３の診断において抽出さ
れた故障ブロックとが同一ブロックであった場合、２種
類の故障が内蔵されていたことになる。その理由は、Ｃ
１及びＣ２という２種類のＩＤＤＱ異常値を示すブロッ
クのみが存在していたためであり、ＩＤＤＱ異常値Ｃ３
はＩＤＤＱ異常値Ｃ１及びＣ２が合計された値として検
出されたにすぎないからである。

【００３６】図８はテストベクタ毎のＩＤＤＱ異常の有
無に関する情報を示すグラフである。Ｃ１，Ｃ２，Ｃ３
という３種類のＩＤＤＱ異常値が検出されたと仮定す
る。さらに、このＬＳＩは多重故障品ではあるが、何個
の故障個所を有するかは不明であると仮定する。以下に
述べる例は、ＩＤＤＱ異常値の識別において、任意のＩ
ＤＤＱ異常値Ｃ１及びＣ２の合計が残りの一つのＩＤＤ
Ｑ異常値Ｃ３と等しい値を示した場合（Ｃ１＋Ｃ２＝Ｃ
３）、任意の複数のＩＤＤＱ値の合計と等しいＩＤＤＱ
異常値を有するテストベクタ番号を用いて、診断を行う
例である。

【００３７】（１）第１の診断範囲として、ＩＤＤＱ異
常値Ｃ１及びＣ３の双方に注目したテストベクタ番号及
びＩＤＤＱ異常値Ｃ２以外の正常状態のテストベクタ番
号を抽出し、これらのテストベクタ番号を診断に用い
る。その結果、ＩＤＤＱ異常値Ｃ１を発生する故障ブロ
ックが抽出される。 （２）ＩＤＤＱ異常値Ｃ２及びＣ３の双方に注目したテ
ストベクタ番号及びＩＤＤＱ異常値Ｃ１以外の正常状態
のテストベクタ番号を抽出し、これらのテストベクタ番
号を診断に用いる。その結果、ＩＤＤＱ異常値Ｃ２を発
生する故障ブロックが抽出される。

【００３８】以上の結果は、図７に示した故障診断アル
ゴリズムにおける診断出力と同一の結果を得ることにな
る。しかしながら、Ｃ１，Ｃ２，Ｃ３という３種類のＩ
ＤＤＱ異常値を、異常を示すテストベクタ番号として、
同時に用いた場合、図８に示した診断アルゴリズムによ
れば、故障が内蔵されていないと診断されることにな
る。

【００３９】次に、ＩＤＤＱ異常を内蔵するブロックを
抽出する方法について説明する。回路ブロックは組合せ
回路と順序回路という２種類の回路に分類される。組合
せ回路は入力端子に信号が印加されるとその内部論理が
一意的に決定される回路形式である。順序回路は、クロ
ック信号に同期してデータが入力され、回路内部に蓄え
られ、出力されるといった性質を有する回路形式であ
る。従って、これら２種類の回路の故障診断は異なった
方式で実施される。

【００４０】（１）組合せ回路に対する故障ブロックの
抽出方式 組合せ回路に対する故障ブロック抽出の基本アルゴリズ
ムは、ＩＤＤＱ異常値を示すテストベクタ番号が、正常
なＩＤＤＱ値を示すテストベクタ番号での入力論理に存
在しないブロックを故障ブロックとして抽出する方式で
ある。以下に例を示して説明する。

【００４１】図９はテストベクタ番号順に、同一のＩＤ
ＤＱ異常値と正常状態の入力論理を示す、４入力論理を
有するベクタ表である。上述したように、この値以外の
ＩＤＤＱ異常値を示すテストベクタ番号は除外されてい
る。故障診断においては、テストベクタ番号ａ、ｂにお
いて検出されたＩＤＤＱ異常値の入力論理Ａと同一の入
力論理が正常なＩＤＤＱ値を有するテストベクタ番号に
存在するかどうかが検査される。

【００４２】図９（Ａ）に示すように、ＩＤＤＱ異常値
の入力論理Ａと同一の入力論理が正常なＩＤＤＱ値を有
するテストベクタ番号に存在しない場合、このブロック
は故障の疑い有りとして抽出される。一方、図９（Ｂ）
に示すように、入力論理Ａと同一の入力論理が正常なＩ
ＤＤＱ値を有するテストベクタ番号に存在したとき、こ
のブロックは故障なし、すなわち、正常として抽出され
る。なぜならば、組合せ回路は入力端子に対応して内部
論理が一意的に決定される回路形式であるから、入力論
理Ａと同一の入力論理が正常なＩＤＤＱ値を有するテス
トベクタ番号に存在したという事実は内部論理に故障が
ないことを意味するからである。

【００４３】（２）順序回路に対する故障ブロックの抽
出方式 順序回路に対する故障ブロック抽出の基本アルゴリズム
は、ＩＤＤＱ異常値が連続したテストベクタ番号として
検出される複数種類の連続した入力論理の組合せ群が、
正常なＩＤＤＱ値が連続したテストベクタ番号での入力
論理の組合せ群には存在しないブロックを故障ブロック
として抽出する方式である。以下に例を示して説明す
る。

【００４４】図１０はテストベクタ番号順に、同一のＩ
ＤＤＱ異常値と正常状態の入力論理を示す、４入力論理
を有するベクタ表である。上述したように、この値以外
のＩＤＤＱ異常値を示すテストベクタ番号は除外されて
いる。故障診断においては、連続したテストベクタ番号
ａ、ｂ及びｃ、ｄ、ｅとして検出されたＩＤＤＱ異常値
の入力論理Ａ、Ｂ及びＣ、Ｄ、Ｅと同一の連続した入力
論理が正常なＩＤＤＱ値を有するテストベクタ番号にそ
れぞれ存在するかどうかが検査される。

【００４５】図１０（Ａ）に示すように、ＩＤＤＱ異常
値の入力論理Ａ、Ｂ及びＣ、Ｄ、Ｅと同一の連続した入
力論理が正常なＩＤＤＱ値を有するテストベクタ番号に
存在しない場合、このブロックは故障の疑い有りとして
抽出される。図１０（Ｂ）に示すように、連続した入力
論理Ａ、Ｂと同一の入力論理が正常状態のテストベクタ
番号ｙ、ｚに存在したとき、このブロックは正常として
抽出される。なぜならば、順序回路においては、連続し
た入力端子に対応した内部論理はデータの保持状態とい
う一意的な論理で決定されているため、連続した入力論
理Ａ、Ｂと同一の入力論理が正常状態のテストベクタ番
号ｙ、ｚに存在するという事実はデータの保持状態に故
障がなく、従って、内部論理にも故障がないことを意味
するからである。

【００４６】

【発明の効果】以上説明したように、本発明に係る故障
ブロックの特定化方法は、ＩＤＤＱ異常が発生したとい
う現象を用いて、多重故障箇所を絞り込む方法である。
本方法は以下に述べる４つの大きな効果を有する。第一
の効果は、出力端子異常の有無に関係なく、故障個所を
絞り込めるという点である。

【００４７】第二の効果は、容易に故障個所を絞り込む
ことができるという点である。すなわち、本方法は、Ｌ
ＳＩ設計段階での検証ツールとして用いられる論理シミ
ュレーションを基にした各ブロック毎のダンプリスト
と、ＩＤＤＱ異常が発生したテストベクタ番号のみのデ
ータとで実行できるため、回路の構造が不明である場合
であっても、容易に故障個所を絞り込むことが可能であ
る。

【００４８】さらに、上述したデータは故障品のＩＤＤ
Ｑ異常が発生したテストベクタ番号のみでよいため、故
障品が存在しなくても、このデータだけで解析が可能と
なる効果がある。第三の効果は、ＩＤＤＱ異常値を分類
した各区分毎のＩＤＤＱ異常値のテストベクタ番号と、
正常なＩＤＤＱ値を示すテストベクタ番号とを用いるこ
とにより、多重故障を有するブロックを正確に特定化で
きるという点である。

【００４９】第四の効果は、高速処理が可能であるとい
う点である。本方法は、コンピュータが得意とする演算
処理を実行するだけで実施することができるため、高速
処理が可能である。また、ＬＳＩが大規模になったとし
ても、分割したブロック単位での演算が可能であるた
め、コンピュータの容量がＬＳＩの規模と比較して小さ
くなったとしても、その影響を受けないというメリット
がある。

【００５０】さらに、その演算はブロック毎に独自に行
われるため、並列処理による短時間処理が可能である。

【図面の簡単な説明】

【図１】図１は物理故障の存在による貫通電流発生の様
子を示す説明図である。

【図２】図２は、本発明に係る故障ブロックを絞り込む
方法の基本的な考え方を説明する概略図である。

【図３】図３は、テストベクタ番号に対してＩＤＤＱ異
常が発生する状態を示すグラフであり、Ｘ軸にテストベ
クタ番号を、Ｙ軸にＩＤＤＱ値を示す。

【図４】図４は、正常品ＬＳＩに対するＩＤＤＱ値と、
不良品ＬＳＩに対するＩＤＤＱ値と、これら双方のＩＤ
ＤＱ値の間の差分とを示すグラフである。この差分が、
正常状態において貫通電流が流れているＬＳＩのＩＤＤ
Ｑ異常値の判定手段として用いられる。

【図５】図５は、ＩＤＤＱ異常が発生したＬＳＩにおい
て、その故障ブロックを絞り込む手順を示すフロー図で
ある。

【図６】図６は、本発明に係る故障ブロックを絞り込む
方法の基本的な考え方を述べる説明図である。

【図７】図７はテストベクタ毎のＩＤＤＱ異常の有無に
関する情報を示すグラフである。このグラフは、Ｃ１，
Ｃ２，Ｃ３という３種類のＩＤＤＱ異常値が検出された
状態を示しており、さらに、3 種類のＩＤＤＱ異常値を
別々に診断するためのテストベクタ分類を示している。

【図８】図８はテストベクタ毎のＩＤＤＱ異常の有無に
関する情報を示すグラフである。このグラフは、Ｃ１，
Ｃ２，Ｃ３という３種類のＩＤＤＱ異常値が検出された
状態を示しており、さらに、Ｃ１＋Ｃ２＝Ｃ３という関
係が明確になったときに診断を行うためのテストベクタ
分類を示している。

【図９】図９は組合せ回路に対する故障ブロックの抽出
方式を説明するベクタ表であり、（Ａ）は故障ブロック
として抽出されたときのベクタ表、（Ｂ）は正常ブロッ
クとして抽出されたときのベクタ表をそれぞれ示す。

【図１０】図１０は順序回路に対する故障ブロックの抽
出方式を説明する図であり、（Ａ）は故障ブロックとし
て抽出されたときのベクタ表であり、（Ｂ）は正常ブロ
ックとして抽出されたときのベクタ表である。

【図１１】図１１は、従来例の一例としての故障辞書作
成による故障シミュレーション方法を説明する概略図で
ある。

【図１２】図１２は従来例の他の例としてのバックトレ
ース方法、すなわち、出力端子から入力端子方向へ論理
を逆にトレースする方法を説明する概略図である。

【符号の説明】

１０ テストパターン １１ 論理シミュレーション １２ 故障ＬＳＩの論理動作試験 １３ ＮＯＲ回路 １５ ＬＳＩ １６ テストベクタ １７ 出力端子 １８ 故障個所 ２０ ＬＳＩ ２１ 故障個所 ２２ テストベクタ ２３ 電源電圧 ２４ 接地点 ２５ 貫通電流 ２６ 電流計 ３０a 、３０b 、３０c ブロック ３１ 出力端子 ３２ 入力端子 ３５ 正常ＬＳＩのＩＤＤＱ値 ３６ 故障ＬＳＩのＩＤＤＱ値 ３７ 正常ＬＳＩのＩＤＤＱ値と故障ＬＳＩのＩＤＤＱ
値との差分

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 ＬＳＩの入力端子から入力されるテスト
   ベクタに従って変化する、ＬＳＩを構成する基本的論理
   回路であるブロック単位での論理動作情報と、該テスト
   ベクタ毎にＬＳＩの論理動作の静止状態におけるリーク
   電流の値ＩＤＤＱが所定値を越えるテストベクタ番号と
   を用いて、前記ブロック毎の論理演算を行うことにより
   故障ブロックを抽出する第一の過程と、 故障ブロックにおけるＩＤＤＱ異常値を有するテストベ
   クタ番号での論理情報を用いて、多重故障個所を絞り込
   む第二の過程と、 を備える、多重故障を有するＣＭＯＳＬＳＩの故障ブロ
   ックの特定化方法。
2. 【請求項２】 前記ブロック単位での論理動作情報は、
   前記テストベクタに同期して変化する、各ブロック毎の
   テストベクタ番号毎の入力論理の組合せからなることを
   特徴とする請求項１記載の方法。
3. 【請求項３】前記ＩＤＤＱ異常値は、良品に対するＩＤ
   ＤＱ値と不良品に対するＩＤＤＱ値との間の差分により
   決定される値であることを特徴とする請求項１記載の方
   法。
4. 【請求項４】 前記ＩＤＤＱ異常値が複数個存在する場
   合、前記ＩＤＤＱ値が所定値を越えるテストベクタ番号
   は、該ＩＤＤＱ異常値を分類した各区分毎の該ＩＤＤＱ
   異常値のテストベクタ番号と、正常なＩＤＤＱ値を示す
   テストベクタ番号とを用いることを特徴とする請求項１
   又は３記載の方法。
5. 【請求項５】 前記ＩＤＤＱ異常値が複数個存在する場
   合、前記ＩＤＤＱ値が所定値を越えるテストベクタ番号
   は、該ＩＤＤＱ異常値を分類した各区分間の該ＩＤＤＱ
   異常値を組み合せたテストベクタ番号と、正常なＩＤＤ
   Ｑ値を示すテストベクタ番号とを用いることを特徴とす
   る請求項１又は３記載の方法。
6. 【請求項６】 前記第一の過程は、ＩＤＤＱ異常値を示
   すテストベクタ番号が、正常なＩＤＤＱ値を示すテスト
   ベクタ番号での入力論理に存在しないブロックを故障ブ
   ロックとして抽出する過程であることを特徴とする請求
   項１記載の方法。
7. 【請求項７】 前記第一の過程は、ＩＤＤＱ異常値が連
   続したテストベクタ番号により検出される複数種類の連
   続した入力論理の組合せ群が、正常なＩＤＤＱ値が連続
   したテストベクタ番号での入力論理の組合せ群には存在
   しないブロックを故障ブロックとして抽出する過程であ
   ることを特徴とする請求項１記載の方法。