JP2007024523A - 故障解析装置及び故障解析方法 - Google Patents

故障解析装置及び故障解析方法 Download PDF

Info

Publication number
JP2007024523A
JP2007024523A JP2005202979A JP2005202979A JP2007024523A JP 2007024523 A JP2007024523 A JP 2007024523A JP 2005202979 A JP2005202979 A JP 2005202979A JP 2005202979 A JP2005202979 A JP 2005202979A JP 2007024523 A JP2007024523 A JP 2007024523A
Authority
JP
Japan
Prior art keywords
failure
value
power supply
supply current
static power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005202979A
Other languages
English (en)
Inventor
Yasuyuki Nozuyama
泰幸 野津山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005202979A priority Critical patent/JP2007024523A/ja
Priority to US11/484,857 priority patent/US7283918B2/en
Publication of JP2007024523A publication Critical patent/JP2007024523A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • G01R31/3008Quiescent current [IDDQ] test or leakage current test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 静的電源電流試験の結果に基づき、半導体集積回路の故障箇所の絞り込みを高精度に行える故障解析装置を提供する。
【解決手段】 測定ポイントの故障箇所及び故障箇所を駆動する回路の情報を抽出する故障関連情報抽出部11と、故障を含まない場合の測定ポイントにおける故障箇所の信号値と故障箇所を駆動する回路の入力値を求める動作解析部12と、フェイルした測定ポイントでの測定値と故障を含まない場合の測定推定値の差に基づき、検出故障から故障候補を抽出する故障候補抽出部13と、フェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値を算出し、差の推定算出値と、フェイルした各測定ポイントでの測定値と測定推定値との差とを比較して、故障候補が故障箇所であるか否かを判定する算出及び判定部14とを備える。
【選択図】 図1

Description

本発明は、半導体集積回路の故障解析技術に係り、特に静的電源電流試験を用いる故障解析装置及び故障解析方法に関する。
従来、静的電源電流(IDDQ)試験は、CMOS回路を用いた半導体集積回路(LSI)等において容易に試験品質を向上可能な試験方法として活用されてきた。外部入力が確定して動作が安定した状態のCMOS回路では、直流の電流パスが存在しない。そのため、CMOS回路には極めて微小なオフリーク電流しか流れない。したがって、電流の異常を生じる故障がCMOS回路を使用したLSI内部に存在すれば、その故障を容易に検出できる。静的電源電流試験は、以上の特徴を利用したものである。
最も簡単な故障モデルである縮退故障モデルは、LSI内部の故障箇所の信号が1又は0に固定される故障モデルである。縮退故障の場合、故障箇所の配線を駆動する基本セルが、故障によって固定されている論理値と逆の論理値の信号を故障箇所の配線に出力したときに、LSIに異常電流が流れる。又、互いに隣接する配線間の短絡故障(以下において「ブリッジ故障」という。)では、短絡した一方の配線の信号が「0」、且つ他方の配線の信号が「1」の場合に、LSIに異常電流が流れる。
最近では、上記の縮退故障及びブリッジ故障を対象として、静的電源電流試験を使用した故障箇所絞り込み方法が幾つか提案されている。基本的な故障箇所絞り込み方法は以下のとおりである。先ず、試験対象のLSI(以下において、「対象LSI」という。)の論理接続情報又は隣接配線(信号)情報を用いてIDDQ故障シミュレーション(各故障箇所の論理値を求め、各故障の検出・未検出を判定するシミュレーション)を行ない、静的電源電流試験の各測定ポイントにおける故障箇所の検出・未検出情報を求める。そして、検出・未検出情報と対象LSIの静的電源電流試験の結果を対応させて、対象LSIの故障候補を順次絞り込んでいく。ここで、「検出・未検出情報」とは、各測定ポイントにおいてそれぞれ検出されるLSIの故障箇所に関する情報及び検出されない故障箇所に関する情報である。「測定ポイント」は、静的電源電流試験において、対象LSIの入力を設定して静的電源電流を測定する時刻である。一般に、静的電源電流試験では複数の測定ポイントが設定される。
具体的には、ある測定ポイントでの試験結果がパス(pass:IDDQ値が正常品と判定される値以下)の場合、故障候補はその測定ポイントにおいて検出される故障以外の故障となる。一方、ある測定ポイントでの試験結果がフェイル(fail:IDDQ値が正常品と判定される値を越えた)の場合、故障候補は、その測定ポイントにおいて検出される故障に絞られる(多重故障を考慮すると、「故障の組」に絞られる)。以上の手順を複数の測定ポイントに対して行うことにより、故障候補が絞られる。
但し、例えば数メガ論理ゲート以上に及ぶ大規模なロジックLSIでは、故障数が膨大となる。そのため、上記の手順により故障候補を絞るための計算時間が膨大になり、また、十分少ない故障候補まで上手く絞り込めないという問題が発生している。こうした問題に対し、縮退故障とブリッジ故障に対して絞り込みを行ない、静的電源電流試験の測定値を未知数とした連立1次方程式を解くことにより、複数の故障を特定する方法が提案されている(例えば、特許文献1参照。)。しかし、最近のプロセス微細化により、こうしたLSIの静的電源電流値は、従来の微細でないプロセスで製造されたLSIでの数μA〜10μA程度以下から、数mA、極端な場合は数百mAに達する場合が出てきている。更に、静的電源電流値は測定ポイント毎にばらつきが大きくなり、特許文献1で提案された方式では正確な絞り込みが困難となっている。又、静的電源電流試験において不良と判断された異常な静的電源電流値について、それぞれ1個の変数しか割り当てていないため、例えば入力状態によって複数の異常な静的電源電流値が存在するブリッジ故障の場合に正しい解を求めることが困難である。そのため、上記に提案された方法では、精度の高い故障箇所の絞り込みが難しい。
又、例えば室温から−40℃に低下する等の低温化によって、静的電源電流値は大幅(1桁程度以上)に減少する特性がある。そのため、低温での測定結果に基づいて故障箇所を絞り込む方法が考えられる。しかし、例えば、室温で発生しても低温では発生しない故障があるため、本質的な解決にはならない。
特開平10−19986号公報
本発明は、静的電源電流試験の結果に基づき、半導体集積回路の故障箇所の絞り込みを高精度に行える故障解析装置及び故障解析方法を提供する。
本発明の第1の特徴は、半導体集積回路上の故障箇所を絞り込むための故障解析装置であって、(イ)静的電源電流試験の試験ベクトルと試験ベクトルのそれぞれの測定ポイントにおける検出及び未検出故障箇所を格納する試験・検出故障データベースと、(ロ)半導体集積回路のレイアウト情報及び論理接続情報に基づき故障箇所と故障箇所を駆動する回路に関する情報を故障関連情報として抽出する故障関連情報抽出部と、(ハ)論理接続情報、駆動回路の動作情報、試験ベクトル及び故障関連情報に基づき、半導体集積回路の動作解析を行ない、故障を含まない場合の各測定ポイントにおける各故障箇所の信号値と各故障箇所を駆動する回路の入力値を求める動作解析部と、(ニ)静的電源電流試験における各測定ポイントでのパス・フェイル結果と、測定値と、及び、少なくともフェイルした測定ポイントでの測定値と半導体集積回路が故障を含まない場合の測定推定値の差を格納する静的電源電流試験結果データベースと、(ホ)静的電源電流試験結果データベースに格納された各測定ポイントのパス・フェイル結果、及び試験・検出故障データベースに格納された各測定ポイントの検出故障に基づき、各測定ポイントの検出故障から故障候補を抽出する故障候補抽出部と、(ヘ)少なくとも故障候補を駆動する回路のおのおのについて故障を含まない場合に対する故障を含む場合の静的電源電流値の入力値に応じた変化量又は変化量を算出する式を構成する係数データを格納する変化量データベースと、(ト)動作解析部が算出したフェイルした測定ポイントでの故障候補を駆動する回路の入力値及び変化量データベースに基づきフェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値を算出し、差の推定算出値と、静的電源電流試験結果データベースに格納されたフェイルした各測定ポイントでの測定値と測定推定値との差とを比較して、故障候補が故障箇所であるか否かを判定する算出及び判定部とを備える半導体集積回路の故障解析装置であることを要旨とする。
本発明の第2の特徴は、半導体集積回路上の故障箇所を絞り込むための故障解析方法であって、故障関連情報抽出部、故障候補抽出部、動作解析部、算出及び判定部を備える故障解析装置において、(イ)静的電源電流試験の試験ベクトルと試験ベクトルのそれぞれの各測定ポイントにおける検出及び未検出故障箇所を試験・検出故障データベースに格納するステップと、(ロ)故障関連情報抽出部が、半導体集積回路のレイアウト情報及び論理接続情報に基づき故障箇所と故障箇所を駆動する回路に関する情報を故障関連情報として抽出するステップと、(ハ)静的電源電流試験における各測定ポイントでのパス・フェイル結果と、測定値と、及び、少なくともフェイルした測定ポイントでの測定値と半導体集積回路が故障を含まない場合の測定推定値の差を静的電源電流試験結果データベースに格納するステップと、(ニ)故障候補抽出部が、静的電源電流試験結果データベースに格納された各測定ポイントのパス・フェイル結果、及び試験・検出故障データベースに格納された各測定ポイントにおける検出故障箇所に基づき、各測定ポイントの検出故障から故障候補を抽出するステップと、(ホ)動作解析部が、半導体集積回路の論理接続情報、駆動回路の動作情報、試験ベクトル及び故障関連情報に基づき、半導体集積回路の動作解析を行ない、故障を含まない場合の各測定ポイントにおける各故障箇所の信号値と各故障箇所を駆動する回路の入力値を求めるステップと、(ヘ)少なくとも故障候補を駆動する回路のおのおのについて故障を含まない場合に対する故障を含む場合の静的電源電流値の入力値に応じた変化量又は変化量を算出する式を構成する係数データを変化量データベースに格納するステップと、(ト)算出及び判定部が、動作解析部が算出したフェイルした各測定ポイントでの故障候補を駆動する回路の入力値及び変化量データベースに基づきフェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値を算出するステップと、(チ)算出及び判定部が、差の推定算出値と、静的電源電流試験結果データベースに格納されたフェイルした各測定ポイントでの測定値と測定推定値との差とを比較して、故障候補が故障箇所であるか否かを判定するステップとを含む半導体集積回路の自動故障解析方法であることを要旨とする。
本発明によれば、静的電源電流試験の結果に基づき、半導体集積回路の故障箇所の絞り込みを高精度に行える故障解析装置及び故障解析方法を提供できる。
次に、図面を参照して、本発明の第1又は第2の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第1又は第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施の形態)
本発明の第1の実施の形態に係る半導体集積回路の故障解析装置は、半導体集積回路上の故障箇所を絞り込むための故障解析装置であって、図1に示すように、静的電源電流試験の試験ベクトルと試験ベクトルのそれぞれの測定ポイント(測定時刻)における検出及び未検出故障箇所を格納する試験・検出故障データベース21と、半導体集積回路のレイアウト情報及び論理接続情報に基づき故障箇所と故障箇所を駆動する回路に関する情報(駆動回路(基本セル・マクロセル)名、入出力信号名等)を故障関連情報として抽出する故障関連情報抽出部11と、論理接続情報、駆動回路の動作情報、試験ベクトル及び故障関連情報に基づき、半導体集積回路の動作解析を行ない、故障を含まない場合の各測定ポイントにおける各故障箇所の信号値と各故障箇所を駆動する回路の入力値を求める動作解析部12と、静的電源電流試験における各測定ポイントでのパス・フェイル結果と、測定値と、及び、少なくともフェイルした測定ポイントでの測定値と半導体集積回路が故障を含まない場合(パスと見なす場合)の測定推定値の差を格納する静的電源電流試験結果データベース24と、静的電源電流試験結果データベース24に格納された各測定ポイントのパス・フェイル結果、及び試験・検出故障データベース21に格納された各測定ポイントの検出故障に基づき、各測定ポイントの検出故障から故障候補を抽出する故障候補抽出部13と、少なくとも故障候補を駆動する回路のおのおのについて故障を含まない場合に対する故障を含む場合の静的電源電流値の入力値に応じた変化量又は変化量を算出する式を構成する係数データを格納する変化量データベース26と、動作解析部12が算出したフェイルした測定ポイントでの故障候補を駆動する回路の入力値及び変化量データベース26に格納された変化量の情報に基づきフェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値を算出し、差の推定算出値と、静的電源電流試験結果データベース24に格納されたフェイルした各測定ポイントでの測定値と測定推定値との差とを比較して、故障候補が故障箇所であるか否かを判定する算出及び判定部14とを備える。
故障関連情報抽出部11、動作解析部12、故障候補抽出部13、算出及び判定部14は、処理装置10に含まれる。更に、図1に示す故障解析装置は、記憶装置20、入力装置40、出力装置50及び測定装置60を備える。記憶装置20は、試験・検出故障データベース21、回路情報22、故障関連情報23、静的電源電流試験結果データベース24、故障候補25、変化量データベース26、電流差27、判定結果28を適当な記憶領域を確保して格納する。
試験・検出故障データベース21は、静的電源電流試験の試験ベクトルのそれぞれの測定ポイント(測定時刻)における検出(及び未検出)故障を格納しているが、こうしたデータは、一般に、論理接続情報及び基本セル・マクロセルによって記述された半導体集積回路に対するIDDQ故障のシミュレーション又はIDDQ故障ATPGによって取得できる。
回路情報22に、対象の半導体集積回路の論理接続情報及びレイアウト情報等の回路情報が格納される。
故障関連情報23は、故障関連情報抽出部11によって対象の半導体集積回路の回路情報22に基づき抽出された故障及び同故障に関わる信号を駆動する回路に関連する情報(駆動回路(基本セル・マクロセル)名、入出力信号名等)を格納する。
静的電源電流試験結果データベース24は、静的電源電流試験における各測定ポイントでのパス・フェイル結果と、測定値と、及び、少なくともフェイルした測定ポイントでの測定値と半導体集積回路が故障を含まない場合(パスと見なす場合)の測定推定値の差を格納する。故障を含まない場合の推定測定値は、故障解析対象サンプルと同じ半導体集積回路の複数の別サンプルを静的電源電流試験した結果から取得する。例えば、特許文献2に開示された方法が採用可能である(特許文献2:特開2005−134255号公報、大きなオフリーク電流を有するLSIでのIDDQテスト方法)。
変化量データベース26は、少なくとも故障候補を駆動する回路のおのおのについて故障を含まない場合に対する故障を含む場合の静的電源電流値の入力値に応じた変化量又は変化量を算出する式を構成する係数データを格納する。例えば、各故障が電源配線、GND、及び隣接配線のいずれかと電気的に接続している場合における、故障箇所を含まない場合の値に対する静的電源電流の変化量が、変化量データベース26にそれぞれ格納される。故障がある場合の静的電源電流値は、例えば、故障を想定した作成した回路についてSPICE等の回路シミュレーションを実行して算出することができる。以下に、変化量データベース26に格納される静的電源電流の変化量について説明する。
図2に故障の例を示す。図2は、NAND回路N1の出力端子に接続する配線L1とGNDが短絡している故障を示す。図2に示した故障が発生した場合に、静的電源電流値IDDQ1はNAND回路N1が配線L1の電位を駆動する駆動力に依存し、駆動力は、NAND回路N1に対する入力値に応じて内部でオン状態になった素子のゲート幅に依存している。したがって、静的電源電流値IDDQ1はNAND回路N1の入力値(入力条件)に依存する。
図3に、NAND回路N1の入力値毎の静的電源電流値IDDQ1の例を示す。図3に示した静的電源電流値Id11は、NAND回路N1の入力a〜cのうち1つが「0」である場合の静的電源電流値IDDQ1である。静的電源電流値Id12は、NAND回路N1の入力a〜cのうち2つが「0」である場合の静的電源電流値IDDQ1である。静的電源電流値Id13は、NAND回路N1の入力a〜cすべてが「0」である場合の静的電源電流値IDDQ1である。そして、静的電源電流値Id14は、NAND回路N1の入力a〜cすべてが「1」である場合の静的電源電流値IDDQ1である。したがって、Id14=0である。一般に、Id13>Id12>Id11である。
配線L1がGNDと接続していない場合、即ち配線L1の電位が正常な場合の値を静的電源電流値Id10とした場合、静的電源電流値Id10に対する静的電源電流値Id11、Id12、Id13の変化量が、検出箇所及び入力条件の情報と共に変化量データベース26にそれぞれ格納される。但し、NAND回路のような基本セルの規模では、正常な場合の静的電源電流値は極めて微小な値であり、故障が存在する場合の値をそのまま格納しても実用的には全く差し支えない(以下、特に触れない)。
図4に他の故障の例を示す。図4は、NAND回路N2の出力端子に接続する配線L2が、インバータ回路I1の出力端子に接続する配線L3と短絡している故障を示す。図4に示した故障が発生した場合、LSIに流れる静的電源電流値IDDQ2は配線L2を駆動するNAND回路N2の駆動力及び配線L3を駆動するインバータ回路I1の駆動力に依存し、駆動力は、これら回路に対する入力値に応じて内部でオン状態になった素子のゲート幅に依存する。したがって、静的電源電流値IDDQ2はNAND回路N2の入力値及びインバータ回路I1の入力値に依存する。
図5に、NAND回路N2の入力値及びインバータ回路I1の入力値毎の静的電源電流値IDDQ2の例を示す。図5に示した静的電源電流値Id21は、NAND回路N2の入力a〜cのうち1つが「0」であり、且つインバータ回路I1の入力dが「1」である場合の静的電源電流値IDDQ2である。静的電源電流値Id22は、NAND回路N2の入力a〜cのうち2つが「0」であり、且つインバータ回路I1の入力dが「1」である場合の静的電源電流値IDDQ2である。静的電源電流値Id23は、NAND回路N2の入力a〜cすべてが「0」であり、且つインバータ回路I1の入力dが「1」である場合の静的電源電流値IDDQ2である。そして、静的電源電流値Id24は、NAND回路N2の入力a〜cすべてが「1」であり、且つインバータ回路I1の入力dが「0」である場合の静的電源電流値IDDQ2である。一般に、Id23>Id22>Id21>Id24であり、これら以外の入力値の組合せの場合は静的電源電流値IDDQ2=0である。これら静的電源電流値Id21、Id22、Id23、Id24(の変化)値が、静的電源電流値IDDQ2=0の場合も含め、検出箇所及び入力値の情報と共に変化量データベース26にそれぞれ格納される。
図1に示した故障関連情報23は、具体的には、例えば、図2に示した配線L1に仮定される縮退故障について言えば、配線L1を駆動するNAND回路N1のインスタンス名(対象の半導体集積回路の中での識別名)、入出力端子名等が相当する。又、図4に示した配線L2と配線L3のショート故障(ブリッジ故障)については、配線L2を駆動するNAND回路N2の情報、配線L2に隣接する配線L3の情報、及び配線L3を駆動するインバータ回路I1の情報が、故障関連情報23として抽出される。
記憶装置20の故障候補25に、故障候補抽出部13によって抽出された故障候補が格納される。電流差27に、算出及び判定部14が算出した、動作解析部12が算出したフェイルした各測定ポイントでの故障候補を駆動する回路の入力値及び変化量データベース26に格納された変化量の情報に基づき、フェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値が格納される。判定結果28に、算出及び判定部14が、差の推定算出値と、静的電源電流試験結果データベース24に格納されたフェイルした各測定ポイントでの測定値と測定推定値との差とを比較して、故障候補が故障箇所であるか否かを判定した結果が格納される。
入力装置40はキーボード、マウス、ライトペン又はフレキシブルディスク装置等で構成される。入力装置40より故障解析実行者は、入出力データを指定したり、故障解析条件を設定したりできる。更に、入力装置40より出力データの形態等を設定することも可能で、又、故障解析の実行や中止等の指示の入力も可能である。
又、出力装置50としては、故障解析結果を表示するディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置等が使用可能である。ここで、「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク(フレキシブルディスク含む)、光ディスク(CD−R等含む)、光磁気ディスク、磁気テープ(カセットテープ含む)等の電子データを記録することができるような媒体等を意味する。
測定装置60は、図示を省略した定電流源や定電圧源等の電源、電流計や電圧計等の測定機器、プロ−バ等によって構成される。対象の半導体集積回路の静的電源電流試験に必要な試験ベクトルと試験実行条件が試験・検出故障データベース21から測定装置60に読み出され、対象の半導体集積回路の静的電源電流試験が行われる。
以下において、図1に示した故障解析装置によって対象の半導体集積回路(以下、簡単のため対象LSIと記す)の故障を解析する方法を、図6に示すフローチャートを用いて説明する。
(イ)ステップS10において、図1に示す入力装置40を介して、対象LSIの静的電源電流試験の試験ベクトルと試験ベクトルのそれぞれの測定ポイント(測定時刻)における検出(及び未検出)故障が試験・検出故障データベース21に格納される。又、ステップS20において、対象LSIの回路情報が回路情報(記憶領域)22に格納される。
(ロ)ステップS30において、故障関連情報抽出部11が、対象LSIの回路情報を回路情報(記憶領域)22から読み出し、故障と故障を駆動する回路に関する情報(駆動回路(基本セル・マクロセル)名、入出力信号名等)を故障関連情報として抽出する。抽出された故障関連情報は故障関連情報(記憶領域)23に格納される。
(ハ)ステップS40において、測定装置60を用いて行われた対象LSIの静的電源電流試験における各測定ポイントでのパス・フェイル結果と、測定値と、及び、少なくともフェイルした測定ポイントでの測定値と対象LSIが故障を含まない場合(パスと見なす場合)の測定推定値の差が静的電源電流試験結果データベース24に格納される。次いで、ステップS50において、故障候補抽出部13が、静的電源電流試験結果データベース24に格納された各測定ポイントのパス・フェイル結果、及び試験・検出故障データベース21に格納された各測定ポイントの検出故障に基づき、各測定ポイントの検出故障から故障候補を抽出する。抽出された故障候補は故障候補(記憶領域)25に格納される。
(ニ)ステップS60において、動作解析部12が、対象LSIの論理接続情報と駆動回路の動作情報と試験ベクトルと故障関連情報23に基づき、対象LSIの動作解析を行ない、故障を含まない場合の各測定ポイントにおける各故障箇所の信号値と各故障箇所を駆動する回路の入力値を求める。
(ホ)ステップS70において、少なくとも故障候補を駆動する回路のおのおのについて故障を含まない場合に対する故障を含む場合の静的電源電流値の入力値に応じた変化量又は変化量を算出する式を構成する係数データを変化量データベース26に格納する。
(へ)ステップS80において、算出及び判定部14が、動作解析部12が算出したフェイルした各測定ポイントでの故障候補を駆動する回路の入力値及び変化量データベース26に格納された変化量の情報に基づきフェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値ΔIdcを算出する。算出した差の推定算出値ΔIdcは、電流差(記憶領域)27に格納される。又、静的電源電流試験結果データベース24に格納されたフェイルした各測定ポイントでの測定値と測定推定値との差ΔIdmを算出する。差ΔIdmも、電流差(記憶領域)27に格納される。
(ト)ステップS90において、算出及び判定部14が、差の推定算出値ΔIdcと、フェイルした各測定ポイントでの測定値と測定推定値との差ΔIdmとを電流差(記憶領域)27から読み出す。そして算出及び判定部14は、差の推定算出値ΔIdcと差ΔIdmとを比較して、故障候補が故障箇所であるか否かを判定する。この判定は、具体的には、例えば次のように行なわれる。先ず、考慮する故障の多重度を予め設定しておく。一般に多重度が増加するに従って考慮すべき場合の数は指数的に増加するため、故障の多重度を2〜4程度以内に設定することが望ましく、又、この程度までの多重度で十分高い精度で故障を正しく絞り込めると期待される。多重度は、製造プロセスが安定しておらず、歩留りが低い場合は高めに、製造プロセスが安定し、歩留りが高い場合は低めに調整可能であり、適宜判断するとよい。次に、多重度=1(単一故障)を前提として、各測定ポイントでの差ΔIdmと各故障候補の差の推定算出値ΔIdcを比較し、全て一致する場合、その故障候補が対象LSIの故障であると判定される。例えば、図2に示した配線L1とGNDが短絡した故障が故障候補の場合は、この故障候補を検出する各測定ポイントにおけるNAND回路N1の入力値(条件)に基づき、差の推定算出値ΔIdcは、静的電源電流値Id10に対する静的電源電流値Id11、Id12、Id13の変化量のいずれかに決まる。この時、製造ばらつきを考慮し、各測定ポイントにおいて差ΔIdmと差の推定算出値ΔIdcが若干異なっていても、その比が1に近い値でほぼ一定であれば、一致していると判定する。なお、単一故障を前提とする場合、故障候補抽出部において、フェイルの場合に検出(detected)であるという条件を加えてより少ない数の故障候補に予め絞り込んでおくことが可能である。これによって故障解析の効率を向上させることができる。又、個別の比較・判定の前に、測定ポイントに応じた差ΔIdmの種類と各故障候補を駆動する回路が発生しうる電流値の種類を比較し、後者が前者より少なかった場合、その故障候補は、対象LSIの故障でないと判定し、除外することもできる。例えば、測定した結果である差ΔIdmの値が3種類あったとすると、インバータ回路ないしバッファ回路(差の推定算出値ΔIdcは2種類)によって駆動される縮退故障は故障候補から除外される。これにより、故障候補は確実に削減され、故障の絞り込み効率が向上する。また、複数の測定ポイントにおける差ΔIdmの最小値ΔIdm_minに対し、各故障候補の差ΔIdcの最大値ΔIdc_maxが、製造のばらつきを考慮して
ΔIdc_max < ΔIdm_min
となっている場合、その故障候補は除外される。これらの差 ΔIdm、差の推定算出値ΔIdcの可能な種類や取りうる値の範囲によって故障候補を絞り込む方法は、多重故障の場合にも有効に利用できる。
全ての故障候補について上記判定を実施し、該当する故障候補が見付からなかった場合、多重度=2(2重故障)を前提として、各測定ポイントでの差ΔIdmと任意の故障候補2個の組による差の推定算出値ΔIdcの和とを比較し、全て一致する場合、その故障候補2個の組が対象LSIの故障の組であると判定される。ここで注意すべきは、各故障候補の組において、一方の故障候補の差の推定算出値ΔIdc=0の場合も考慮しなければならないことである。以後、故障の組を確定できなかった場合、予め設定した多重度の故障候補の組まで比較・判定を増やし、測定結果と一致する故障の組を検索する。所定の多重度でも確定できなかった場合は、異常終了ということになる。主な可能性としては、想定した多重度より高い多重度の故障だった場合や、前提としていた故障モデルとは異なるモードの不良である場合が考えられる。一方、最終的に複数の故障候補(の組)が残る場合もある。この場合は、以後の物理的な故障解析(例えば対象LSIを構成する各層を薬品等により露出させ、光学・電子顕微鏡等で直接観察する解析)での参考となるよう、それぞれの可能性の高さを別途推定してやることが望ましい。
判定結果(記憶領域)28に格納された故障候補は、出力装置50を介して外部から参照することができる。そして、候補箇所に基づき対象LSIを調査することにより、故障原因を解析可能である。
以上に説明したように、本発明の第1の実施の形態に係る故障解析装置では、対象LSIにおいて測定された静的電源電流値と故障箇所を含まない場合の値との差を使用する。そのため、静的電源電流値が大きなLSIに対する静的電源電流試験においても、異常な静的電源電流値を精度よく検出して故障箇所を絞り込むことができる。つまり、回路規模が大きくオフリーク電流が大きいLSIに対して、静的電源電流試験による高精度な故障解析を実現できる。又、測定ポイント毎に故障候補が抽出されるため、対象LSI上の複数の箇所で生じている複数の故障箇所をそれぞれ絞り込むことができる。
図6に示した一連の故障解析操作は、図6と等価なアルゴリズムのプログラムにより、図1に示した故障解析装置を制御して実行できる。このプログラムは、図1に示した故障解析装置を構成する記憶装置20に記憶させればよい。又、このプログラムは、コンピュータ読み取り可能な記録媒体に保存し、この記録媒体を図1に示した記憶装置20に読み込ませることにより、本発明の一連のマスクデータ作成操作を実行することができる。
(第2の実施の形態)
本発明の第2の実施の形態に係わる半導体集積回路の故障解析装置は、図7に示すように、算出及び判定部14が調整部141を備える点が図1と異なる。その他の構成については、図1に示す第1の実施の形態と同様である。
第1の実施の形態においては、図2に示した配線L1とGNDが短絡している故障例について説明した。しかし、例えば図8に示すように、配線L1が抵抗R1を介してGNDに接続した故障が発生する場合がある。或いは、図9に示すように配線L2と配線L3が抵抗R2を介して接続した故障が発生する場合がある。図8或いは図9に示した故障の場合には、抵抗R1或いは抵抗R2の抵抗値をパラメータにして調整した差の推定算出値ΔIdcと差ΔIdmとの差又は比に基づいて、配線L1が故障箇所であるか否かを判定することができる。
図7に示した調整部141は、例えば図8に示した抵抗R1の抵抗値を変化させることにより、故障候補である配線L1の故障状態を変化させて差の推定算出値ΔIdcを調整する。例えば、調整部141は、抵抗R1の抵抗値の静的電源電流に対する影響を考慮して設定される調整係数を、変化量データベース26に格納された差の推定算出値ΔIdcに乗じる。又は、調整係数を含めて差の推定算出値ΔIdcを算出するための算出式の係数が変化量データベース26に格納されており、調整部はこれら係数を読み出して調整した差の推定算出値ΔIdcを算出するようにしてもよい。その結果、各測定ポイントでの各故障候補の差の推定算出値ΔIdcは調整される。配線L1が抵抗R1を介してGNDと電気的に接続している場合は、一般的に抵抗R1が大きいほど差ΔIdmは小さい。そして判定部14は、調整された差の推定算出値ΔIdcと差ΔIdmとの差に基づき、候補箇所が故障個所か否かを判定する。算出された調整係数は、図7に示した記憶装置20に格納されてもよい。他は、第1の実施の形態と実質的に同様であり、重複した記載を省略する。
本発明の第2の実施の形態に係る半導体集積回路の故障解析装置によれば、故障箇所がGNDや電源配線、或いは隣接配線と抵抗を介して電気的に接続した故障であっても、解析することができる。
(その他の実施の形態)
上記のように、本発明は第1又は第2の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、過去に同一種類のLSIに対して静的電源電流試験を行っている場合、試験・検出故障データベース21に検出箇所の情報が既に格納されており、また、故障関連情報の抽出が既になされ、故障関連情報(記憶領域)23に格納されている。これら格納されている情報を使用することにより、図6に示したステップS10〜S30を省略できる。又、第1又は第2の実施の形態の説明においては、変化量データベース26に予め変化量が格納されている例を示したが、測定ポイント毎に、各故障候補における静的電源電流の変化量を算出してもよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第1の実施の形態に係る半導体集積回路の故障解析装置の構成を示す模式図である。 本発明の第1の実施の形態に係る半導体集積回路の故障解析装置によって解析される故障の例を示す模式図である。 図2に示した故障箇所の静的電源電流値の例を示す表である。 本発明の第1の実施の形態に係る半導体集積回路の故障解析装置によって解析される故障の他の例を示す模式図である。 図4に示した故障箇所の静的電源電流値の例を示す表である。 本発明の第1の実施の形態に係る半導体集積回路の故障解析方法を説明するフローチャートである。 本発明の第2の実施の形態に係る半導体集積回路の故障解析装置の構成を示す模式図である。 本発明の第2の実施の形態に係る半導体集積回路の故障解析装置によって解析される故障の例を示す模式図である。 本発明の第2の実施の形態に係る半導体集積回路の故障解析装置によって解析される故障の他の例を示す模式図である。
符号の説明
10…処理装置
11…故障関連情報抽出部
12…動作解析部
13…故障候補抽出部
14…判定部
20…記憶装置
21…試験・検出故障データベース
22…回路情報
23…故障関連情報
24…静的電源電流試験結果データベース
25…故障候補
26…変化量データベース
27…電流差
28…判定結果
40…入力装置
50…出力装置
60…測定装置
141…調整部

Claims (5)

  1. 半導体集積回路上の故障箇所を絞り込むための故障解析装置であって、
    静的電源電流試験の試験ベクトルと前記試験ベクトルのそれぞれの測定ポイントにおける検出及び未検出故障箇所を格納する試験・検出故障データベースと、
    半導体集積回路のレイアウト情報及び論理接続情報に基づき前記故障箇所と前記故障箇所を駆動する回路に関する情報を故障関連情報として抽出する故障関連情報抽出部と、
    前記論理接続情報、駆動回路の動作情報、前記試験ベクトル及び前記故障関連情報に基づき、前記半導体集積回路の動作解析を行ない、故障を含まない場合の各測定ポイントにおける各故障箇所の信号値と前記各故障箇所を駆動する回路の入力値を求める動作解析部と、
    前記静的電源電流試験における前記各測定ポイントでのパス・フェイル結果と、測定値と、及び、少なくともフェイルした測定ポイントでの前記測定値と前記半導体集積回路が故障を含まない場合の測定推定値の差を格納する静的電源電流試験結果データベースと、
    前記静的電源電流試験結果データベースに格納された前記各測定ポイントのパス・フェイル結果、及び前記試験・検出故障データベースに格納された各測定ポイントの検出故障に基づき、前記各測定ポイントの検出故障から故障候補を抽出する故障候補抽出部と、
    少なくとも前記故障候補を駆動する回路のおのおのについて故障を含まない場合に対する故障を含む場合の静的電源電流値の入力値に応じた変化量又は変化量を算出する式を構成する係数データを格納する変化量データベースと、
    前記動作解析部が算出した前記フェイルした測定ポイントでの前記故障候補を駆動する回路の入力値及び前記変化量データベースに基づき前記フェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値を算出し、前記差の推定算出値と、前記静的電源電流試験結果データベースに格納された前記フェイルした各測定ポイントでの前記測定値と前記測定推定値との差とを比較して、前記故障候補が故障箇所であるか否かを判定する算出及び判定部
    とを備えることを特徴とする半導体集積回路の故障解析装置。
  2. 前記算出及び判定部が、前記故障候補の故障状態を変化させて、前記変化量を調整する調整部を備えることを特徴とする請求項1に記載の半導体集積回路の故障解析装置。
  3. 前記算出及び判定部は、前記静的電源電流試験結果の電流差の種類と前記故障候補が取りうる変化量の種類とを比較し、前記故障候補が取りうる変化量の種類が前記静的電源電流試験結果の電流差の種類より少ない場合に前記故障候補を故障候補から除外する機能を含むことを特徴とする請求項1に記載の半導体集積回路の故障解析装置。
  4. 半導体集積回路上の故障箇所を絞り込むための故障解析方法であって、故障関連情報抽出部、故障候補抽出部、動作解析部、算出及び判定部を備える故障解析装置において、
    静的電源電流試験の試験ベクトルと前記試験ベクトルのそれぞれの各測定ポイントにおける検出及び未検出故障箇所を試験・検出故障データベースに格納するステップと、
    前記故障関連情報抽出部が、半導体集積回路のレイアウト情報及び論理接続情報に基づき前記故障箇所と前記故障箇所を駆動する回路に関する情報を故障関連情報として抽出するステップと、
    前記静的電源電流試験における前記各測定ポイントでのパス・フェイル結果と、測定値と、及び、少なくともフェイルした測定ポイントでの前記測定値と前記半導体集積回路が故障を含まない場合の測定推定値の差を静的電源電流試験結果データベースに格納するステップと、
    前記故障候補抽出部が、前記静的電源電流試験結果データベースに格納された前記各測定ポイントのパス・フェイル結果、及び前記試験・検出故障データベースに格納された前記各測定ポイントにおける前記検出故障箇所に基づき、前記各測定ポイントの検出故障から故障候補を抽出するステップと、
    前記動作解析部が、前記半導体集積回路の論理接続情報、駆動回路の動作情報、前記試験ベクトル及び前記故障関連情報に基づき、前記半導体集積回路の動作解析を行ない、故障を含まない場合の前記各測定ポイントにおける前記各故障箇所の信号値と前記各故障箇所を駆動する回路の入力値を求めるステップと、
    少なくとも前記故障候補を駆動する回路のおのおのについて故障を含まない場合に対する故障を含む場合の静的電源電流値の入力値に応じた変化量又は変化量を算出する式を構成する係数データを変化量データベースに格納するステップと、
    前記算出及び判定部が、前記動作解析部が算出した前記フェイルした各測定ポイントでの前記故障候補を駆動する回路の入力値及び前記変化量データベースに基づき前記フェイルした各測定ポイントでの故障を含まない場合に対する故障候補を含む場合の静的電源電流値の差の推定算出値を算出するステップと、
    前記算出及び判定部が、前記差の推定算出値と、前記静的電源電流試験結果データベースに格納された前記フェイルした各測定ポイントでの前記測定値と前記測定推定値との差とを比較して、前記故障候補が故障箇所であるか否かを判定するステップ
    とを含むことを特徴とする半導体集積回路の自動故障解析方法。
  5. 故障解析装置が備える調整部が、前記故障候補の故障状態を変化させて、前記変化量を調整するステップを更に含むことを特徴とする請求項4に記載の半導体集積回路の自動故障解析方法。
JP2005202979A 2005-07-12 2005-07-12 故障解析装置及び故障解析方法 Pending JP2007024523A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005202979A JP2007024523A (ja) 2005-07-12 2005-07-12 故障解析装置及び故障解析方法
US11/484,857 US7283918B2 (en) 2005-07-12 2006-07-12 Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005202979A JP2007024523A (ja) 2005-07-12 2005-07-12 故障解析装置及び故障解析方法

Publications (1)

Publication Number Publication Date
JP2007024523A true JP2007024523A (ja) 2007-02-01

Family

ID=37661100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005202979A Pending JP2007024523A (ja) 2005-07-12 2005-07-12 故障解析装置及び故障解析方法

Country Status (2)

Country Link
US (1) US7283918B2 (ja)
JP (1) JP2007024523A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396693B2 (en) * 2005-09-14 2008-07-08 Semiconductor Manufacturing International (Shanghai) Corporation Multiple point gate oxide integrity test method and system for the manufacture of semiconductor integrated circuits
US7462497B2 (en) * 2005-09-14 2008-12-09 Semiconductor Manufacturing International (Shanghai) Corporation Method and system for derivation of breakdown voltage for MOS integrated circuit devices
JP4746432B2 (ja) * 2006-01-12 2011-08-10 株式会社東芝 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法
US20070294072A1 (en) * 2006-06-16 2007-12-20 Ming-Shiahn Tsai Testing model
JP4562713B2 (ja) * 2006-10-05 2010-10-13 ルネサスエレクトロニクス株式会社 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム
US7716230B2 (en) * 2007-02-07 2010-05-11 International Business Machines Corporation Multi-dimensional serial containment process
JP5075853B2 (ja) * 2009-02-06 2012-11-21 株式会社東芝 ブリッジ故障除去装置およびブリッジ故障除去方法
US8806401B1 (en) * 2013-03-15 2014-08-12 Atrenta, Inc. System and methods for reasonable functional verification of an integrated circuit design
CN105243180B (zh) * 2015-09-01 2021-06-04 珠海格力电器股份有限公司 机电设备故障预警方法及系统
CN107656126B (zh) * 2017-08-18 2021-02-05 惠州市德赛西威汽车电子股份有限公司 基于can的车载音响静态电流自动化测试方法及系统
JP7269896B2 (ja) * 2020-02-17 2023-05-09 ルネサスエレクトロニクス株式会社 故障診断装置および故障診断方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120485A (ja) * 1989-10-03 1991-05-22 Hitachi Ltd 半導体集積回路の故障個所推定方式
JPH0455776A (ja) * 1990-06-25 1992-02-24 Nippon Telegr & Teleph Corp <Ntt> 論理集積回路の故障診断装置
JPH1019986A (ja) * 1996-07-03 1998-01-23 Nec Corp Cmos集積回路の故障診断装置及び故障診断方法
JPH10312406A (ja) * 1997-05-13 1998-11-24 Nec Corp 集積回路の故障診断装置及びその記録媒体
JPH112663A (ja) * 1997-06-12 1999-01-06 Nec Corp 集積回路の故障検出方法及び故障検出装置
JPH1152023A (ja) * 1997-08-06 1999-02-26 Fujitsu Ltd Lsiの故障箇所推定方法及びlsiの故障箇所推定プログラムを記録した記録媒体
JPH11237449A (ja) * 1998-02-20 1999-08-31 Nec Corp 多重故障を有するcmoslsiにおける故障ブロックの特定化方法
JP2005114623A (ja) * 2003-10-09 2005-04-28 Toshiba Corp Iddq測定ポイント選別方法、検査装置、およびiddq測定ポイント用プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099732B2 (ja) 1996-04-30 2000-10-16 日本電気株式会社 Cmos集積回路の故障診断装置および診断方法
JP4057207B2 (ja) 1999-12-06 2008-03-05 富士通株式会社 ショート故障解析方法
JP2002158265A (ja) * 2000-11-20 2002-05-31 Advantest Corp 電子デバイスの試験装置及び試験方法
JP3940718B2 (ja) * 2003-10-30 2007-07-04 株式会社東芝 試験装置、良否判定基準設定装置、試験方法及び試験プログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120485A (ja) * 1989-10-03 1991-05-22 Hitachi Ltd 半導体集積回路の故障個所推定方式
JPH0455776A (ja) * 1990-06-25 1992-02-24 Nippon Telegr & Teleph Corp <Ntt> 論理集積回路の故障診断装置
JPH1019986A (ja) * 1996-07-03 1998-01-23 Nec Corp Cmos集積回路の故障診断装置及び故障診断方法
JPH10312406A (ja) * 1997-05-13 1998-11-24 Nec Corp 集積回路の故障診断装置及びその記録媒体
JPH112663A (ja) * 1997-06-12 1999-01-06 Nec Corp 集積回路の故障検出方法及び故障検出装置
JPH1152023A (ja) * 1997-08-06 1999-02-26 Fujitsu Ltd Lsiの故障箇所推定方法及びlsiの故障箇所推定プログラムを記録した記録媒体
JPH11237449A (ja) * 1998-02-20 1999-08-31 Nec Corp 多重故障を有するcmoslsiにおける故障ブロックの特定化方法
JP2005114623A (ja) * 2003-10-09 2005-04-28 Toshiba Corp Iddq測定ポイント選別方法、検査装置、およびiddq測定ポイント用プログラム

Also Published As

Publication number Publication date
US7283918B2 (en) 2007-10-16
US20070013403A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
JP2007024523A (ja) 故障解析装置及び故障解析方法
JP3940718B2 (ja) 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
TWI828676B (zh) 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US8427877B2 (en) Digital method to obtain the I-V curves of NVM bitcells
WO2008115755A2 (en) A testing method using a scalable parametric measurement macro
US20170285094A1 (en) Optimization of integrated circuit reliability
US8185336B2 (en) Test apparatus, test method, program, and recording medium reducing the influence of variations
JP2000171529A (ja) 回路欠陥検出システム及び回路欠陥検出方法
JP2001127163A (ja) 半導体集積回路の故障検査方法及びレイアウト方法
TW201514513A (zh) 晶圓的可適性電性測試
Jiang et al. Statistical threshold formulation for dynamic I/sub dd/test
JP2001021609A (ja) 半導体集積回路の検査方法
Wang et al. Probabilistic fault detection and the selection of measurements for analog integrated circuits
JP2002237506A (ja) 故障解析装置及び故障解析方法、並びに半導体装置の製造方法
Appello et al. Understanding yield losses in logic circuits
US8552716B2 (en) Testing methods for magnetic heads and magnetic storage devices assembled with the magnetic heads
US7984353B2 (en) Test apparatus, test vector generate unit, test method, program, and recording medium
US9595316B2 (en) Design-for-test apparatuses and techniques
Balachandran et al. Improvement of SRAM-based failure analysis using calibrated Iddq testing
US7023230B1 (en) Method for testing IDD at multiple voltages
Jang et al. Delay defect diagnosis methodology using path delay measurements
US7127690B2 (en) Method and system for defect evaluation using quiescent power plane current (IDDQ) voltage linearity
JP2006337376A (ja) 故障解析方法、及び故障解析装置
US11899065B2 (en) System and method to weight defects with co-located modeled faults
Plusquellic IC diagnosis using multiple supply pad I/sub DDQ/s

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330