JPH03120485A - 半導体集積回路の故障個所推定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の故障個所推定方式に関し、例
えば半導体集積回路全体を一括して診断する故障個所推
定方式に適用して有効な技術に関するものである。

〔従来技術〕

半導体集積回路のテストにより不良であることが判定さ
れた場合、その故障個所を検出するために故障シミュレ
ータが利用される。故障シミュレータでは半導体集積回
路の内部論理回路に故障を仮定してシミュレーションを
行い、回路の故障情報を得るものである。そしてこの故
障情報とＬＳＩテスタによって得られた情報とから回路
の故障個所についての候補点を得る。そして、これら候
補点を電子ピーステスタやレーザービームテスタで観測
することにより故障個所を指摘する。

しかしながら、故障シミュレーションで扱う故障モデル
は単一縮退故障が一般的であるため、仮定した故障と実
際の故障とが一致しないことがあり、さらにそれによっ
て得られる故障候補点も半導体集積回路の論理規模の増
大に従って膨大になる。そうかといって故障シミュレー
ションに多重故障を採用することは計算機による処理時
間の点から実用的ではない。

そこで従来は特開昭６２−１３７５７３号公報に記載さ
れるように、故障候補点を外部出力に加えて階層的に故
障シミュレーション並びに電子ビームテスタなどによる
観測を繰り返して故障個所の絞り込みを行う技術が提供
されている。また。

特開昭６２−１１６２７０号公報においては故障候補を
さらに選別することができるようなテストパターンを選
んで故障シミュレーションを繰り返して故障個所の絞り
込みを行う技術が提供されている。

〔発明が解決しようとする課題〕

しかしながら特開昭６２−１３７５７３号公報に記載さ
れるように電子ビームテスタなどによる観測点を増やし
ながら故障候補点の絞り込みを行う技術では電子ビーム
テスタなどによる観測時間が観測点の増加に従って増え
てしまうことが予想される。また、特開昭６２−１１６
２７０号公報においては故障候補点を分離するためのテ
ストパターンを、予想される全ての故障事象に合わせて
予め用意するのに手間がかかってしまう、このように従
来の故障個所推定方式では故障個所を効率的に指摘する
には未だ不十分であった。

本発明の目的は、故障候補から実故障の指摘を容易化す
ることができる半導体集積回路の故障個所推定方式を提
供することにある。

また１本発明の別の目的は、故障シミュレーション上の
仮定故障と実故障との対応を容易に採ることができる半
導体集積回路の故障個所推定方式を提供することにある
。

本発明の前記ならびにその他の目的と新規な特徴は本明
細書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、テストパータンを与えて半導体集積回路を動
作させることによってフェイルしたテストパターンの種
類を取得すると共に、半導体装置回路の故障を仮定し前
記テストパターンを用いて故障シミュレーションを行い
、仮定した故障とそれを検出可能なテストパターンの種
類との対応を取得し、その仮定故障とテストパターンの
種類との対応毎に、前記テストステップで得られたテス
ト結果を用いて、仮定故障の確からしさを示すパラメー
タを仮定故障毎に取得して、仮定故障の優先順位付けを
行うようにするものである。

このような故障候補の優先順位付けにより、確からしさ
の高い故障に着目して実故障指摘のための後処理を行う
が、例えば、その後処理としては、優先順位付けされて
得られた故障候補に真の故障が含まれるか否かの妥当性
を判定し、これにより真の故障が含まれないと判定され
たとき、優先順位の高い故障候補の故障回路近傍に、故
障シミュレーションに適合する故障を仮定するための仮
想ゲートを挿入して、故障シミュレーションを再び度繰
り返せばよい。

優先順位付けされた故障候補に真・の故障が含まれない
場合において、故障シミュレーション上の仮定故障と実
故障との対応付けを容易に最適化するには、仮想ゲート
の挿入に際して、半導体集積回路の物理的又はレイアウ
トパターン的な実装情報を参照して仮想ゲートの挿入位
置を決定するとよい。

前記優先順位付与のためのパラメータの信頼性を上げる
には、テストステップにおいてフェイルしたテストパタ
ーンの集合と故障シミュレーションステップで特定の仮
定故障が顕在化するテストパターンの集合との積集合に
含まれるテストパターンの数と、テストステップにおい
てバスしたテストパターンの集合と前記仮定故障が顕在
化するテストパターンの集合との積集合に含まれるテス
トパターンの数との差を表す値を、その仮定故障の種類
と対応してパラメータに含めるとよい、このようなパラ
メータにおいてはその値が大きいほど当該パラメータに
対応する故障の確からしさは高くなる。したがって、斯
るパラメータを用いる場合には、最高優先度のパラメー
タの値が、前記テストステ、ツブにおいてフェイルした
テストパターンの集合に含まれる当該テストパターンの
数に一致すれば、最高優先度の故障候補は真の故障に一
致することになる。

（作　用〕 上記した手段によれば、故障シミュレーションの結果及
びＬＳＩテスタなどによるテスト結果から故障シミュレ
ーションの仮定故障を確からしさの高い順番に優先順位
付けすることは、故障候補を絞り込むのと同様に作用し
、この優先順位付けにより確からしさの高い故障に着目
することによって実故障指摘のための後処理が容易にな
る。

斯る後処理において、最高優先度の仮定故障が実故障に
一致しない場合に、故障シミュレータのための論理記述
情報における最高優先度の故障候補点周辺部（その故障
候補点を含むゲートやネット）に仮想ゲートを挿入する
ことは、実故障に対する仮定の最適化を必要最小限の範
囲で行えば済むように作用し、実故障指摘までの繰返し
処理ステップ数を低減する。

そして実装情報を参照して仮想ゲートの挿入位置を決定
することは、上記実故障に対応する最適な故障モデルの
仮定を一層容易化するように作用する。

〔実施例〕

第１図には本発明の一実施例に係る故障個所推定方式の
処理フローが示される。

同図において１は故障個所検出対象とされる半導体集積
回路例えばマイクロコンピュータなどのロジックデバイ
ス（以下単にＬＳＩとも記す）である、このＬＳｌｌに
対するテストパターンや期待値パターンはテストパター
ンファイル２に格納されている。

先ずＬＳＩＩに故障があるか否かを検出するため、ＬＳ
ＩＩにテストパターンを与えて動作させることによりフ
ェイルしたテスト情報を取得するテストステップ５ＴＰ
１を行う、即ち１図示しないテスタに搭載したＬＳＩＩ
にテストパターンファイル２からテストパターンを与え
て動作させ。

その動作によってＬＳＩから得られる出力を期待値パタ
ーンと比較し、その比較結果が不一致（）エイル）した
テストパターンの種類例えばテストパターン番号をテス
ト結果ファイル３に蓄積していく０例えばテストパター
ンが５種類あり、その内でテスト番号＃１．＃３．＃４
がフェイルしたときはテスト結果ファイル３に当該テス
トパターン番号＃１．＃３．＃４が格納される。

前記テストステップ５ＴＰ１においてフェイルしたテス
トパターンがＬＳＩＩに与えられるとき、その出カバタ
ーンは当該ＬＳＩＩの故障内容に応じて種々の態様を採
る。故障シミュレーションステップＳ２では、ＬＳＩＩ
の故障を仮定し、前記テストパターンを用いて故障シミ
ュレーションを行い、仮定した故障とそれを検出可能な
テストパターン番号とを対応させた故障辞書ファイル５
を生成する。即ち、故障の仮定には単一縮退故障（ＬＳ
ＩＩの等価回路表現データ若しくは論理記述表現データ
上でゲートピンやネットなどの１個所が論理Ｏ又は論理
１に固定されると仮定した故障）が採用され、その故障
回路の情報は論理記述ファイル４から与えられる。この
論理記述ファイル４の情報とテストパターンファイル２
のテストパターンとに基づいて行われる故障シミュレー
ションにおいては、仮定した故障が存在する場合と存在
しない場合とでシミュレーション結果の異なるテストパ
ターン番号を得ることができ、これに基づいてテストパ
ターン番号と仮定故障との対応表に相当するような故障
辞書ファイル５が生成される。例えば論理記述ファイル
４上で仮定されている故障が次に示す５種類ｆ工９　ｆ
２１　Ｌｔ　ｆ４ｔｆ、あると仮定すると、テストパタ
ーン番号＃１゜＃２．＃３．＃４．＃５毎に対応する検
出可能な故障が次のような形態で列挙されて故障辞書フ
ァイル５に格納されることになる。

＃１／ｆ、、ｆ２．ｆ４ ＃２／ｆ２．ｆ。

＃ｇ／ｆ１．ｆ４ ＃４／ｆ、、ｆ、、ｆ。

＃５／ｆ２．ｆ。

前記テストステップ５ＴＰＩ及び故障シミュレーション
ステップ５ＴＰ２で得られた情報は、仮定故障毎にその
確からしぎを示すパラメータを取得して仮定故障の優先
順位付けを行う故障候補抽出ステップ５ＴＰ３で利用さ
れる。この故障候補抽出ステップ５ＴＰ３で取得される
前記パラメータは例えば次のようなアルゴリズムに従っ
て取得される。

即ち、フェールしたテストパターン番号の集合をＴ、各
故障ｆｉ（ｉ＝□〜、）を検出するテストパターン番号
の集合をＦｉとして、次に示す集合を取得する。

Ｔ　＝　（＃１．＃３．＃４） Ｆ□＝　（＃１．＄３） Ｆ、＝　（＃１．＄２．＃５） Ｆ、＝　（＃２．＃４．＃５） Ｆ４＝　（＃１．＃３．＃４） Ｆ、＝　（＃４） そして各仮定故障についてのパラメータＰｉを次式に基
づいて求める。

Ｐｉ＝ｎ（ＴｎＦｉ）−ｎ（ＴｎＦｉ）ここで、上式に
おける第１項目のｎ（Ｔｆ”１Ｆｉ）は。

集合Ｔと集合Ｆｉとの積集合（共通集合）に含まれるテ
ストパターンの数に相当するものであり。

その数値が大きい程そのパラメータに対応する仮定故障
の存在の確からしさが高いことを意味し、本実施例に従
えばＯ〜３の範囲の値を採り得る。

また、上式における第２項目のｎ（ＴｎＦｉ）は、パス
したテストパターン番号の集合Ｔ即ちテストパターン番
号＃２．＃５と集合Ｆｉとの積集合（共通集合）に含ま
れるテストパターンの数に相当するもので、その数値が
大きい程そのパラメータに対応する仮定故障の存在の確
からしさが低いことを意味し、本実施例に従えばＯ〜２
の範囲の値を採り得る。したがって、当該パラメータＰ
ｉは−２〜３の範囲の値を採り、その値が大きいほど当
該パラメータに対応する仮定故障の存在の確からしさが
高いことを意味する６本実施例に従えば、上式によって
得られるパラメータは、Ｐｉ＝２、Ｐ、＝−１，Ｐ、＝
−１，Ｐ４＝３．Ｐ、＝１となる。このパラメータを数
値の大きい順に並べるとＰ４−　Ｐｘ、Ｐｓ、Ｐｚ−Ｐ
ａとなり、これにより、故障である確率の高い順に仮定
故障の優先順位付けが行われ、その結果である優先順位
ｆ４ｔｆ１９ｆ、、ｆ、、ｆ、がパラメータＰ　４１　
Ｐｓｔ　Ｐｓｔ　ＰＨＩＰ、と対になって故障候補点フ
ァイル６に登録される。

次いで、故障候補点ファイル６に取得された故障候補点
特に最高優先度を持つ仮定故障が実際の故障に一致する
かの妥当性判定ステップ５ＴＰ４に移行される。ここで
故障ｆｉが真の故障であるためには、テスタによるテス
トと故障シミュレーションとの整合性という観点からＴ
＝Ｆｉの関係を満足することが必要である。これを上式
のパラメータＰｉの式に代入すると、ｐｉ＝ｎ（Ｔ）を
満足する仮定故障ｆｉが実故障としての妥当性を有する
ことになる０本実施例に従えば、Ｐ４＝３がこれを満足
し、当該パラメータＰ、に対応する仮定故障ｆ４がＬＳ
ＩＩの実故障に一致するという結果を得る。この結果は
デイスプレィ７に表示され、故障個所推定処理が終了さ
れる。尚、このようにして故障個所が指摘された後は、
電子ビームテスタ又はレーザビームテスタなどによりそ
の指摘位置に発生している故障を実際に確認したりする
。

上述のようにＰ　ｉ　＝　ｎ　（Ｔ）を満足する仮定故
障ｆｉが存在するということは、それに一対応する実故
障は単一縮退故障の仮定に完全に整合しているというこ
と、換言すれば、故障シミュレータで仮定されている故
障の中に実際の故障と１対１対応するものが含まれてい
るということであるが、実際の故障態様によっては上述
の処理を１通り行っただけは妥当性のある故障候補点即
ち実故障に対応する仮定故障をすぐに指摘できない場合
が往々にして想定される。このような場合には、前記故
障候補抽出ステップ５ＴＰ３で得られた優先順位付けに
より確からしさの高い仮定故障に着目して実故障指摘の
ための後処理が行われる。例えば論理記述ファイル４の
論理記述情報における最高優先度の故障候補点周辺部（
その故障候補点を含むゲートやネット）に仮想ゲートを
挿入する仮想ゲート挿入ステップ５ＴＰ５を実行して、
故障シミュレーションを繰り返すようにする。

例えば、故障モデルをゲート出力ビンの単一縮退故障と
する故障シュミレータを用いる場合に、実故障が第２Ａ
図のｘ点位置の断線故障とすると。

Ｃ点、ｄ点の２個所における０縮退故障（；なり、単一
縮退故障モデルに合致する仮定故障（ａ点。

ｂ点、Ｃ点、ｄ点の１個所におけるＯ縮退故障又は１縮
退故障）に１対１対応しなくなる。したがって、このよ
うな故障が実際↓二発生している場合には、前記Ｐｉ＝
ｎ（Ｔ）を満足する仮定故障ｆｉは存在せず、先に説明
した故障候補点ファイル６には実際の故障個所の近辺の
仮定故障（ａ点の０縮退故障、Ｃ点の０縮退故障、ｄ点
のＯ縮退故障）が優先度の高い故障として指摘されるこ
とになる。このようなとき前記仮想ゲート挿入ステップ
５ＴＰ５では、故障最高優先度の故障候補点周辺部（そ
の故障候補点を含むゲートやネット）に仮想ゲートを挿
入する処理を施す、換言すれば、そのような故障候補点
を含む部品又はこれに接続するネットを、論理記述ファ
イル４上でその論理を一切変えずに詳細な回路表現で置
き換える。例えば第２Ａ図に対して仮想ゲート（ハツチ
ングされたゲート）挿入後の状態は第２Ｂ図に示される
。

第２Ｂ図においてｅ点の０縮退故障が第２Ａ図のｘ点の
断線故障に対応する単一縮退故障として表現される。仮
想ゲートの挿入処理においてはＬＳＩＩのレイアウトパ
ターンもしくは物理的な構造を特定する情報を含むよう
な実装情報ファイル８を参照して行われる。このような
実装情報ファイル８を参照することにより、第２Ｂ図に
示されるように故障候補点を含む部品又はこれに接続す
るネットを、論理を一切変えずに詳細な回路表現で置き
換える処理が容易化される。

第２Ｂ図に示される回路表現は新たに論理記述ファイル
４の一部として故障シミュレーションステップ５ＴＰ２
の処理に供され、この処理結果を反映した情報が故障辞
書ファイル５に格納される。

そして、前記故障候補抽出ステップ５ＴＰ３及び妥当性
判定ステップ５ＴＰ４を経て、当該ｅ点の０縮退故障が
実故障に一致する故障としてディスプレイ７に表示され
ることになる。

次に、そのままでは単一縮退故障モデルとして成立しな
い物理的な不良を故障シミュレータで取扱可能な単一縮
退故障に置き換えるための回路表現手法のその他の例に
ついて説明する。

第３Ａ図に示されるようにワイアードオア（ＯＲ）とさ
れるようなノードＮ１を持つ回路においてｘ点に断線故
障があるような場合には、第３Ｂ図のように仮想ゲート
として２個のオアゲートＯＲ１，ＯＲ２を挿入すること
により、ｆ点のＯ縮退故障が第３Ａ図のｘ点の断線故障
に対応する単一縮退故障として表現される。

また、第４Ａ図に示されるようにワイアードアンド（Ａ
　Ｎ　Ｄ）とされるようなノードＮ２を持つ回路におい
てｘ点に断線故障があるような場合には、第４Ｂ図のよ
うに仮想ゲートとして２個のアンドゲートＡＮＤ１．Ａ
ＮＤ２を挿入することにより、ｇ点のＯ縮退故障が第４
Ａ図のｘ点の断線故障に対応する単一縮退故障として表
現される。

また、第５Ａ図に示されるように入力ＩＮに対して反転
出力０ＵＴ１及び非反転出力０ＵＴ２を得る回路に図示
しない電源配線の断線故障があるような場合には双方の
出力とも論理Ｏ又は論理１に固定されてしまう、このよ
うな場合には、第５Ｂ図に示されるように仮想ゲートと
して、入力ＩＮを受けるゲートＧ１、入力が論理Ｏに固
定されるゲートＧ２、入力が論理１に固定されるゲート
Ｇ３．２個のアンドゲートＡＮＤ３．ＡＮＤ４゜及び２
個のオアゲートＯＲ３，ＯＲ４を挿入して、そのオアゲ
ートＯＲ３の出力を前記出力０ＵＴＩとし、そしてオア
ゲートＯＲ２の出力を前記出力０ＵＴ２とするように回
路表現を変更する。斯る表現における単一縮退故障態様
は第５Ｃ図に示される。これによれば、例えば第５Ａ図
において電源配線の断線故障により双方の出力０ＵＴＩ
、０ＵＴ２ともに論理Ｏに固定される物理的な故障は第
５Ｂ図のｈ点のＯ単一縮退故障として表現され。

また、双方の出力０ＵＴＩ、０ＵＴ２ともに論理１に固
定される物理的な故障は第５Ｂ図のｉ点の１単一縮退故
障として表現される。

上記実施例によれば以下の作用効果がある。

（１）テスタによるテストステップ５ＴＰ１にてフェイ
ルしたテストパターン番号を取得すると共に、故障シミ
ュレーションステップ５ＴＰ２により、仮定故障とそれ
を検出可能なテストパターン番号との対応を取得し、そ
九ら双方の情報を故障候補抽出ステップ５ＴＰ３で処理
して、仮定故障の確からしさを示すパラメータＰｉを仮
定故障ｆｉ毎に取得する。このように確率的なアプロー
チで仮定故障の優先順位付けを行って有意の故障候補点
の推定もしくは故障候補点の絞り込みを行うから、当初
実故障に対応する故障シミュレーション上の故障仮定点
がなくても、実故障周辺に該当する故障候補点を得やす
くなり、これに基づいて実故障に対応する仮定故障を指
摘するための後処理を効率的に行うことができる。

（２）斯る後処理として、優先順位付けされて得られた
故障候補に真の故障が含まれるか否かの妥当性を判定し
く５ＴＰ４）、これにより真の故障が含まれないと判定
されたとき、優先順位の高い故障候補の故障回路周辺部
に、故障シミュレーションに適合する故障を仮定するた
めの仮想ゲートを挿入することにより（ＳｒＦ２）、そ
のままでは単一縮退故障モデルとして成立しない物理的
な不良を故障シミュレータで取扱い可能な故障に置き換
えていくことが可能になる。

（３）優先順位付けされた故障候補に真の故障が含まれ
ない場合に、ＬＳＩＩの物理的又はレイアウトパターン
的な実装情報を参照して仮想ゲー１−の挿入位置を決定
することにより、その仮想ゲートの挿入を容易且つ的確
に行うことができる。

（４）上記作用効果（１）及び（２）により、前記仮想
ゲートのおおよその挿入位置は故障候補抽出ステップ５
ＴＰ３で得られる仮定故障の優先順位付けにより特定さ
れるから、ＬＳＩＩの全体規模で仮想ゲートを挿入した
膨大な故障モデルを予め論理記述ファイル４に用意して
おかなくてもよい。

したがって、故障個所指摘までに必要な故障シミュレー
タによる全体的な演算処理時間を短縮することができる
と共に、各種ファイルの記憶容量などのリソース増大を
も防止することができる。

（５）以上の作用効果により、ＬＳＩＩに不良が存在し
た場合に、その故障個所を精度よく、効率的に推定する
ことができ、ＬＳＩＩの故障個所発見に要する工数を大
幅に低減することができる。

（６）テストステップ（ＳＴＰＩ）においてフェイルし
たテストパターン番号の集合と故障シミュレーシ目ンス
テップ（ＳｒＦ２）で特定の仮定故障が顕在化するテス
トパターン番号の集合との積集合に含まれるテストパタ
ーンの数と、テストステップ（ＳＴＰＩ）においてパス
したテストパターン番号の集合と前記仮定故障が顕在化
するテストパターン番号の集合との積集合に含まれるテ
ストパターンの数との差を表す値を、仮定故障が実故障
に一致するか否かのパラメータ（Ｐｉ）として作用する
ことにより、そのパラメータは故障シミュレーションに
用いられた仮定故障の数に相当する重みが付けられるこ
とにより、当該パラメータの信頼性を上げるこができる
。

（７）上記パラメータを利用する場合には、そのパラメ
ータが持つ意義より、最高優先度のパラメータの値が前
記テストステップ（ＳＴＰＩ）においてフェイルしたテ
ストパターン番号の集合に含まれるテストパターンの数
に一致するか否かを判定することにより（ＳｒＦ２）　
、最高優先度の故障候補が真の故障に一致しているか否
かを簡単に判定することができる。

以上本発明を実施例に基づいて具体的に説明したが、本
発明はそれに限定されるものではなく。

その要旨を逸脱しない範囲において種々変更することが
できる。

例えば、上記仮想ゲート挿入ステップは、実装情報ファ
イル８の内容と故障候補点ファイル６の内容とに基づい
て自動的に行っても良いし、また、実装情報ファイル８
の内容をデイスプレィ７に表示して仮想ゲートの挿入位
置を特定していくやり方でもよい、また最高優先度の故
障候補が実故障に一致しない場合＄こ、当該最高優先レ
ベルの故障候補点の数が数個所しかない場合には、その
近傍を直接電子ビームラスタなどで観測して故障位置を
指摘するようにしてもよい、また、仮想ゲートを挿入す
ることによって物理的な不良を単一縮退故障に置換える
ための回路表現形式は上記実施例に限定されず回路の論
理に応じて適宜変更することができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＬＳＩ全体を一括し
て試験する方式に適用した場合について説明したが１本
発明はそれに限定されるものではなく、ＬＳＩの分割ブ
ロック毎に行うような分割診断方式にも適用することが
できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、確率的なアプローチで仮定故障の優先順位付
けを行って有意の故障候補点の推定もしくは故障候補点
の絞り込みを行うから、当初実故障に対応する故障シミ
ュレーション上の故障仮定点がなくても、実故障周辺に
該当する故障候補点を得やすくなり、これに基づいて実
故障に対応する仮定故障を指摘するための後処理を効率
的に行うことができるという効果がある。

斯る後処理として、優先順位付けされて得られた故障候
補に真の故障が含まれるか否かの妥当性を判定し、これ
により真の故障が含まれないと判定されたとき、優先順
位の高い故障候補の故障回路周辺部に、故障シミュレー
ションに適合する故障を仮定するための仮想ゲートを挿
入することにより、そのままでは単一縮退故障モデルと
して成立しない物理的な不良を故障シミュレータで取扱
い可能な故障に置き換えていくことが可能になるという
効果がある。

そして、前記仮想ゲートのおおよその挿入位置は故障候
補抽出ステップで得られる仮定故障の優先順位付けによ
り特定されるから、ＬＳＩの全体規模で仮想ゲートを挿
入した膨大な故障モデルを予め論理記述ファイルに用意
しておかなくてもよい、したが）で、故障個所指摘まで
に必要な故障シミュレータによる全体的な演算処理時間
を短縮することができると共に、各種ファイルの記憶要
容量などのリソース増大をも防止することができる。

したがって、ＬＳＩＩに不良が存在した場合に、その故
障個所を精度よく、効率的に推定することができ、ＬＳ
Ｉ１の故障個所発見に要する工数を大幅に低減すること
ができるという効果がある。

また、優先順位付けされた故障候補に真の故障が含まれ
ない場合に、ＬＳＩの実装情報を参照して仮想ゲートの
挿入位置を決定することにより、その仮想ゲートの挿入
を容易且つ的確に行うことができる。

テストステップにおいてフェイルしたテストパターンの
集合と故障シミュレーションステップで特定の仮定故障
が顕在化するテストパターンの集合との積集合に含まれ
るテストパターンの数と、テストステップにおいてパス
したテストパターンの集合と前記仮定故障が顕在化する
テストパターンの集合との積集合に含まれるテストパタ
ーンの数との差を表す値を、仮定故障が実故障に一致す
るか否かのパラメータとして採用することにより、その
パラメータは故障シミュレーションに用いられた仮定故
障の数に相当する重みが付けられることにより、当該パ
ラメータの信頼性を上げるこができる。

そして、上記パラメータを利用する場合には、そのパラ
メータが持つ意義より、最高優先度のパラメータの値が
前記テストステップにおいてフェイルしたテストパター
ンの集合に含まれるテストパターンの数に一致するか否
かを判定することにより、最高優先度の故障候補が真の
故障に一致しているか否かを簡単に判定することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例に係る故障個所推定方式の処
理フロー図。 第２Ａ図は故障候補点近傍における実故障の一例態様説
明図。 第２Ｂ図は第２Ａ図に対する仮想ゲート挿入後の状態説
明図、 第３Ａ図は故障候補点近傍における実故障の他の態様説
明図、 第３Ｂ図は第３Ａ図に対する仮想ゲート挿入後の状態説
明図。 第４Ａ図故障候補点近傍における実故障のその他の態様
説明図、 第４Ｂ図は第４Ａ図に対する仮想ゲート挿入後の状態説
明図、 第５Ａ図は故障候補点近傍における実故障のさらに別の
態様説明図、 第５Ｂ図は第５Ａ図に対する仮想ゲート挿入後の状態説
明図 第５Ｃ図は第５Ｂ図における単一縮退故障の態様説明図
である。 １・・・ＬＳＩ、２・・・テストパターン、３・・・テ
スト結果ファイル、４・・・論理記述ファイル、５・・
・故障辞書ファイル、６・・・故障候補点ファイル、８
・・・実装情報ファイル、５ＴＰ１・・・テストステッ
プ、５ＴＰ２・・・故障シミュレーションステップ、５
ＴＰ３・・・故障候補抽出ステップ、５ＴＰ４・・・妥
当性判定ステップ、５ＴＰ５・・・仮想ゲート挿入ステ
ップ。 第　　１　　図 第 ２Ａ図 第 Ａ 図 第 Ａ 図 第 Ｂ 図 第 図 第 図 第 Ａ 図 第 Ｂ 図 第 Ｃ 図

Claims (1)

1. 【特許請求の範囲】 １、複数種類のテストパータンを与えて半導体集積回路
   を動作させることによってフェイルしたテストパターン
   の種別を取得するテストステップと、 半導体集積回路の故障を仮定し前記テストパターンを用
   いて故障シミュレーションを行うことによって、仮定し
   た故障の種類とそれを検出可能なテストパターンの種類
   とを対応させて取得する故障シミュレーションステップ
   と、 前記故障シミュレーションステップで得られた仮定故障
   とテストパターンの種類との対応毎に、前記テストステ
   ップで得られた結果を用いて、仮定故障の確からしさを
   示すパラメータを仮定故障毎に取得し、仮定故障の優先
   順位付けを行う故障候補抽出ステップと を含む半導体集積回路の故障個所推定方式。 ２、前記故障候補抽出ステップで優先順位付けされて得
   られた故障候補に真の故障が含まれるか否かの妥当性を
   判定するステップと、 前記判定ステップにより真の故障が含まれないと判定さ
   れたとき、優先順位の高い故障候補の周辺部に故障シミ
   ュレーションに適合する故障を仮定するための仮想ゲー
   トを挿入して引き続き故障シミュレーションを可能にす
   るステップと を設けた請求項１記載の半導体集積回路の故障個所推定
   方式。 ３、前記仮想ゲート挿入ステップは、半導体集積回路の
   物理的又はレイアウトパターン的な実装情報を参照して
   仮想ゲートの挿入位置を決定するものである 請求項２記載の半導体集積回路の故障個所推定方式。 ４、前記パラメータは、テストステップにおいてフェイ
   ルしたテストパターンの集合と故障シミュレーションス
   テップで特定の仮定故障が顕在化するテストパターンの
   集合との積集合に含まれるテストパターンの数と、前記
   テストステップにおいてパスしたテストパターンの集合
   と前記仮定故障が顕在化するテストパターンの集合との
   積集合に含まれるテストパターンの数との差を表す値を
   、その仮定故障の種類と対応して持つものである 請求項２又は３記載の半導体集積回路の故障個所推定方
   式。 ５、前記妥当性判定ステップは、故障候補抽出ステップ
   で得られた最高優先度のパラメータの値が前記テストス
   テップにおいてフェイルしたテストパターンの集合に含
   まれる当該テストパターンの数に一致するか否かによっ
   て判定するものである 請求項４記載の半導体集積回路の故障個所推定方式。