JPH06265598A - テスト仕様生成方式 - Google Patents
テスト仕様生成方式Info
- Publication number
- JPH06265598A JPH06265598A JP5051655A JP5165593A JPH06265598A JP H06265598 A JPH06265598 A JP H06265598A JP 5051655 A JP5051655 A JP 5051655A JP 5165593 A JP5165593 A JP 5165593A JP H06265598 A JPH06265598 A JP H06265598A
- Authority
- JP
- Japan
- Prior art keywords
- test
- lsi
- storing
- section
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【構成】本発明は、主として、製品規格部１と、テスト
項目記憶部２と、検索処理部３と、パラメータ設定ルー
ル記憶部５と、パラメータ生成部７と、回路モデル情報
記憶部８と、回路シミュレータ部１０と、最悪条件値抽
出部１１と、テスト条件値生成部１２と、テスト仕様生
成部１３と、出力処理部１４とから構成されている。 【効果】ＬＳＩの出荷試験のテスト内容を指示するテス
ト仕様書を入力、計算ミスのない正確な仕様を自動生成
でき、テスト設計時間を短縮でき、また、人手で作成さ
れたテスト仕様をチェックすることもでき、また、最適
化されたテストプログラムの自動生成も可能である。
項目記憶部２と、検索処理部３と、パラメータ設定ルー
ル記憶部５と、パラメータ生成部７と、回路モデル情報
記憶部８と、回路シミュレータ部１０と、最悪条件値抽
出部１１と、テスト条件値生成部１２と、テスト仕様生
成部１３と、出力処理部１４とから構成されている。 【効果】ＬＳＩの出荷試験のテスト内容を指示するテス
ト仕様書を入力、計算ミスのない正確な仕様を自動生成
でき、テスト設計時間を短縮でき、また、人手で作成さ
れたテスト仕様をチェックすることもでき、また、最適
化されたテストプログラムの自動生成も可能である。
Description
【０００１】
【産業上の利用分野】本発明は、テスト仕様生成に関
し、特にＬＳＩの出荷検査において動作試験を行うもの
に対して、製品の良否を判定するための最適なテスト条
件を生成する方式に関するものである。
し、特にＬＳＩの出荷検査において動作試験を行うもの
に対して、製品の良否を判定するための最適なテスト条
件を生成する方式に関するものである。
【０００２】
【従来の技術】製造物の出荷検査で、その動作を試験す
る時、通常テスト仕様は製品の機能とテスト順序、テス
ト項目、動作条件、環境条件、良否判定条件、期待値
（試験の結果、期待される動作）により構成される。こ
の中で、機能は製品の動作を規定し、その動作試験の具
体的な内容を記述している。また、テスト順序は、効率
よく、かつ、正確なテストが行えるように動作条件及び
環境条件に着目してテスト項目毎に順序付ける。そし
て、各条件を設定し実際に動作させた時の各条件に対す
る判定条件を決め、期待値を記述する。
る時、通常テスト仕様は製品の機能とテスト順序、テス
ト項目、動作条件、環境条件、良否判定条件、期待値
（試験の結果、期待される動作）により構成される。こ
の中で、機能は製品の動作を規定し、その動作試験の具
体的な内容を記述している。また、テスト順序は、効率
よく、かつ、正確なテストが行えるように動作条件及び
環境条件に着目してテスト項目毎に順序付ける。そし
て、各条件を設定し実際に動作させた時の各条件に対す
る判定条件を決め、期待値を記述する。
【０００３】従来、これらのテスト仕様は、製品の規格
とテスト仕様作成者の経験から抜けがなく、かつ、短時
間に行えることを目的に人手により作成されていた。こ
のテスト項目を自動化する試みとして、特開平１−２２
１９６２号のように通信ノードにおける動作試験につい
て出願されている。これは通信プロトコルを実装した通
信ノードに限定したことにより、規格として固定化され
ている通信プロトコル仕様を基に、テスト項目を抽出す
ることでテスト仕様を生成する方式がある。
とテスト仕様作成者の経験から抜けがなく、かつ、短時
間に行えることを目的に人手により作成されていた。こ
のテスト項目を自動化する試みとして、特開平１−２２
１９６２号のように通信ノードにおける動作試験につい
て出願されている。これは通信プロトコルを実装した通
信ノードに限定したことにより、規格として固定化され
ている通信プロトコル仕様を基に、テスト項目を抽出す
ることでテスト仕様を生成する方式がある。
【０００４】
【発明が解決しようとする課題】前述したように、テス
ト仕様は製品の品質に関わるため、その製品の動作を熟
考し、抜けがなく、テスト時間を短くすることを目的に
人手によって作成している。このため、テスト仕様の作
成には厖大な作業量を伴い、開発工数が増大し、テスト
仕様の人的誤りの可能性も多くなってきており、精度の
高いテストをすることが難しくなっている。また、製品
の動作状態数は年々増加しているためテスト時間も大き
くなり、テストにかかるコストが増えている。
ト仕様は製品の品質に関わるため、その製品の動作を熟
考し、抜けがなく、テスト時間を短くすることを目的に
人手によって作成している。このため、テスト仕様の作
成には厖大な作業量を伴い、開発工数が増大し、テスト
仕様の人的誤りの可能性も多くなってきており、精度の
高いテストをすることが難しくなっている。また、製品
の動作状態数は年々増加しているためテスト時間も大き
くなり、テストにかかるコストが増えている。
【０００５】本発明の目的は、動作試験を行うＬＳＩに
対し、そのテスト条件を自動生成し、かつ、最適なテス
ト仕様を提供することである。
対し、そのテスト条件を自動生成し、かつ、最適なテス
ト仕様を提供することである。
【０００６】
【課題を解決するための手段】被テスト製品の製品規格
と、バラツキ等の特性パラメータを記憶し、各素子パラ
メータの設定ルールと回路情報により、回路シミュレー
タへの素子パラメータを生成することで、動作条件の境
界条件を求める回路解析を行う。この結果から最悪条件
を抽出し、テスト条件を決定する。素子パラメータ設定
ルールは、素子毎にその規格及び特性のバラツキと素子
データの依存関係と回路シミュレータに必要な素子パラ
メータの算出ルールを記述する。これをもとに回路モデ
ル情報を読み込み、対象とするＬＳＩに必要な素子パラ
メータを求め、回路シミュレータを実行する。回路シミ
ュレータで回路解析を行い、そのシミュレーション結果
を読み込み、再悪条件を抽出する。再悪条件から歩留ま
りを考慮し、最終的なテスト条件値を決定する。
と、バラツキ等の特性パラメータを記憶し、各素子パラ
メータの設定ルールと回路情報により、回路シミュレー
タへの素子パラメータを生成することで、動作条件の境
界条件を求める回路解析を行う。この結果から最悪条件
を抽出し、テスト条件を決定する。素子パラメータ設定
ルールは、素子毎にその規格及び特性のバラツキと素子
データの依存関係と回路シミュレータに必要な素子パラ
メータの算出ルールを記述する。これをもとに回路モデ
ル情報を読み込み、対象とするＬＳＩに必要な素子パラ
メータを求め、回路シミュレータを実行する。回路シミ
ュレータで回路解析を行い、そのシミュレーション結果
を読み込み、再悪条件を抽出する。再悪条件から歩留ま
りを考慮し、最終的なテスト条件値を決定する。
【０００７】また、テスト仕様設計者が作成したテスト
仕様を入力し、前記方法によりテスト条件値を算出し、
テスト項目をキーに生成結果と比較検証することにより
テスト仕様書を自動的にチェックし、正確なテスト仕様
書へと最適化することができる。
仕様を入力し、前記方法によりテスト条件値を算出し、
テスト項目をキーに生成結果と比較検証することにより
テスト仕様書を自動的にチェックし、正確なテスト仕様
書へと最適化することができる。
【０００８】
【作用】ＬＳＩの製品規格を記憶する手段と、テストす
る項目を記憶する手段と、ＬＳＩで使われている各素子
の素子パラメータをテストする項目に従って設定するた
めの設定ルールを記憶する手段と、前記ルールに従って
製品規格とテスト項目を検索し設定する手段と、ＬＳＩ
の回路情報を記憶する手段と、前記素子パラメータと回
路情報により回路解析を行う手段と、前記回路解析した
結果から前記ＬＳＩの動作条件の最悪値を抽出する手段
と、前記最悪値からＬＳＩのテスト条件を決定する手段
とを具備したことにより、正確なテスト条件決定が高速
に行え、かつ自動化できる。
る項目を記憶する手段と、ＬＳＩで使われている各素子
の素子パラメータをテストする項目に従って設定するた
めの設定ルールを記憶する手段と、前記ルールに従って
製品規格とテスト項目を検索し設定する手段と、ＬＳＩ
の回路情報を記憶する手段と、前記素子パラメータと回
路情報により回路解析を行う手段と、前記回路解析した
結果から前記ＬＳＩの動作条件の最悪値を抽出する手段
と、前記最悪値からＬＳＩのテスト条件を決定する手段
とを具備したことにより、正確なテスト条件決定が高速
に行え、かつ自動化できる。
【０００９】また、ＬＳＩの製品規格を記憶する手段
と、テストする項目を記憶する手段と、ＬＳＩで使われ
ている各素子の素子パラメータをテストする項目に従っ
て設定するための設定ルールを記憶する手段と、前記ル
ールに従って製品規格とテスト項目を検索し設定する手
段と、ＬＳＩの回路情報を記憶する手段と、前記素子パ
ラメータと回路情報により回路解析を行う手段と、前記
回路解析した結果から前記ＬＳＩの動作条件の最悪値を
抽出する手段と、前記最悪値からＬＳＩのテスト条件を
決定する手段と、前記テスト条件を表示装置へ送り表示
する手段と、前記回路解析時の条件を変更する手段とを
具備したことにより、テスト条件決定作業を効率よく行
え、テスト設計作業時間が短縮できる。
と、テストする項目を記憶する手段と、ＬＳＩで使われ
ている各素子の素子パラメータをテストする項目に従っ
て設定するための設定ルールを記憶する手段と、前記ル
ールに従って製品規格とテスト項目を検索し設定する手
段と、ＬＳＩの回路情報を記憶する手段と、前記素子パ
ラメータと回路情報により回路解析を行う手段と、前記
回路解析した結果から前記ＬＳＩの動作条件の最悪値を
抽出する手段と、前記最悪値からＬＳＩのテスト条件を
決定する手段と、前記テスト条件を表示装置へ送り表示
する手段と、前記回路解析時の条件を変更する手段とを
具備したことにより、テスト条件決定作業を効率よく行
え、テスト設計作業時間が短縮できる。
【００１０】また、設計者がテスト仕様を入力する手段
と、前記テスト仕様を記憶する手段と、ＬＳＩの製品規
格を記憶する手段と、ＬＳＩで使われている各素子の素
子パラメータを前記テスト仕様のテスト項目に従って設
定するための設定ルールを記憶する手段と、前記ルール
に従って製品規格とテスト項目を検索し設定する手段
と、ＬＳＩの回路情報を記憶する手段と、前記素子パラ
メータと回路情報により回路解析を行う手段と、前記回
路解析した結果から前記電子回路装置の動作条件の最悪
値を抽出する手段と、前記最悪値からＬＳＩのテスト条
件を決定する手段と、前記テスト条件と前記テスト仕様
の内容を比較検証する手段と、検証した結果をテスト仕
様設計者に知らせる手段を具備したことにより、テスト
条件決定作業における誤りを少なくできる。
と、前記テスト仕様を記憶する手段と、ＬＳＩの製品規
格を記憶する手段と、ＬＳＩで使われている各素子の素
子パラメータを前記テスト仕様のテスト項目に従って設
定するための設定ルールを記憶する手段と、前記ルール
に従って製品規格とテスト項目を検索し設定する手段
と、ＬＳＩの回路情報を記憶する手段と、前記素子パラ
メータと回路情報により回路解析を行う手段と、前記回
路解析した結果から前記電子回路装置の動作条件の最悪
値を抽出する手段と、前記最悪値からＬＳＩのテスト条
件を決定する手段と、前記テスト条件と前記テスト仕様
の内容を比較検証する手段と、検証した結果をテスト仕
様設計者に知らせる手段を具備したことにより、テスト
条件決定作業における誤りを少なくできる。
【００１１】
【実施例】以下、本発明の一実施例を図１から図８によ
り説明する。図１は、このテスト仕様生成方式を実現す
るための一構成を示している。本方式は、製品規格記憶
部１と、テスト項目記憶部２と、検索処理部３、４、６
と、パラメータ設定ルール５と、パラメータ生成部７
と、回路モデル情報記憶部８と、回路シミュレータ部１
０と、最悪条件値抽出部１１と、テスト条件値生成部１
２と、テスト仕様生成部１３と、出力処理部１４を備え
ている。
り説明する。図１は、このテスト仕様生成方式を実現す
るための一構成を示している。本方式は、製品規格記憶
部１と、テスト項目記憶部２と、検索処理部３、４、６
と、パラメータ設定ルール５と、パラメータ生成部７
と、回路モデル情報記憶部８と、回路シミュレータ部１
０と、最悪条件値抽出部１１と、テスト条件値生成部１
２と、テスト仕様生成部１３と、出力処理部１４を備え
ている。
【００１２】図２に装置構成例を示す。上記の機能を実
現するために、入出力装置を備え、生成処理を行う計算
機２１と外部記憶装置２２と備えており、この記憶装置
の中に、上述した生成規則と不良情報が格納される。ま
た、この計算機はネットワークに繋がれ、プリンタ２３
と、製品試験装置２６と、この装置制御コンピュータ２
５に繋がっている。計算機２１と装置制御コンピュータ
２５とはネットワークを利用した通信が容易に行える。
現するために、入出力装置を備え、生成処理を行う計算
機２１と外部記憶装置２２と備えており、この記憶装置
の中に、上述した生成規則と不良情報が格納される。ま
た、この計算機はネットワークに繋がれ、プリンタ２３
と、製品試験装置２６と、この装置制御コンピュータ２
５に繋がっている。計算機２１と装置制御コンピュータ
２５とはネットワークを利用した通信が容易に行える。
【００１３】図３に処理フローを示す。テスト条件決定
指示が与えられると、テスト項目を検索し（３２）、そ
のテスト内容をキーとして製品規格、特性、回路情報を
入力する（３３）。これらデータをもとに素子パラメー
タ設定ルールに従って素子パラメータを決める（３
４）。このパラメータと回路モデル情報を回路シミュレ
ータで解析し（３５）、その結果から最悪条件値を抽出
する（３６）。この最悪条件値をもとに、対象としてい
るテスト項目３２に対するテスト条件を生成する（３
７）。
指示が与えられると、テスト項目を検索し（３２）、そ
のテスト内容をキーとして製品規格、特性、回路情報を
入力する（３３）。これらデータをもとに素子パラメー
タ設定ルールに従って素子パラメータを決める（３
４）。このパラメータと回路モデル情報を回路シミュレ
ータで解析し（３５）、その結果から最悪条件値を抽出
する（３６）。この最悪条件値をもとに、対象としてい
るテスト項目３２に対するテスト条件を生成する（３
７）。
【００１４】図４にＬＳＩを例にしたテスト条件決定方
式の機能構成図を示す。テスト項目テーブル４１からテ
スト項目選択処理し、回路モデルを入力する。製品規格
の特性パラメータ４５と素子パラメータ設定ルール（特
性バラツキ、回路解析に必要な素子パラメータ）から素
子パラメータ４８を生成する。その素子パラメータ４８
を回路シミュレータで解析し、最悪（境界）条件を求め
る。その条件をもとにテスト条件値を決定する。
式の機能構成図を示す。テスト項目テーブル４１からテ
スト項目選択処理し、回路モデルを入力する。製品規格
の特性パラメータ４５と素子パラメータ設定ルール（特
性バラツキ、回路解析に必要な素子パラメータ）から素
子パラメータ４８を生成する。その素子パラメータ４８
を回路シミュレータで解析し、最悪（境界）条件を求め
る。その条件をもとにテスト条件値を決定する。
【００１５】図５に図４で述べた素子パラメータ生成処
理方法の例を示す。プログラム形式で記述されている回
路モデル情報５１を入力し、構文解析５２を行う。この
結果からその回路の素子の種類を読み取り素子情報を格
納する素子情報テーブル５４を検索する。素子情報テー
ブルには製品規格／特性情報５５と素子パラメータ設定
ルールとのリンク情報を持ち、この内容に従って素子パ
ラメータを生成する。
理方法の例を示す。プログラム形式で記述されている回
路モデル情報５１を入力し、構文解析５２を行う。この
結果からその回路の素子の種類を読み取り素子情報を格
納する素子情報テーブル５４を検索する。素子情報テー
ブルには製品規格／特性情報５５と素子パラメータ設定
ルールとのリンク情報を持ち、この内容に従って素子パ
ラメータを生成する。
【００１６】図６に回路シミュレータを使ったテスト条
件決定方法の例を示す。図５の例で述べた方法により生
成された回路モデル６１と素子パラメータ６２を回路シ
ミュレータ６３に入力し、回路解析を行う。その結果リ
ストを解析し（６５）、境界条件を求める（６６）こと
でテスト条件を決定し、テスト仕様を生成する。
件決定方法の例を示す。図５の例で述べた方法により生
成された回路モデル６１と素子パラメータ６２を回路シ
ミュレータ６３に入力し、回路解析を行う。その結果リ
ストを解析し（６５）、境界条件を求める（６６）こと
でテスト条件を決定し、テスト仕様を生成する。
【００１７】図７にＬＳＩを例にしたテスト条件決定支
援方式の機能構成図を示す。テスト項目テーブル４１か
らテスト項目選択処理し、回路モデルを入力する。製品
規格の特性パラメータ４５と素子パラメータ設定ルール
（特性バラツキ、回路解析に必要な素子パラメータ）か
ら素子パラメータ４８を生成する。その素子パラメータ
４８を回路シミュレータで解析し、最悪条件を求める。
その条件をもとにテスト条件値を決定する。そのテスト
条件値と先に求めた最悪条件値を出力装置に送り表示す
る。テスト仕様作成者は、その結果を参考に最適なテス
ト条件を決め、テスト仕様を作成する。
援方式の機能構成図を示す。テスト項目テーブル４１か
らテスト項目選択処理し、回路モデルを入力する。製品
規格の特性パラメータ４５と素子パラメータ設定ルール
（特性バラツキ、回路解析に必要な素子パラメータ）か
ら素子パラメータ４８を生成する。その素子パラメータ
４８を回路シミュレータで解析し、最悪条件を求める。
その条件をもとにテスト条件値を決定する。そのテスト
条件値と先に求めた最悪条件値を出力装置に送り表示す
る。テスト仕様作成者は、その結果を参考に最適なテス
ト条件を決め、テスト仕様を作成する。
【００１８】図８はテスト仕様チェックの処理の流れを
示す。テスト設計者がグラフィカルユーザーインターフ
ェイスを使ってテスト条件８５を入力すると、そのデー
タはテスト仕様データベース８６へ格納する。このテス
ト仕様データベータ内のテスト仕様は、テスト仕様作成
者が作成したものであり、単純な入力ミスや計算ミス、
テストの意味的なミスを含んでいる可能性がある。これ
を前記した方法を用いテスト条件を算出し、その結果と
内容を比較検証することでテスト仕様作成者に計算ミ
ス、入力ミスをチェック、修正するよう警告する。
示す。テスト設計者がグラフィカルユーザーインターフ
ェイスを使ってテスト条件８５を入力すると、そのデー
タはテスト仕様データベース８６へ格納する。このテス
ト仕様データベータ内のテスト仕様は、テスト仕様作成
者が作成したものであり、単純な入力ミスや計算ミス、
テストの意味的なミスを含んでいる可能性がある。これ
を前記した方法を用いテスト条件を算出し、その結果と
内容を比較検証することでテスト仕様作成者に計算ミ
ス、入力ミスをチェック、修正するよう警告する。
【００１９】
【発明の効果】以上説明したように、ＬＳＩの出荷試験
のテスト内容を指示するテスト仕様書を入力、計算ミス
のない最適な仕様を自動生成でき、テスト設計時間を短
縮でき、また、人手で作成されたテスト仕様をチェック
することもできる。
のテスト内容を指示するテスト仕様書を入力、計算ミス
のない最適な仕様を自動生成でき、テスト設計時間を短
縮でき、また、人手で作成されたテスト仕様をチェック
することもできる。
【図１】本発明によるテスト仕様を生成方式の一例で機
能構成を示す図である。
能構成を示す図である。
【図２】本生成方式を実現するハードウェア構成の一例
を示す図である。
を示す図である。
【図３】テスト仕様生成までの処理フローを示す図であ
る。
る。
【図４】ＬＳＩのテスト仕様作成における、生成方式の
一例で機能構成を示す図である。
一例で機能構成を示す図である。
【図５】素子パラメータ生成方式の一例を示す図であ
る。
る。
【図６】生成した素子はパラメータからテスト条件を生
成する方法を示した図である。
成する方法を示した図である。
【図７】ＬＳＩのテスト仕様作成における、支援方法の
一例で機能構成を示す図である。
一例で機能構成を示す図である。
【図８】人手により作成されたテスト仕様をチェックす
る、処理の流れを示す図である。
る、処理の流れを示す図である。
１…製品規格部、 ２…テスト項目記憶部、 ３、４、６、９…検索処理部、 ５…パラメータ設定ルール記憶部、 ７…パラメータ生成部、 ８…回路モデル情報記憶部、 １０…回路シミュレータ部、 １１…最悪条件値抽出部、 １２…テスト条件値生成部、 １３…テスト仕様生成部、 １４…出力処理部。
Claims (3)
- 【請求項１】製造したＬＳＩが確実な動作をするか否か
を検査するためのテスト仕様を生成する方式において、
ＬＳＩの製品規格を記憶する手段と、テストする項目を
記憶する手段と、ＬＳＩで使われている各素子の素子パ
ラメータをテストする項目に従って設定するための設定
ルールを記憶する手段と、前記ルールに従って製品規格
とテスト項目を検索し設定する手段と、ＬＳＩの回路情
報を記憶する手段と、前記素子パラメータと回路情報に
より回路解析を行う手段と、前記回路解析した結果から
前記ＬＳＩの動作条件の最悪値を抽出する手段と、前記
最悪値からＬＳＩのテスト条件を決定する手段とを設け
たことを特徴とするテスト仕様生成方式。 - 【請求項２】製造したＬＳＩが確実な動作をするか否か
を検査するためのテスト仕様を生成する方式において、
ＬＳＩの製品規格を記憶する手段と、テストする項目を
記憶する手段と、ＬＳＩで使われている各素子の素子パ
ラメータをテストする項目に従って設定するための設定
ルールを記憶する手段と、前記ルールに従って製品規格
とテスト項目を検索し設定する手段と、ＬＳＩの回路情
報を記憶する手段と、前記素子パラメータと回路情報に
より回路解析を行う手段と、前記回路解析した結果から
前記ＬＳＩの動作条件の最悪値を抽出する手段と、前記
最悪値からＬＳＩのテスト条件を決定する手段と、前記
テスト条件を表示装置へ送り表示する手段と、前記回路
解析時の条件を変更する手段とを設けたことを特徴とす
るテスト仕様生成方式。 - 【請求項３】製造したＬＳＩが確実な動作をするか否か
を検査するためのテスト仕様を作成する方式において、
設計者がテスト仕様を入力する手段と、前記テスト仕様
を記憶する手段と、ＬＳＩの製品規格を記憶する手段
と、ＬＳＩで使われている各素子の素子パラメータを前
記テスト仕様のテスト項目に従って設定するための設定
ルールを記憶する手段と、前記ルールに従って製品規格
とテスト項目を検索し設定する手段と、ＬＳＩの回路情
報を記憶する手段と、前記素子パラメータと回路情報に
より回路解析を行う手段と、前記回路解析した結果から
前記ＬＳＩの動作条件の最悪値を抽出する手段と、前記
最悪値からＬＳＩのテスト条件を決定する手段と、前記
テスト条件と前記テスト仕様の内容を比較検証する手段
と、検証した結果をテスト仕様設計者に知らせる手段を
設けたことを特徴とするテスト仕様生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5051655A JPH06265598A (ja) | 1993-03-12 | 1993-03-12 | テスト仕様生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5051655A JPH06265598A (ja) | 1993-03-12 | 1993-03-12 | テスト仕様生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06265598A true JPH06265598A (ja) | 1994-09-22 |
Family
ID=12892897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5051655A Pending JPH06265598A (ja) | 1993-03-12 | 1993-03-12 | テスト仕様生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06265598A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488582B1 (ko) * | 1997-10-14 | 2005-08-31 | 삼성전자주식회사 | 어드벤테스트를위한테스트프로그램을자동으로발생하는방법 |
| JP2006209493A (ja) * | 2005-01-28 | 2006-08-10 | Toppan Printing Co Ltd | 電気配線板設計装置 |
| JP2008070294A (ja) * | 2006-09-15 | 2008-03-27 | Yokogawa Electric Corp | Ｉｃテスタ用デバッグ支援方法 |
| JP2009031028A (ja) * | 2007-07-25 | 2009-02-12 | Fujitsu Ltd | 試験方法及び装置 |
| CN113589050A (zh) * | 2021-08-02 | 2021-11-02 | 西安兵标检测有限责任公司 | 电容器测试系统及测试方法 |
-
1993
- 1993-03-12 JP JP5051655A patent/JPH06265598A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488582B1 (ko) * | 1997-10-14 | 2005-08-31 | 삼성전자주식회사 | 어드벤테스트를위한테스트프로그램을자동으로발생하는방법 |
| JP2006209493A (ja) * | 2005-01-28 | 2006-08-10 | Toppan Printing Co Ltd | 電気配線板設計装置 |
| JP2008070294A (ja) * | 2006-09-15 | 2008-03-27 | Yokogawa Electric Corp | Ｉｃテスタ用デバッグ支援方法 |
| JP2009031028A (ja) * | 2007-07-25 | 2009-02-12 | Fujitsu Ltd | 試験方法及び装置 |
| CN113589050A (zh) * | 2021-08-02 | 2021-11-02 | 西安兵标检测有限责任公司 | 电容器测试系统及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3872954B2 (ja) | 有限状態機械を識別して回路設計を検査するシステムおよび方法 | |
| US5812436A (en) | Method and apparatus for testing and analyzing the conformance of a proposed set of requirements for a proposed network management application | |
| CN107608874A (zh) | 测试方法和装置 | |
| US7367006B1 (en) | Hierarchical, rules-based, general property visualization and editing method and system | |
| US7188061B2 (en) | Simulation monitors based on temporal formulas | |
| US20030037314A1 (en) | Method and apparatus for testing and evaluating a software component using an abstraction matrix | |
| US20030028856A1 (en) | Method and apparatus for testing a software component using an abstraction matrix | |
| CN112052172B (zh) | 第三方通道的快速测试方法、装置和电子设备 | |
| US11055208B1 (en) | Systems and methods for automatically assessing and conforming software development modules to accessibility guidelines in real-time | |
| CN111400992A (zh) | 一种自动化验证装箱布局布线的测试方法及系统 | |
| JP2002099584A (ja) | 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体 | |
| CN110908907A (zh) | Web页面测试方法、装置、设备及存储介质 | |
| JP3195031B2 (ja) | テスト仕様生成方法及び半導体装置検査装置及び半導体装置検査方法 | |
| JPH06265598A (ja) | テスト仕様生成方式 | |
| JPH0561931A (ja) | シミユレーシヨン装置 | |
| US20030136840A1 (en) | Method and system for managing integrated circuit test programs using bar codes | |
| US10733345B1 (en) | Method and system for generating a validation test | |
| CN109374038B (zh) | 一种基于应用样机的核安全级仪控产品的变更测试方法 | |
| CN112231229A (zh) | Web UI自动化测试方法、系统、电子设备及可读存储介质 | |
| JPH03120485A (ja) | 半導体集積回路の故障個所推定方式 | |
| CN111427731B (zh) | 一种自动化拆分码流及验证码流的测试方法和系统 | |
| US20050288913A1 (en) | Circuit design simulation | |
| CN115994094A (zh) | 基于机器学习的自动化测试方法、装置、设备及介质 | |
| JPH09293085A (ja) | 設計支援装置 | |
| JPH08101257A (ja) | テストベクタ編集装置 |