JP2008070294A - Icテスタ用デバッグ支援方法 - Google Patents

Icテスタ用デバッグ支援方法 Download PDF

Info

Publication number
JP2008070294A
JP2008070294A JP2006250587A JP2006250587A JP2008070294A JP 2008070294 A JP2008070294 A JP 2008070294A JP 2006250587 A JP2006250587 A JP 2006250587A JP 2006250587 A JP2006250587 A JP 2006250587A JP 2008070294 A JP2008070294 A JP 2008070294A
Authority
JP
Japan
Prior art keywords
test
tester
device under
program
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006250587A
Other languages
English (en)
Inventor
Akira Yamaguchi
晃 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006250587A priority Critical patent/JP2008070294A/ja
Publication of JP2008070294A publication Critical patent/JP2008070294A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】問題の所在を迅速に切り分ける、ICテスタ用デバッグ支援方法を提供。
【解決手段】PC12がテストプログラム20により設定する設定パラメータを用いて被試験デバイス16をテストするICテスタ14のデバッグする際、単一のボタン操作を契機として、テストプログラム20が則っているべきテスト仕様22と設定パラメータとを対比して表示装置18に表示する。また、同様の単一の操作を契機として、設定パラメータを変化させ、変化させた設定パラメータのPASS/FAILをシュムーにより表示装置18に表示する。さらに、同様の単一の操作を契機として、ICテスタ14にて被試験デバイス16をテストし、テストの結果である被試験デバイス16の出力を表示装置18に表示する。これらの工程によって、テストプログラム20、テスト仕様22および被試験デバイス16のいずれに問題を生じているかの判断を支援する。
【選択図】図1

Description

本発明は、被試験デバイス(Device Under Test; DUT)に対するテスト仕様に基づいて生成されたテストプログラムに従って被試験デバイスのテストを遂行するICテスタの、テスト遂行時における問題箇所の特定を支援するICテスタ用デバッグ支援方法に関するものである。
近年、LSIのデバイスの大規模化、高性能化、複雑化、プロセスの微細化、システムLSI化等が進み、デバイステストの負担は益々増大する傾向にある。したがって、テストデバッグ期間の短縮が重要な課題となっている。
ICテスタは、テスト仕様に則ってLSIなどのデバイスをテストする。テスト仕様は、デバイスメーカが、テスタのメーカやテストハウスに対して指示するテスト内容であり、テスタを構成するモジュールに設定すべき電圧値などのパラメータが文章や図で記載されているものである。テスト仕様に記載されたこれらのパラメータは、テストプログラムによって、テスタに設定される。
非特許文献1には、実際のテスタ(実機)でなく仮想テスタによってテストデバッグを行う技術が記載されているが、非特許文献1も含めて、現状のテストデバックは、以下のような工程で行われる。第1の工程として、テスト仕様とテストプログラム(プログラムソース)とが一致しているか否かを目視確認する。テストプログラムがテスト仕様を正しく反映して作成されているとは限らないからである。
第2の工程として、テスト仕様と、テスタに実際に設定されている設定パラメータとが一致しているか否かを目視確認する。テストプログラムにバグがある場合、テスト仕様と、テスタに実際に設定されている設定パラメータとは合致しないからである。第1の工程でテストプログラムに問題が発見されなかった場合であっても、この第2の工程で再度、テストプログラムのエラーを検討可能である。
第3の工程として、テスタに実際に設定されている設定パラメータが適切か否かをシュムー(shmoo)、すなわち、電圧などの設定パラメータと、動作周波数といった相関のあるパラメータとを2軸とし、対象となる被試験デバイスの動作を検証した結果をプロットしたものによって確認する。第2の工程までで問題が発見されなければ、テスト仕様自体に誤りがあり、本来設定すべきでない設定パラメータがテスタに設定されている可能性があるからである。
第4の工程として、テスタが本来行うデバイスのテストを行い、テスト結果である出力波形をGUI(Graphical User Interface)で確認する。デバイスの問題を検討するためである。
以上の各工程にて、テストプログラム、テスト仕様および被試験デバイスのいずれかに存在する、テスタのFAIL動作の原因をフィードバックし、正しいデバイステストが行われるようにする。
佐野,久保,小笠原,安斉,「LSIテスト支援システム −仮想テスタPreTestStation−」,横河技報,横河電機株式会社,Vol.47 No.3(2003),p.87−90
しかし、デバッグ時に行われる、デバイスに問題があるのか、テスト仕様に問題があるのか、テストプログラムに問題があるのか、を切り分ける作業は、人間による目視チェックと手動によるGUI操作に頼っていて、手間と時間がかかるものであった。とりわけデバイステストが複数個所FAILした場合などのデバッグには時間がかかっていた。
本発明はこのような課題に鑑み、テストプログラムのデバッグ中、問題の所在を迅速に切り分ける、ICテスタ用デバッグ支援方法を提供することを目的とする。
本発明は、上述の課題を解決するために、被試験デバイスに対するテスト仕様に基づいて生成されたテストプログラムに従って被試験デバイスのテストを遂行するICテスタの、テスト遂行時における問題箇所の特定を支援するICテスタ用デバッグ支援方法において、単一の操作を契機として、テスト仕様に記述されたパラメータと、テストプログラムによって実際にICテスタに設定された設定パラメータとを、対比可能に表示するテストプログラム解析工程を含み、これによって、テストプログラムの問題箇所の特定を支援することを特徴とする。
また本発明は、上述の課題を解決するために、被試験デバイスに対するテスト仕様に基づいて生成されたテストプログラムに従って被試験デバイスのテストを遂行するICテスタの、テスト遂行時における問題箇所を特定するICテスタ用デバッグ支援方法であって、単一の操作を契機として、テストプログラムによって実際にICテスタに設定された設定パラメータを様々な値に変化させてICテスタによる被試験デバイスのテストを行い、有効なテスト結果が得られたかどうかをPASS/FAILで示すテスト仕様解析工程を含み、これによって、テスト仕様の問題箇所の特定を支援することを特徴とする。
また本発明は、上述の課題を解決するために、被試験デバイスに対するテスト仕様に基づいて生成されたテストプログラムに従って被試験デバイスのテストを遂行するICテスタの、テスト遂行時における問題箇所の特定を支援するICテスタ用デバッグ支援方法において、単一の操作を契機として、テスト仕様に記述されたパラメータと、テストプログラムによって実際にICテスタに設定された設定パラメータとを、対比可能に表示するテストプログラム解析工程と、単一の操作を契機として、設定パラメータを様々な値に変化させてICテスタによる被試験デバイスのテストを行い、有効なテスト結果が得られたかどうかをPASS/FAILで示すテスト仕様解析工程とを含み、これによって、テストプログラムおよびテスト仕様の問題箇所の特定を支援することを特徴とする。
さらに本発明は、上述のいずれかの方法において、単一の操作を契機として、ICテスタにて被試験デバイスをテストし、テストの結果である被試験デバイスの出力を表示するデバイス解析工程をさらに含み、これによって、さらに被試験デバイスの問題箇所の特定を支援することを特徴とする。
なお、デバイス解析工程では、グラフィカル・ユーザ・インターフェースによって被試験デバイスの出力波形を表示することとしてよい。
本発明によれば、これまで手動および目視によって行っていたデバッグ作業を自動的に行うことが可能となる。とりわけ、テストプログラムのデバッグ中、デバイステストが複複数箇所FAILした場合、テストプログラム、テスト仕様および被試験デバイスのいずれに問題を生じているかの判断を支援し、問題の切り分けを迅速化して、デバッグ時間の短縮を実現する。
次に添付図面を参照して本発明によるICテスタ用デバッグ支援方法の実施形態を詳細に説明する。以下、本発明に直接関係のない要素は図示を省略する。また、信号はそれが現れる信号線の参照符号によって表記するものとする。
図1は本発明によるICテスタ用デバッグ支援方法を適用するテストシステムのブロック図である。テストシステム10は、パーソナルコンピュータ(以下PC)12と、PC12に接続されたICテスタ14と、テスタ14にてテストされる被試験デバイス16と、PC12に接続された表示装置18とを含む。
PC12は、図1に示すように、テストプログラム20を読み込んでICテスタに所定のパラメータを設定する。テストプログラム20は、テスト仕様22に則っているべきソースプログラムである。
図2はテスト仕様を例示する図である。テスト仕様22は、テストされる被試験デバイスに対して作成され、表計算ソフトウェア等によって決定されたフォーマットに従って記述されたパラメータの集合である。図2の場合、ICテスタ14の各テスタピンに設定される電圧値や電流値がパラメータである。ピン1には電圧値5Vが設定され、ピン2には電流値10mAが設定されるというフォーマットになっている。このようにテスト仕様22は、PC12に直接読み込ませることが可能な所定のフォーマットで記述されている。しかしICテスタ14にパラメータを設定するときは、このテスト仕様22を、テストプログラム20に作り変えてPCに入力する必要がある。
テストプログラム20は、上述のようなテスト仕様22に基づいて生成され、テスト仕様22を正しくコーディングし、あるいはテスト仕様22をファイルとして読み込むプログラムコードを含むべきである。正しいテストプログラム20がPC12に読み込まれることによって、PC12を介して、テスト仕様22を構成するパラメータがICテスタ14に設定されるはずである。
しかし、テストプログラム20のバグにより、実際には、テスト仕様22に記述されたパラメータとは異なるものがICテスタ14に設定される可能性もある。本願では、この、ICテスタ14に実際に設定されたパラメータを、「設定パラメータ」と呼び、テスト仕様22に記述されたパラメータとは区別する。設定パラメータは、通常、ICテスタ14を構成する1つ以上のモジュールに設定される。PC12はICテスタ14から、この設定パラメータを収集可能である。
ICテスタ14は、テストプログラム20により設定される設定パラメータを用いて被試験デバイス16をテストする。被試験デバイス16は、テスト結果である出力をICテスタ14に返信し、さらにICテスタ14は、その出力をPC12に返信可能である。
表示装置18は、PC12が収集した各種データを表示する装置である。各種データには、テスト仕様22、ICテスタ14から収集した設定パラメータ、被試験デバイス16からICテスタ14を介して収集した被試験デバイス16の出力が含まれる。
PC12は、単一の操作、すなわちポインティングデバイスやキーボード等を利用した簡便なボタン操作を契機として、上述の各種データを収集する。なお「単一の操作」はボタン操作のような接触式の操作に限られず、非接触の操作でもよい。また、同様の単一の操作を契機として、テスト仕様22と、ICテスタ14から収集した設定パラメータとを対比して、表示装置18に表示する機能を有する。さらに、同様の単一の操作を契機として、設定パラメータを変化させ、変化させた設定パラメータのPASS/FAILを表示する機能を有する。これは具体的にはシュムーによって行う。
PC12はさらに、同様の単一の操作を契機として、ICテスタ14にて被試験デバイス16をテストしその結果である被試験デバイス16の出力を表示装置18に表示する機能を有する。
図3はPC12に備えられるデバッグソフトウェアの1つの動作状態を示す図であり、これは表示装置18に表示されている。デバッグソフトウェアはデータ収集ボタン30を有し、このボタンを押す単一の操作(ワンタッチ操作)にて、各種データの収集を行う。
図4はPC12に備えられるデバッグソフトウェアの他の動作状態を示す図である。設定パラメータタブ32を選択すると、ICテスタ14に実際に設定されている設定パラメータを欄34に表示し、収集したテスト仕様22を欄36に表示する。なお本実施形態では設定パラメータとテスト仕様22のパラメータとを比較し差異がある部分のみ表示することとしている。表示された行ごとに付属するTDL(Test Description Language)ボタン38を押すと、図5に示すテストプログラムデバッグウィンドウが表示される。上記のように、設定パラメータ・テスト仕様のパラメータの差異がある部分が示されているため、このウィンドウによるテストプログラム20の問題箇所の特定(デバッグ)が支援される。テスト仕様22と設定パラメータとが一致していない場合には、テストプログラム20に問題が生じていると推定することが可能だからである。
図6はPC12に備えられるデバッグソフトウェアの他の動作状態を示す図である。シュムータブ40を選択すると、図6に示すように、いずれかの設定パラメータのシュムーを表示可能な画面となる。例えば符号42で示すシュムーを選択すると、図7に示すように、シュムー結果が表示される。図7では、当該設定パラメータを変化させ、変化させた設定パラメータのPASS/FAILを表示する。図7の縦軸にて3.000から4.600まで変化する数値は、設定パラメータであるピン電圧である。横軸に示すストローブタイミングにて、変化させた設定パラメータがPASS/FAILのいずれであるかを判定表示している。文字PがPASSを意味し、点「・」がFAILを意味する。これによって、テスト仕様の問題箇所の特定を支援することができる。シュムー結果において、テスト仕様22に則った設定パラメータがFAILである場合には、テスト仕様に問題が生じていると推定することができるからである。
図8はPC12に備えられるデバッグソフトウェアの他の動作状態を示す図である。ウェイブスキャンタブ50を選択すると、図8に示すように、被試験デバイス16に対するいずれかのテストの結果である出力波形を選択可能な画面となる。例えば符号52で示すテスト結果を選択すると、図9に示すように、テスト結果である出力波形をグラフィカル・ユーザ・インターフェースにて表示する。こうした出力波形を表示するGUIツールは、様々なものが選択可能である。
以上のような構成を有する本発明の実施形態の動作について、以下、説明する。図10は本実施形態において、テストプログラムの作成からデバッグまでのフローチャートである。まずテスト仕様に基づくテストプログラムを作成する(ステップS100)。次にICテスタを用い、テストプログラムに従って被試験デバイスのテストを実行する(ステップS102)。デバイステストにおいて1つ以上のFAILが発生すると仮定する(ステップS104)。その場合、デバッグソフトを起動して、単一の操作であるデータ収集ボタンを押し、データ収集を行う(ステップS106)。これによって、ICテスタの、テスト遂行時における問題箇所の特定を支援するICテスタ用デバッグ支援が開始される。
次に、図4から図9までを用いて説明した、いずれも単一のボタン操作を契機として行われる、切り分け作業を行う(ステップS108)。すなわち、テスト仕様に記述されたパラメータと、テストプログラムによって実際にICテスタに設定された設定パラメータとを対比可能に表示するテストプログラム解析工程と、シュムーにより設定パラメータを様々な値に変化させてICテスタによる被試験デバイスのテストを行い、有効なテスト結果が得られたかどうかをPASS/FAILで表示するテスト仕様解析工程と、ICテスタ14にて被試験デバイス16をテストしそのテストの結果である被試験デバイス16の出力を表示装置に表示するデバイス解析工程とを行う。
次に、デバッグを行う(ステップS110)。すなわち、すべてのFAILデータについて取得した設定パラメータと、シュムーデータと、GUIにて表示される被試験デバイスの出力波形とを確認し、テストプログラム20、テスト仕様22および被試験デバイス16のいずれに問題を生じているかの判断を行う。
次にステップS112に進み、すべてのFAILデータについてデバッグを行い、デバッグが終了したらデバイス出力データをデバイス設計にフィードバックする(ステップS114)。
図11は本実施形態との比較例であるデバッグ方法を示すフローチャートである。同図を本実施形態の動作フローチャートである図10と比較すると、テストプログラム作成(ステップS200)およびテスト実行(ステップS204)までは図10と同様であるが、それらに続く、FAILが発生した場合の不適合動作検出工程(ステップS204)は、本発明の実施形態における切り分け作業(ステップS108等)とは著しく異なる。
図12は図11の不適合動作検出工程S204の詳細なフローチャートである。これによれば、まず、テスト仕様とテストプログラムが合致しているか否かを目視確認(ステップS300)する。この目視確認は、本発明の実施形態のような単一の操作でデータを収集できるものではなく、紙などの媒体に文章や図で書かれたテスト仕様と、テストプログラムのソースコードとを用意して両者を比較しなければならない。
次に、テスト仕様と設定パラメータとが合致しているか否かを目視確認する(ステップS302)。この目視確認も、単一の操作によって行えるものではなく、紙などの媒体に文章や図で書かれたテスト仕様と、ICテスタから取得した設定パラメータとを対比しなければならない。
さらに、設定パラメータが適切かをシュムーで確認する工程(ステップS304)、デバイス出力の波形データをGUI系ツールで確認する工程(ステップS306)も、本発明の実施形態のように単一のボタン操作等によってスムーズに行えるものではなく、データ収集およびソフトウェアの起動等に煩雑な手動操作を必要とするものである。これらの工程を経て、最後に、デバイス出力データをデバイス設計にフィードバックする(ステップS308)。
なお図11にて不適合動作検出工程S204の後は、不適合動作解析工程を、すべての不適合動作に対して行い、FAILの原因を検討する(ステップS206、S208、S210)。
以上のように、図11および図12に示す比較例では、本実施形態における切り分け作業S108に対応する不適合動作解析工程S208にてデバッグを行う際、目視チェックと手動操作が煩雑でという問題点があったところ、本発明における実施形態では、ボタン操作などの単一の操作を契機として、切り分け作業を迅速に行うことができる利点が得られる。
本発明は、テスト仕様に則ってLSIなどの被試験デバイスをテストするICテスタ用デバッグ支援方法に適用可能である。
本発明によるICテスタ用デバッグ支援方法を適用するテストシステムのブロック図である。 図1に示すテスト仕様を例示する図である。 図1に示すPCに備えられるデバッグソフトウェアの1つの動作状態を示す図である。 図1に示すPCに備えられるデバッグソフトウェアの他の動作状態を示す図である。 図4から単一のボタン操作にて移行できるテストプログラムデバッグウィンドウの図である。 図1に示すPCに備えられるデバッグソフトウェアの他の動作状態を示す図である。 図6から単一のボタン操作にて移行できるシュムー結果の図である。 図1に示すPCに備えられるデバッグソフトウェアの他の動作状態を示す図である。 図8から単一のボタン操作にて移行できるGUIツールにて被試験デバイスの出力波形を表示する図である。 本発明の実施形態におけるテストプログラムの作成からデバッグまでのフローチャートである。 図10との比較例であるデバッグ方法を示すフローチャートである。 図11に示す不適合動作検出工程S204の詳細なフローチャートである。
符号の説明
10 テストシステム
12 PC
14 ICテスタ
16 被試験デバイス
18 表示装置
20 テストプログラム
22 テスト仕様

Claims (5)

  1. 被試験デバイスに対するテスト仕様に基づいて生成されたテストプログラムに従って該被試験デバイスのテストを遂行するICテスタの、テスト遂行時における問題箇所の特定を支援するICテスタ用デバッグ支援方法において、
    単一の操作を契機として、テスト仕様に記述されたパラメータと、テストプログラムによって実際にICテスタに設定された設定パラメータとを、対比可能に表示するテストプログラム解析工程を含み、
    これによって、前記テストプログラムの問題箇所の特定を支援することを特徴とするICテスタ用デバッグ支援方法。
  2. 被試験デバイスに対するテスト仕様に基づいて生成されたテストプログラムに従って該被試験デバイスのテストを遂行するICテスタの、テスト遂行時における問題箇所を特定するICテスタ用デバッグ支援方法であって、
    単一の操作を契機として、テストプログラムによって実際にICテスタに設定された設定パラメータを様々な値に変化させて前記ICテスタによる被試験デバイスのテストを行い、有効なテスト結果が得られたかどうかをPASS/FAILで示すテスト仕様解析工程を含み、
    これによって、前記テスト仕様の問題箇所の特定を支援することを特徴とするICテスタ用デバッグ支援方法。
  3. 被試験デバイスに対するテスト仕様に基づいて生成されたテストプログラムに従って該被試験デバイスのテストを遂行するICテスタの、テスト遂行時における問題箇所の特定を支援するICテスタ用デバッグ支援方法において、
    単一の操作を契機として、テスト仕様に記述されたパラメータと、テストプログラムによって実際にICテスタに設定された設定パラメータとを、対比可能に表示するテストプログラム解析工程と、
    単一の操作を契機として、前記設定パラメータを様々な値に変化させて前記ICテスタによる被試験デバイスのテストを行い、有効なテスト結果が得られたかどうかをPASS/FAILで示すテスト仕様解析工程とを含み、
    これによって、前記テストプログラムおよびテスト仕様の問題箇所の特定を支援することを特徴とするICテスタ用デバッグ支援方法。
  4. 単一の操作を契機として、前記ICテスタにて被試験デバイスをテストし、該テストの結果である被試験デバイスの出力を表示するデバイス解析工程をさらに含み、
    これによって、さらに前記被試験デバイスの問題箇所の特定を支援することを特徴とする請求項1から3までのいずれかに記載のICテスタ用デバッグ支援方法。
  5. 前記デバイス解析工程では、グラフィカル・ユーザ・インターフェースによって前記被試験デバイスの出力波形を表示することを特徴とする請求項4に記載のICテスタ用デバッグ支援方法。
JP2006250587A 2006-09-15 2006-09-15 Icテスタ用デバッグ支援方法 Ceased JP2008070294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006250587A JP2008070294A (ja) 2006-09-15 2006-09-15 Icテスタ用デバッグ支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006250587A JP2008070294A (ja) 2006-09-15 2006-09-15 Icテスタ用デバッグ支援方法

Publications (1)

Publication Number Publication Date
JP2008070294A true JP2008070294A (ja) 2008-03-27

Family

ID=39291994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006250587A Ceased JP2008070294A (ja) 2006-09-15 2006-09-15 Icテスタ用デバッグ支援方法

Country Status (1)

Country Link
JP (1) JP2008070294A (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286782A (ja) * 1987-05-20 1988-11-24 Hitachi Electronics Eng Co Ltd 半導体テストシステム
JPS63317850A (ja) * 1987-06-20 1988-12-26 Fujitsu Ten Ltd プログラム内容解析装置
JPH05232191A (ja) * 1992-02-24 1993-09-07 Nec Corp Icテスタ
JPH06259246A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd プログラム検証方法とその装置
JPH06265598A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd テスト仕様生成方式
JPH06348485A (ja) * 1993-04-12 1994-12-22 Toshiba Corp 論理型プログラム比較装置
WO1999031607A1 (fr) * 1997-12-16 1999-06-24 Hitachi, Ltd. Procede de mise au point d'un dispositif a circuit integre a semi-conducteur
JP2001154864A (ja) * 1999-11-25 2001-06-08 Yokogawa Electric Corp プログラム作成装置、プログラム作成データを記録した記録媒体、及び、プログラム作成方法
JP2001318122A (ja) * 2000-05-09 2001-11-16 Nec Corp デジタルlsi試験装置およびシュム評価方法
JP2001350646A (ja) * 2000-06-06 2001-12-21 Advantest Corp 半導体試験システム
JP2003156533A (ja) * 2001-11-20 2003-05-30 Yokogawa Electric Corp テスト支援システム
JP2004004051A (ja) * 2002-04-23 2004-01-08 Agilent Technol Inc 結果を識別することのできる電子試験プログラム
JP2004069545A (ja) * 2002-08-07 2004-03-04 Matsushita Electric Ind Co Ltd 半導体試験装置及び試験方法
WO2004023554A1 (ja) * 2002-08-29 2004-03-18 Renesas Technology Corp. 半導体集積回路のテスト方法及び半導体集積回路のテスト支援方法
JP2004184114A (ja) * 2002-11-29 2004-07-02 Matsushita Electric Ind Co Ltd 半導体検査プログラムの検査条件抽出プログラム

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286782A (ja) * 1987-05-20 1988-11-24 Hitachi Electronics Eng Co Ltd 半導体テストシステム
JPS63317850A (ja) * 1987-06-20 1988-12-26 Fujitsu Ten Ltd プログラム内容解析装置
JPH05232191A (ja) * 1992-02-24 1993-09-07 Nec Corp Icテスタ
JPH06259246A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd プログラム検証方法とその装置
JPH06265598A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd テスト仕様生成方式
JPH06348485A (ja) * 1993-04-12 1994-12-22 Toshiba Corp 論理型プログラム比較装置
WO1999031607A1 (fr) * 1997-12-16 1999-06-24 Hitachi, Ltd. Procede de mise au point d'un dispositif a circuit integre a semi-conducteur
JP2001154864A (ja) * 1999-11-25 2001-06-08 Yokogawa Electric Corp プログラム作成装置、プログラム作成データを記録した記録媒体、及び、プログラム作成方法
JP2001318122A (ja) * 2000-05-09 2001-11-16 Nec Corp デジタルlsi試験装置およびシュム評価方法
JP2001350646A (ja) * 2000-06-06 2001-12-21 Advantest Corp 半導体試験システム
JP2003156533A (ja) * 2001-11-20 2003-05-30 Yokogawa Electric Corp テスト支援システム
JP2004004051A (ja) * 2002-04-23 2004-01-08 Agilent Technol Inc 結果を識別することのできる電子試験プログラム
JP2004069545A (ja) * 2002-08-07 2004-03-04 Matsushita Electric Ind Co Ltd 半導体試験装置及び試験方法
WO2004023554A1 (ja) * 2002-08-29 2004-03-18 Renesas Technology Corp. 半導体集積回路のテスト方法及び半導体集積回路のテスト支援方法
JP2004184114A (ja) * 2002-11-29 2004-07-02 Matsushita Electric Ind Co Ltd 半導体検査プログラムの検査条件抽出プログラム

Similar Documents

Publication Publication Date Title
JP4563050B2 (ja) 自動診断方法、自動診断装置及び自動診断のためのグラフィカルユーザインタフェース
US8356282B1 (en) Integrated development environment for the development of electronic signal testing strategies
US20100199263A1 (en) Test case pattern matching
US8995510B2 (en) Apparatus and method for analyzing a signal under test
CN107766209B (zh) 中控自动化测试方法、装置、设备及计算机可读存储介质
US20120131385A1 (en) Testing mehtod for unit under test
US20190278645A1 (en) Log post-processor for identifying root causes of device failure during automated testing
CN111324502A (zh) 批量测试系统及其方法
JP2006268666A (ja) 補正機能を持つ自動試験システム、自動試験方法、およびプログラム
TWI476587B (zh) 測試電子裝置之功能的測試方法以及測試裝置
US7434181B2 (en) Debugger of an electronic circuit manufactured based on a program in hardware description language
CN106294109B (zh) 获取缺陷代码的方法及装置
JP2004004050A (ja) 試験実行システムを供給する製品および試験実行システムを動作させる方法
JP2006048677A (ja) 電子回路をデバッグするデバイス及び方法
US20060225041A1 (en) Method for testing modified user documentation software for regressions
JP2008070294A (ja) Icテスタ用デバッグ支援方法
CN107515368B (zh) 一种微电路测试中动态修改测试程序极限值的方法
KR100682183B1 (ko) 검사 장치 및 파형 표시 장치
CN113608089B (zh) 开关电源mos管的soa测试方法、系统、装置及可读存储介质
CN110704252A (zh) 一种基于云端动态管理的自动测试装置和测试方法
CN108710554B (zh) 处理器侦错系统及方法
WO2017037914A1 (ja) 情報処理装置及び情報処理方法
CN112579435A (zh) 一种基于智能Linux电视操作系统上调试HTML5 APP的方法及系统
JP2010140326A (ja) カバレージ測定装置
JP2010032351A (ja) 動作試験支援装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130529