CN108710554B - 处理器侦错系统及方法 - Google Patents

处理器侦错系统及方法 Download PDF

Info

Publication number
CN108710554B
CN108710554B CN201810489793.6A CN201810489793A CN108710554B CN 108710554 B CN108710554 B CN 108710554B CN 201810489793 A CN201810489793 A CN 201810489793A CN 108710554 B CN108710554 B CN 108710554B
Authority
CN
China
Prior art keywords
debug
processor
test
debugger
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810489793.6A
Other languages
English (en)
Other versions
CN108710554A (zh
Inventor
孙腾达
田瑞彦
俞日龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Glenfly Tech Co Ltd
Original Assignee
Glenfly Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glenfly Tech Co Ltd filed Critical Glenfly Tech Co Ltd
Priority to CN201810489793.6A priority Critical patent/CN108710554B/zh
Publication of CN108710554A publication Critical patent/CN108710554A/zh
Application granted granted Critical
Publication of CN108710554B publication Critical patent/CN108710554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种处理器侦错系统及方法，该侦错系统包括：一除错器，具有一侦错识别码、以及可对一处理器进行测试的一至多个操作功能物件；一接口装置；以及一测试者端装置，通过上述接口装置连接上述除错器，用以控制上述除错器对上述处理器进行测试。上述测试者端装置撷取上述侦错识别码以判定上述除错器是否符合其测试的需求，若符合，则控制上述除错器以上述操作功能物件对上述处理器进行测试。本发明可满足处理器的调试需求。

Description

处理器侦错系统及方法
技术领域
本发明有关于一侦错系统，特别是测试者可通过上述侦错系统直接对一目标处理器进行侦错。
背景技术
系统芯片(System on Chip：SoC)在嵌入式系统开发的过程中，常常扮演着一重要的角色，而系统芯片的侦错工作有很大一部分是对其中的处理器进行侦错。举例来说，由安谋国际科技公司(ARM)所研发的处理器家族，ARM7系列，虽然ARM公司已经在其高端和新产品中加入侦错功能，但对于像早期推出的ARM700或ARM710这样相对低端的处理器，或任何没有内建侦错功能的处理器，因为并没有加入相对应的侦错功能，而在实际使用和开发过程中带给验证人员许多不利和困扰。
现今ARM700或ARM710处理器仍然被应用在大量的系统芯片之中，如果上述处理器在现场可编程逻辑门阵列(Field Programmable Gate Array：FPGA)或系统芯片中出现问题，验证人员无法对其进行直观或高效率地侦错，只能通过尝试错误法去验证，耗时而费力。
发明内容
为解决上述侦错不便的问题，本发明对ARM700或ARM710等低端处理器新增了侦错功能，通常通过联合测试工作群组(Joint Test Action Group：JTAG)的方式对上述处理器进行调试。调试功能简单多样，可完全满足调试需求。
依据本发明一实施例的侦错系统包括一除错器，具有一侦错识别码、以及可对一处理器进行测试的一至多个操作功能物件；一接口装置；以及一测试者端装置，通过上述接口装置连接上述除错器，用以控制上述除错器对上述处理器进行测试。上述测试者端装置撷取上述侦错识别码以判定上述除错器是否符合其测试的需求，若符合，则控制上述除错器以上述操作功能物件对上述处理器进行测试。
如上所述的侦错系统，其中上述除错器还包括一功能物件表，上述功能物件表记录上述操作功能物件。上述测试者端装置依据上述功能物件表选择上述操作功能物件以对上述处理器进行测试。
如上所述的侦错系统，其中上述测试者端装置进一步读取上述处理器中的一预先授权值以判定是否有对上述处理器进行测试的权限，若有，则控制上述除错器以上述操作功能物件对上述处理器进行测试。
如上所述的侦错系统，其中上述操作功能物件包括：一编程计数值(programmingcount：PC)读取元件，读取上述测试中上述处理器的的一编程计数值，并且依据上述编程计数值来确认上述测试所执行到的程序；一步进式侦错元件，使上述测试得以一步一步地方式被执行；以及一指令手动输入元件，可直接执行由上述测试者端装置所输入的指令。
如上所述的侦错系统，其中上述操作功能物件还包括：一内部信息读取元件，可读取上述处理器的暂存器信息，以确认时脉信号是否异常；一硬件或软件断点元件，可设定一硬件断点或一软件断点，当上述测试执行到上述硬件断点或上述软件断点时，上述测试会停止执行；以及一编程计数值修改元件，可修改上述测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述编程计数值，执行相对应的另一程序。
依据本发明另一实施例的侦错方法包括：一测试者端装置执行包括撷取一除错器内的一侦错识别码以判定上述除错器是否符合测试的需求，若符合，则控制上述除错器以一至多个操作功能物件对一处理器进行测试。
如上所述的侦错方法，其中上述除错器还包括一功能物件表，上述功能物件表记录上述操作功能物件。依据上述功能物件表选择上述操作功能物件以对上述处理器进行测试。
如上所述的侦错方法，其中上述测试者端装置进一步读取上述处理器中的一预先授权值以判定是否有对上述处理器进行测试的权限，若有，则控制上述除错器以上述操作功能物件对上述处理器进行测试。
如上所述的侦错方法，其中上述除错器以上述操作功能物件对上述处理器进行测试，上述测试包括：读取上述测试中上述处理器的的一编程计数值，并且依据上述编程计数值来确认上述测试所执行到的程序；开启一步进侦错功能，使上述测试得以一步一步地方式被执行；以及开启一指令手动输入侦错功能，使上述测试可直接执行由上述测试者端装置所输入的指令。
如上所述的侦错方法，其中上述除错器以上述操作功能物件对上述处理器进行测试，上述测试还包括：开启一读取内部信息功能，可读取上述处理器的暂存器信息，以确认时脉信号是否异常；设定一硬件断点或一软件断点，当上述测试执行到上述硬件断点或上述软件断点时，上述测试会停止执行；以及修改上述测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述编程计数值，执行相对应的另一程序。
本发明可满足处理器的调试需求。
附图说明
图1为本发明实施例的一侦错系统的方块图；
图2本发明实施例的图1的侦错系统的侦错流程图；以及
图3为本发明实施例的图1的侦错系统的操作功能物件流程图。
其中，附图中符号的简单说明如下：
100～侦错系统；102～除错器；104～接口装置；106～测试者端装置；108～处理器。
具体实施方式
图1为本发明实施例一侦错系统的方块图。如图1所示，侦错系统100包含一除错器102、一接口装置104以及一测试者端装置106。此外处理器108，为上述侦错系统100的侦错目标。在本实施例中，除错器102具有一侦错识别码、以及可对处理器108进行测试的一至多个操作功能物件。除错器102可以是由微控器或嵌入式处理器等(但不限于此)，执行一内建程序码或一完整的侦错指令集，而可实现对处理器108进行测试的各种操作(亦即构成上述操作功能物件)；此外除错器102所提供的操作功能物件亦可以直接以硬件电路或逻辑门等来实现。除错器102可具有储存单元，例如储存一功能物件表，以记录上述操作功能物件的项目名称，以供测试者通过测试者端装置106选择所需要的测试功能。其中上述一至多个操作功能物件，例如(但是并非限定于此)包括：一编程计数值读取元件，可读取上述测试的一编程计数值，并进一步通过反汇编装置来获取上述测试的上述编程计数值；一步进式侦错元件，可以使上述测试能依照指令顺序一条一条地执行；一指令手动输入元件，在遭遇问题时，上述测试可执行由测试者端所手动输入的指令；一内部信息读取元件，可获取上述处理器内部暂存器和一些关键信号的状态；一硬件或软件断点元件，若上述测试执行中遇到预先设定的上述断点，会自动停止执行；以及一编程计数修改元件，可改变上述测试当前的编程计数值，并且依据修改过的上述编程计数值，执行相对应的另一指令。
在本实施例中，接口装置104连接于除错器102与测试者端装置106之间，以将测试者端装置106输出的信号或指令，转换为可与处理器108通信的信号规格。举例来说，接口装置104可以是一具有通用串行总线(Universal Serial Bus：USB)和乙太网(Ethernet)接口的JTAG模拟器，例如J-Link硬件除错工具，其通过USB连接到测试者端装置106上，并且通过JTAG与除错器102或处理器108进行信号传递。
在本实施例中，测试者端装置106通过接口装置104连接除错器102，用以控制除错器102对处理器108进行测试。测试者端装置106撷取上述除错器的侦错识别码以判定除错器102是否符合其测试的需求；若符合，则控制除错器102以上述操作功能物件对处理器108进行测试；若不符合，则不能对处理器108进行侦错测试。其中，测试者端装置106判定除错器102是否符合其测试需求的方式，是先比对除错器102的上述侦错识别码是否符合所要进行的测试事项所对应的一设定值(用以确认除错器是否合于所要进行测试的需求)；若相同，则更进一步判定是否有利用除错器102对处理器108测试的权限；若有，则测试者端装置106可使用除错器102开始进行侦错测试。测试者端装置106判定是否有对处理器108进行侦错测试的权限的方式，是比对处理器108的内是否有允许外部的除错器进行测试的一预先授权值，在此例如是测试者端装置106将上述除错器102内的一权限值与上述处理器108的上述预先授权值进行比对；若相同，则测试者端装置106有利用除错器102对处理器108进行侦错测试的权限，而可进行侦错测试。反之，若测试者端装置106没有对处理器108进行侦错的权限，则无法进行侦错测试。
在本发明另一实施例中，若测试者端装置106利用除错器102对处理器108进行侦错时不须经过授权，亦即处理器108无权限限制即可已被外部除错器进行侦错的情况下，测试者端装置106只需判定除错器102有符合其测试需求，径可对处理器108进行侦错测试。
举例来说，在本实施例中，测试者端装置106可以是测试人员所使用的桌上型计算机、笔记型计算机，或服务器装置。测试人员可在测试者端装置106上进行测试，上述测试的指令通过接口装置104传送至除错器102，若除错器102的上述侦错识别码符合所要进行的测试中的上述设定值，则测试者端装置106会在其显示屏上告知测试人员，表示已经选定除错器102。反之，若除错器102的上述侦错识别码不符合所要进行的测试中的上述设定值，则测试者端装置106亦会在其显示屏上告知测试人员，除错器102不符测试需求，需由测试人员选择其他除错器。在选定除错器102之后，测试者端装置106继续比对除错器102内的上述权限值是否与处理器108的上述预先授权值相同，以判定是否有对处理器108进行测试的权限。若相同，测试者端装置106才可开始利用除错器102对处理器108进行侦错测试。在本实施例中，处理器108可以是ARM700或ARM710等的低端处理器，任何没有内建侦错功能的处理器，或嵌入于系统芯片或晶片的无侦错功能处理器。
图2本发明实施例图1的侦错系统的侦错流程图。在本实施例中，测试者端装置106撷取上述侦错识别码以判定除错器102是否符合其测试的需求；若符合，则控制除错器102以上述操作功能物件对处理器108进行测试。更详细地说，如图2所示，测试者端装置106先读取除错器102的上述侦错识别码(S200)，并判定是否符合测试的需求(S202)；若符合，则进一步读取在处理器108中的一预先授权值(S204)，并判定是否有对处理器108进行测试的权限(S206)；若有，则测试者端装置106控制除错器102开始进行侦错(S208)。相反地，若测试者端装置106判定除错器102不符合其测试需求，或没有对处理器108进行测试的权限，则无法进行侦错(S210)。若处理器108无权限限制即可被外部除错器进行侦错，则测试者端装置106只需判定除错器102有符合其测试需求，径可对处理器108进行侦错测试。
图3为本发明实施例图1的侦错系统的操作功能物件流程图。在本实施例中如图3所示，在开始侦错后(S208)，测试者端装置106可选择上述操作功能物件，对处理器108进行测试，以找出处理器108的错误所在。其中除错器102以上述操作功能物件对处理器108进行测试，包括读取上述测试的一编程计数值，并且依据上述编程计数值来确认上述测试所执行到的程序(S300)；开启一步进侦错功能，使上述测试得以一步一步地方式被执行(S302)；开启一指令手动输入侦错功能，使上述测试可直接执行由测试者端装置106所输入的指令(S304)。
如图3所示，其中除错器102以上述操作功能物件对处理器108进行测试，还包括开启一读取内部信息功能，可读取处理器108的暂存器信息，以确认时脉信号是否异常(S306)；设定一硬件断点或一软件断点，当上述测试执行到上述硬件断点或上述软件断点时，上述测试会停止执行(S308)；修改上述测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述编程计数值，执行相对应的另一程序(S310)。测试者端装置106在完成侦错工作而找到处理器108错误的所在之后，则结束侦错(S312)。
上述S300-S310的六种侦错方法并没有顺序性，所以测试人员必须依据实际的个案状况，判断何种侦错方法或方法组合为最佳，来有效率地完成侦错工作。举例来说，若测试人员操作测试者端装置106对处理器108进行测试时，发现每次执行到一特定指令时，处理器108都会停止运作。此时测试人员可先读取在处理器108停止运作时当下的上述测试的编成计数值，并且进一步以手动输入指令的方式，依据上述编程计数值，将不同的外部指令传送给处理器108。若处理器108不管接受任何外部指令，执行到上述编成计数值时还是会停止运作，就可推断应该是处理器108的某些关键信号没有被开启。因此，测试人员就可利用读取处理器108的暂存器信息，检查有无异常的暂存器状态或关键信号。
在本实施例中，上述除错器的操作功能能以硬件、软件、固件或任何前述项目的结合来实现。若以软件来实现，上述功能物件能以一或多个在一非暂态计算机(处理器、控制器)可读取并执行的指令或程序来实现。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (10)

1.一种侦错系统，其特征在于，能够对没有内建侦错功能的处理器进行侦错，所述侦错系统包括：
除错器，具有侦错识别码、以及能够对上述处理器进行侦错测试的一至多个操作功能物件；
接口装置；以及
测试者端装置，通过上述接口装置连接上述除错器，用以控制上述除错器对上述处理器进行侦错测试，
上述测试者端装置撷取上述侦错识别码并且比对所述侦错识别码是否符合所要进行的测试事项所对应的设定值，以判定上述除错器是否符合上述测试者端装置的侦错测试的需求；
若符合，则控制上述除错器以上述操作功能物件对上述处理器进行侦错测试；
若不符合，则选择另一除错器执行上述侦错测试。
2.根据权利要求1所述的侦错系统，其特征在于，上述除错器还包括功能物件表，上述功能物件表记录上述操作功能物件；上述测试者端装置依据上述功能物件表选择上述操作功能物件以对上述处理器进行侦错测试。
3.根据权利要求1所述的侦错系统，其特征在于，上述测试者端装置进一步读取上述处理器中的预先授权值以判定是否有利用上述除错器对上述处理器进行侦错测试的权限；若有，则控制上述除错器以上述操作功能物件对上述处理器进行侦错测试。
4.根据权利要求2所述的侦错系统，其特征在于，上述操作功能物件包括：
编程计数值读取元件，读取上述侦错测试中上述处理器的编程计数值，并且依据上述编程计数值来确认上述侦错测试所执行到的程序；
步进式侦错元件，使上述侦错测试得以一步一步地方式被执行；以及
指令手动输入元件，能直接执行由上述测试者端装置所输入的指令。
5.根据权利要求4所述的侦错系统，其特征在于，上述操作功能物件还包括：
内部信息读取元件，能读取上述处理器的暂存器信息，以确认时脉信号是否异常；
硬件或软件断点元件，能设定硬件断点或软件断点，当上述侦错测试执行到上述硬件断点或上述软件断点时，上述侦错测试会停止执行；以及
编程计数值修改元件，能修改上述侦错测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述编程计数值，执行相对应的另一程序。
6.一种侦错方法，其特征在于，由测试者端装置控制具有侦错识别码的除错器对没有内建侦错功能的处理器进行侦错，上述侦错方法包括：
撷取上述除错器内的上述侦错识别码并且比对所述侦错识别码是否符合所要进行的测试事项所对应的设定值，以判定上述除错器是否符合侦错测试的需求；
若符合，则控制上述除错器以一至多个操作功能物件对上述处理器进行侦错测试；
若不符合，则选择另一除错器执行上述侦错测试。
7.根据权利要求6所述的侦错方法，其特征在于，上述除错器还包括功能物件表，上述功能物件表记录上述操作功能物件；上述测试者端装置依据上述功能物件表选择上述操作功能物件以对上述处理器进行侦错测试。
8.根据权利要求6所述的侦错方法，其特征在于，上述测试者端装置进一步读取上述处理器中的预先授权值以判定是否有利用上述除错器对上述处理器进行侦错测试的权限；若有，则控制上述除错器以上述操作功能物件对上述处理器进行侦错测试。
9.根据权利要求7所述的侦错方法，其特征在于，上述除错器以上述操作功能物件对上述处理器进行侦错测试，上述侦错测试包括：
读取上述侦错测试中上述处理器的编程计数值，并且依据上述编程计数值来确认上述侦错测试所执行到的程序；
开启步进侦错功能，使上述侦错测试得以一步一步地方式被执行；以及
开启指令手动输入侦错功能，使上述侦错测试能够直接执行由上述测试者端装置所输入的指令。
10.根据权利要求9所述的侦错方法，其特征在于，上述除错器以上述操作功能物件对上述处理器进行侦错测试，上述侦错测试还包括：
开启读取内部信息功能，并读取上述处理器的暂存器信息，以确认时脉信号是否异常；
设定硬件断点或软件断点，当上述侦错测试执行到上述硬件断点或上述软件断点时，上述侦错测试会停止执行；以及
修改上述侦错测试中的上述编程计数值，改变当前正执行的上述程序，且依据修改过的上述编程计数值，执行相对应的另一程序。
CN201810489793.6A 2018-05-21 2018-05-21 处理器侦错系统及方法 Active CN108710554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810489793.6A CN108710554B (zh) 2018-05-21 2018-05-21 处理器侦错系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810489793.6A CN108710554B (zh) 2018-05-21 2018-05-21 处理器侦错系统及方法

Publications (2)

Publication Number Publication Date
CN108710554A CN108710554A (zh) 2018-10-26
CN108710554B true CN108710554B (zh) 2023-06-06

Family

ID=63869288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810489793.6A Active CN108710554B (zh) 2018-05-21 2018-05-21 处理器侦错系统及方法

Country Status (1)

Country Link
CN (1) CN108710554B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802792B (zh) * 2020-04-17 2023-05-21 新唐科技股份有限公司 偵錯裝置及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737767A (zh) * 2005-01-14 2006-02-22 威盛电子股份有限公司 芯片电子硬件上具有中止执行能力的除错支援单元及方法
CN102929644A (zh) * 2012-11-22 2013-02-13 江苏大学 一种用于计算机硬件实验微处理器的嵌入式运行控制逻辑
CN103140837A (zh) * 2010-09-24 2013-06-05 Arm有限公司 数据处理装置的除错
CN103823725A (zh) * 2012-11-16 2014-05-28 英业达科技有限公司 除错装置与除错方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6848340B2 (ja) * 2016-10-25 2021-03-24 株式会社リコー 情報処理システム、更新方法、情報処理装置及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737767A (zh) * 2005-01-14 2006-02-22 威盛电子股份有限公司 芯片电子硬件上具有中止执行能力的除错支援单元及方法
CN103140837A (zh) * 2010-09-24 2013-06-05 Arm有限公司 数据处理装置的除错
CN103823725A (zh) * 2012-11-16 2014-05-28 英业达科技有限公司 除错装置与除错方法
CN102929644A (zh) * 2012-11-22 2013-02-13 江苏大学 一种用于计算机硬件实验微处理器的嵌入式运行控制逻辑

Also Published As

Publication number Publication date
CN108710554A (zh) 2018-10-26

Similar Documents

Publication Publication Date Title
US7467342B2 (en) Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
US9128150B2 (en) On-chip detection of types of operations tested by an LBIST
US9959186B2 (en) Debugging in a semiconductor device test environment
US20220252665A1 (en) On-chip Debugging Device and Method
JP5414292B2 (ja) 不良解析装置と方法及びプログラム
US7047174B2 (en) Method for producing test patterns for testing an integrated circuit
US20190278645A1 (en) Log post-processor for identifying root causes of device failure during automated testing
CN108710554B (zh) 处理器侦错系统及方法
US10970191B2 (en) Semiconductor device and debug method
US7415560B2 (en) Method of automatically monitoring computer system debugging routine
CN113608089B (zh) 开关电源mos管的soa测试方法、系统、装置及可读存储介质
CN108681506B (zh) 一种压力测试方法及装置
CN115756935A (zh) 嵌入式软件系统的异常故障定位方法、装置及设备
US20050108596A1 (en) Method of verifying circuitry used for testing a new logic component prior to the first release of the component
CN112527571B (zh) 一种cpu指令集覆盖率计算方法及装置
US20240231347A1 (en) Fault injection test method and apparatus, and fault injection method
US8429615B2 (en) Semiconductor integrated circuit
RU2817186C1 (ru) Система подтверждения тестов и тестирования встроенного программного обеспечения электронных устройств
JPH09259006A (ja) プログラム評価システム
KR20120058753A (ko) 디버거를 이용한 임베디드 소프트웨어 단위 테스트 자동화 장치 및 방법
CN114911651A (zh) 执行工厂测试的服务器测试方法及其系统
JP2967741B2 (ja) Ｃｐｕ互換性テスト装置
CN116974841A (zh) 一种车规级控制芯片功能安全板级测试方法、系统及其应用
JP2008089493A (ja) Ｉｃテスタ用組み込みソフトウェアのデバッグ方法
CN112527710A (zh) 一种jtag数据捕获分析系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210209

Address after: 200131 3rd floor, building 2, No. 200, zhangheng Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Gryfield Intelligent Technology Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Pudong New Area, Shanghai 201203

Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant