TWI802792B - 偵錯裝置及其操作方法 - Google Patents

偵錯裝置及其操作方法 Download PDF

Info

Publication number
TWI802792B
TWI802792B TW109112946A TW109112946A TWI802792B TW I802792 B TWI802792 B TW I802792B TW 109112946 A TW109112946 A TW 109112946A TW 109112946 A TW109112946 A TW 109112946A TW I802792 B TWI802792 B TW I802792B
Authority
TW
Taiwan
Prior art keywords
debug
interface
memory
electronic device
computer
Prior art date
Application number
TW109112946A
Other languages
English (en)
Other versions
TW202141272A (zh
Inventor
周豐義
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW109112946A priority Critical patent/TWI802792B/zh
Priority to CN202011022170.1A priority patent/CN113535490B/zh
Publication of TW202141272A publication Critical patent/TW202141272A/zh
Application granted granted Critical
Publication of TWI802792B publication Critical patent/TWI802792B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Advance Control (AREA)

Abstract

一種偵錯裝置及其操作方法，偵錯裝置用以連接具有序列線偵錯介面的電子裝置。其中，偵錯裝置包含記憶體、處理單元、序列線偵錯接口以及通用序列匯流排接口，序列線偵錯接口連接至序列線偵錯介面。當通用序列匯流排接口連接至電腦，處理單元將電腦之偵錯指令傳送至電子裝置，當通用序列匯流排接口斷開時，記憶體成為電子裝置之外部儲存裝置。

Description

偵錯裝置及其操作方法
本發明是關於一種偵錯裝置及其操作方法，特別是利用偵錯裝置的記憶體在未執行偵錯程序時作為電子裝置的外部儲存裝置及其對應之操作方法。
在產品開發過程中，對於新開發的產品，都會進行各種測試或檢驗，在這些測試的過程中，會產生各種偵錯資料或者異常狀況的記錄，這些資料都必須將其儲存以供開發者做進一步的分析，來調整或變更現有的設計。現有的資料保存方式，大多是將其儲存在裝置內部原有的快閃記憶體空間當中，也就是在儲存相關測試程式等資料外的剩餘空間當中。對此，若需要進行長時間的電性測試或是溫濕度環境可靠度測試，原有的剩餘記憶體空間恐不足以儲存長時間測試所產生大量的偵錯資料。
為解決上述偵錯資料儲存的問題，就必須尋求外部的儲存空間，現有的解決手段是通過有線或無線的方式將偵錯資料傳送到外部的儲存空間，以避免資料遺失。然而，在進行上述可靠度測試的同時，待測試裝置可能無法連接其他資料傳輸線，亦即無法通過有線方式將資料送出。若是要透過無線方 式傳輸，原本開發的裝置上勢必要加裝額外的無線傳輸裝置，增加操作上之困難度，且並非所有產品都能適用。
綜觀前所述，習知的偵錯資料保存方式仍然具有相當之改進空間，因此，本發明藉由設計一種偵錯裝置及其操作方法，針對現有技術之缺失加以改善，進而增進產業上之實施利用。
有鑑於上述習知技術之問題，本發明之目的就是在提供一種偵錯裝置及其操作方法，藉由偵錯裝置的記憶體在未執行偵錯程序時作為電子裝置之外部儲存裝置，解決儲存空間不足之問題。
根據本發明之一目的，提出一種偵錯裝置，用以連接具有序列線偵錯(Serial wire debug,SWD)介面的電子裝置。偵錯裝置包含記憶體、處理單元、序列線偵錯接口以及通用序列匯流排(Universal serial bus,USB)接口，處理單元連接於記憶體，序列線偵錯接口連接至序列線偵錯介面，當通用序列匯流排接口連接至電腦，處理單元將電腦之偵錯指令傳送至電子裝置，當通用序列匯流排接口斷開時，記憶體成為電子裝置之外部儲存裝置。
較佳地，記憶體可包含快閃記憶體(Flash)或靜態隨機存取記憶體(Static random access memory,SRAM)。
較佳地，偵錯裝置可進一步包含發光二極體(Light Emitting diode,LED)以及計數器(Counter)之至少一者。
較佳地，外部儲存裝置之儲存資料可包含電子裝置之偵錯資料或異常記錄。
較佳地，記憶體之儲存資料可包含偵錯指令或偵錯指令之轉換程式。
較佳地，記憶體之儲存資料可包含電子裝置之離線測試指令。
根據本發明之另一目的，提出一種偵錯裝置之操作方法，其包含以下步驟：設置偵錯裝置，偵錯裝置包含記憶體、處理單元、序列線偵錯接口以及通用序列匯流排接口；將序列線偵錯接口連接至電子裝置之序列線偵錯介面，並將通用序列匯流排接口連接至電腦之通用序列匯流排介面，藉由處理單元將電腦之偵錯指令傳送至電子裝置；以及斷開通用序列匯流排接口，將記憶體作為電子裝置之外部儲存裝置。
較佳地，記憶體可包含快閃記憶體或靜態隨機存取記憶體。
較佳地，偵錯裝置可包含發光二極體以及計數器之至少一者。
較佳地，外部儲存裝置可儲存電子裝置之偵錯資料或異常記錄。
較佳地，記憶體可儲存偵錯指令或偵錯指令之轉換程式。
較佳地，記憶體可儲存電子裝置之離線測試指令。
承上所述，依本發明之偵錯裝置及其操作方法，其可具有一或多個下述優點：
(1)此偵錯裝置及其操作方法可利用偵錯裝置在斷開通用序列匯流排接口時切換成電子裝置之外部儲存裝置，增加保存電子裝置偵錯資料或異常記錄等資料的儲存空間，避免資料遺失也同時增加資料存取的便利性。
(2)此偵錯裝置及其操作方法能在電子裝置的偵錯過程中以原本連接的偵錯裝置提供外部儲存空間，無須連接額外傳輸線或無線傳輸裝置來傳輸資料，降低硬體設置成本，也避免影響偵錯流程的環境設定。
(3)此偵錯裝置及其操作方法能利用偵錯裝置本身元件所具備之功能來提供電子裝置的偵錯流程所需之軟硬體支援，例如計數器、發光二極體等，提升電子裝置進行偵錯時之操作效率。
11、21、31:偵錯裝置
12:電子裝置
13、23:電腦
24:伺服器
111:記憶體
112:處理單元
113、211、311:序列線偵錯接口
114、212、312:通用序列匯流排接口
115、318:發光二極體
116:計數器
121、221:序列線偵錯介面
122、222:晶片
131、231:通用序列匯流排介面
132:處理器
133:儲存裝置
223:測試基板
313:控制基板
314:外殼
315:微處理器
316:快閃記憶體
317:靜態隨機存取記憶體
S1~S3:步驟
第1圖係為本發明實施例之偵錯裝置之方塊圖。
第2圖係為本發明實施例之偵錯裝置之示意圖。
第3圖係為本發明另一實施例之偵錯裝置之示意圖。
第4圖係為本發明實施例之偵錯裝置操作方法之流程圖。
為利貴審查委員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。
請參閱第1圖，第1圖係為本發明實施例之偵錯裝置之方塊圖。如圖所示，偵錯裝置11包含記憶體111、處理單元112、序列線偵錯接口113以及通用序列匯流排接口114，處理單元112可為微處理器，連接於記憶體111以存取記憶體111當中之程式或資料。序列線偵錯接口113與通用序列匯流排接口114連接於處理單元112，兩種不同接口可連接於不同之資料傳輸介面。在本實施例中， 序列線偵錯接口113連接電子裝置12的序列線偵錯介面121，而通用序列匯流排接口114則是連接至電腦13的通用序列匯流排介面131。
電子裝置12包含晶片122，晶片122可為新開發的系統晶片、驅動晶片或控制晶片等，其可安裝於各種裝置內之主機板、印刷電路板上。晶片122在測試時必須將接腳連接至電路板或測試板上之線路，並進一步連接至序列線偵錯介面121，才能進行相關的偵錯程序。序列線偵錯介面121是用來進行晶片偵錯程序的操作介面，相較於聯合測試行動小組(Joint test action group,JTAG)協議的偵錯模式，序列線偵錯介面121需要的接腳較少，且適用於高速及大資料量的偵錯程序。另一方面，電腦13包含處理器132及儲存裝置133，處理器132可為桌上型電腦、筆記型電腦的中央處理器，連接至硬碟等儲存裝置133來存取各種偵錯或測試程式，並通過電腦13的通用序列匯流排介面131傳送至偵錯裝置11。
偵錯裝置11的設置是為了將電腦13當中所編輯的偵錯程序，轉換成晶片122能讀取的偵錯指令，因此在偵錯裝置11當中的記憶體111，可儲存偵錯指令的轉換程式，當偵錯裝置11由通用序列匯流排接口114連接至電腦13時，電腦13可將偵錯程序傳送到偵錯裝置11，通過轉換程式轉換成晶片122可執行之偵錯指令，再通過序列線偵錯接口113將偵錯指令直接傳送至電子裝置12，對晶片122進行偵錯程序。在另一實施例中，偵錯指令也可預先儲存於偵錯裝置11的記憶體111當中，待偵錯裝置11連接至電子裝置12後再對晶片122進行偵錯程序。
如同先前技術所述，晶片122在進行這些偵錯程序的測試時，會產生相關的偵錯資料及異常狀態記錄，當原本晶片122內部所具有的儲存空間不足以儲存上述的偵錯資料時，就需要進一步尋找額外的儲存空間。在本實施例中，當偵錯裝置11的通用序列匯流排接口114斷開與電腦13的連接時，也就是偵 錯裝置11不再接收電腦13傳送的資料時，偵錯裝置11本身之記憶體111即可成為電子裝置12之外部儲存裝置。當晶片122在執行偵錯指令後，產生之相關資料，可通過序列線偵錯介面121傳送至偵錯裝置11保存，當偵錯程序完成後，操作者可將偵錯裝置11連接至電腦13或儲存資料之伺服器，將偵錯資料或異常記錄等儲存資料傳送至電腦13，讓開發者能檢視這些資料，進而調整或修改產品開發的相關軟硬體設置。
除此之外，偵錯裝置11還可包含發光二極體115及計數器116，分別連接至處理單元112，當偵錯裝置11通過通用序列匯流排接口114連接至電腦13時，發光二極體115可作為資料傳輸時的指示燈號，而計數器116可協助處理單元112控制傳輸量。當偵錯裝置11斷開通用序列匯流排接口114的連線時，偵錯裝置11的記憶體111可作為電子裝置12的外部儲存裝置，此時發光二極體115可作為偵錯程序時之指示燈號，而計時器116也可作為偵錯程序當中的計數裝置，提供偵錯程序所需之軟硬體支援。
請參閱第2圖，第2圖係為本發明實施例之偵錯裝置之示意圖。如圖所示，偵錯裝置21具備適用於兩種不同連接介面之接口，分別為序列線偵錯接口211以及通用序列匯流排接口212。上述接口可分別為對應不同傳輸介面的接頭，序列線偵錯接口211對應於序列線偵錯介面221，通用序列匯流排接口212對應於通用序列匯流排介面231。晶片222可設置在測試基板223上，測試基板223可為類似電子裝置的主機板或印刷電路板，包含相關的被動元件，通過測試基板223上之線路，可將晶片222連接至序列線偵錯介面221，進而連接至偵錯裝置21進行偵錯程序。序列線偵錯介面221為延伸至電子裝置或測試板外之插槽，其 可對應於偵錯裝置21的序列線偵錯接口211，由於偵錯裝置21包含此序列線偵錯(SWD)的傳輸介面，與一般的通用序列匯流排(USB)外接裝置有所不同。
在本實施例中，通用序列匯流排介面231可為電腦23之通用序列匯流排插槽，這裡所述的電腦23可為筆記型電腦、桌上型電腦或是測試工作站上之相關測試裝置，操作者可於電腦23上編輯偵錯程序後，將偵錯程序傳送至偵錯裝置21，偵錯裝置21進一步將偵錯程序轉換成晶片222可執行的偵錯指令，再經由序列線偵錯介面221將偵錯指令傳送至晶片222執行，藉此執行上述偵錯程序。當偵錯裝置21的通用序列匯流排接口212斷開與電腦23的連接時，也就是通用序列匯流排接口212不再供電時，偵錯裝置21可產生一支援碼，並將支援碼傳送至晶片222，藉此讓晶片222將偵錯裝置21作為外接的儲存裝置。例如，偵錯裝置21可將記憶體的儲存空間容量或者預先規劃的儲存位置等資訊傳送至晶片222，提供晶片222上傳資料時所需的訊息。
設定通用序列匯流排接口212斷開電腦23為切換機制的設定，主要是當晶片222在進行偵錯程序時，其測試的環境需要考量靜電、溫溼度等設定，難以在連線於電腦23之狀態下進行，因此在偵錯裝置21一端斷開電腦23的情況下，即可讓記憶體當中儲存的離線測試指令繼續進行晶片222的偵錯程序，而偵錯裝置21剩餘的記憶體空間則成為晶片222的外部儲存裝置，增加儲存空間但不影響偵錯程序的設定及進行。當完成偵錯程序後，儲存於偵錯裝置21當中的偵錯資料及異常記錄，可再次連接至電腦23，藉由電腦23來存取上述儲存的資料，並進一步將這些偵錯資料及異常記錄上傳到伺服器24的資料庫中儲存，或者當偵錯裝置21直接連接至伺服器24的裝置介面時，直接將偵錯裝置21當中 儲存的資料上傳至資料庫中，以保存該晶片222於偵錯程序中產生的偵錯資料或異常記錄。
請參閱第3圖，第3圖係為本發明實施例之偵錯裝置之示意圖。如圖所示，偵錯裝置31的兩端分別包含序列線偵錯接口311及通用序列匯流排接口312，其接口如同前述實施例，是分別對應於序列線偵錯(SWD)介面及通用序列匯流排(USB)介面，相同內容不再重複描述。在偵錯裝置31當中，設有控制基板313，控制基板313可為印刷電路板，且控制基板313可設置在偵錯裝置31的外殼314當中，控制基板313上之線路分別連接至序列線偵錯接口311及通用序列匯流排接口312。控制基板313上包含微處理器315以及記憶體裝置，在本實施例當中，記憶體裝置可包含快閃記憶體316或靜態隨機存取記憶體317，但本揭露不以此為限，記憶體裝置也可為其他類型之儲存裝置。除此之外，控制基板313上可進一步設置一或多個發光二極體318，作為偵錯裝置31操作時的狀態顯示燈號。
如同前述實施例所述，當偵錯裝置31的通用序列匯流排接口312斷開與電腦的連線時，偵錯裝置31當中的快閃記憶體316或靜態隨機存取記憶體317可作為晶片偵錯程序進行時的外部儲存裝置，儲存偵錯資料及異常記錄。除此之外，當作為外部儲存裝置時，偵錯裝置31當中的微處理器315也可提供晶片測試時所需之硬體支援，例如於控制基板313上設置計數器，讓微處理器315連接至計數器，在偵錯程序中可提供計數功能。原本作為偵錯裝置31操作狀態顯示燈號之發光二極體318，也可作為晶片偵錯程序當中，顯示操作狀態的燈號。
請參閱第4圖，第4圖係為本發明實施例之偵錯裝置操作方法之流程圖。此操作方法適用於前述實施例之偵錯裝置，相關裝置架構及連接關係請參閱前述實施例之說明。如圖所示，偵錯裝置操作方法包含以下步驟(S1~S3)：
步驟S1：設置偵錯裝置。設置偵錯裝置，藉由偵錯裝置連接電子裝置與編輯偵錯程式的電腦，其中，偵錯裝置包含記憶體、處理單元、序列線偵錯接口以及通用序列匯流排接口。這裡所述之記憶體可包含快閃記憶體或靜態隨機存取記憶體。
步驟S2：將序列線偵錯接口連接至電子裝置之序列線偵錯介面，並將通用序列匯流排接口連接至電腦之通用序列匯流排介面，藉由處理單元將電腦之偵錯指令傳送至電子裝置。將偵錯裝置的序列線偵錯接口連接至晶片測試基板上之序列線偵錯插槽，而偵錯裝置的通用序列匯流排接口則連接電腦的通用序列匯流排插槽，使得電腦中的偵錯程式能通過記憶體中儲存的偵錯指令轉換程式，將偵錯指令轉換成晶片可執行之指令格式，再將偵錯指令傳送至包含晶片之電子裝置中以進行偵錯程序。在另一實施例中，記憶體也可預先儲存晶片的偵錯指令或是離線測試指令，將其傳送至電子裝置來進行偵錯程序。
步驟S3：斷開通用序列匯流排接口，將記憶體作為電子裝置之外部儲存裝置。當偵錯裝置的通用序列匯流排接口斷開與電腦的連接時，偵錯裝置可傳送支援碼至晶片，使晶片將偵錯裝置作為電子裝置的外部儲存裝置，當電子裝置中的晶片進行偵錯程序時，各個偵錯資料或異常狀態的記錄，都能儲存於偵錯裝置的記憶體中，藉此增加儲存資料的空間，且電子裝置無需增加額外的硬體連接。
在本實施例中，偵錯裝置當中的處理單元，也能將其他硬體資源分享給電子裝置使用，例如藉由計數器提供計數的功能，或者將發光二極體轉為偵錯程序中的狀態顯示燈號，皆能提供電子裝置更佳的操作功效。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
11:偵錯裝置
12:電子裝置
13:電腦
111:記憶體
112:處理單元
113:序列線偵錯接口
114:通用序列匯流排接口
115:發光二極體
116:計數器
121:序列線偵錯介面
122:晶片
131:通用序列匯流排介面
132:處理器
133:儲存裝置

Claims (12)

  1. 一種偵錯裝置，用以連接具有一序列線偵錯介面的一電子裝置，該偵錯裝置包含：一記憶體；一處理單元，連接於該記憶體；一序列線偵錯接口，連接至該處理單元，該序列線偵錯接口係配置以與該電子裝置之該序列線偵錯介面連接；以及一通用序列匯流排接口，連接至該處理單元，該通用序列匯流排接口係配置以連接至一電腦，其中，當該通用序列匯流排接口連接至該電腦時，該處理單元將一偵錯指令通過該序列線偵錯接口傳送至該電子裝置，當該通用序列匯流排接口與該電腦斷開時，該處理單元係使該記憶體成為與該序列線偵錯接口連接之該電子裝置之一外部儲存裝置。
  2. 如申請專利範圍第1項所述之偵錯裝置，其中該記憶體包含快閃記憶體或靜態隨機存取記憶體。
  3. 如申請專利範圍第1項所述之偵錯裝置，進一步包含一發光二極體以及一計數器之至少一者。
  4. 如申請專利範圍第1項所述之偵錯裝置，其中該外部儲存裝置之一儲存資料包含該電子裝置之一偵錯資料或一異常記錄。
  5. 如申請專利範圍第1項所述之偵錯裝置，其中該記憶體之一儲存資料包含該偵錯指令或該偵錯指令之一轉換程式。
  6. 如申請專利範圍第1項所述之偵錯裝置，其中該記憶體之一儲存資料包含該電子裝置之一離線測試指令。
  7. 一種偵錯裝置之操作方法，其包含以下步驟：設置一偵錯裝置，該偵錯裝置包含一記憶體、一處理單元、一序列線偵錯接口以及一通用序列匯流排接口；將該序列線偵錯接口配置以連接至一電子裝置之一序列線偵錯介面，並將該通用序列匯流排接口配置以連接至一電腦之通用序列匯流排介面；其中，當該通用序列匯流排接口連接至該電腦時，藉由該處理單元將該電腦之一偵錯指令通過該序列線偵錯接口傳送至該電子裝置；以及當該通用序列匯流排接口與該電腦斷開時，該處理單元係使該記憶體作為該電子裝置之一外部儲存裝置。
  8. 如申請專利範圍第7項所述之偵錯裝置之操作方法，其中該記憶體包含快閃記憶體或靜態隨機存取記憶體。
  9. 如申請專利範圍第7項所述之偵錯裝置之操作方法，其中該偵錯裝置包含一發光二極體以及一計數器之至少一者。
  10. 如申請專利範圍第7項所述之偵錯裝置之操作方法，其中該外部儲存裝置儲存該電子裝置之一偵錯資料或一異常記錄。
  11. 如申請專利範圍第7項所述之偵錯裝置之操作方法，其中該記憶體儲存該偵錯指令或該偵錯指令之一轉換程式。
  12. 如申請專利範圍第7項所述之偵錯裝置之操作方法，其中該記憶體儲存該電子裝置之一離線測試指令。
TW109112946A 2020-04-17 2020-04-17 偵錯裝置及其操作方法 TWI802792B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109112946A TWI802792B (zh) 2020-04-17 2020-04-17 偵錯裝置及其操作方法
CN202011022170.1A CN113535490B (zh) 2020-04-17 2020-09-25 侦错装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112946A TWI802792B (zh) 2020-04-17 2020-04-17 偵錯裝置及其操作方法

Publications (2)

Publication Number Publication Date
TW202141272A TW202141272A (zh) 2021-11-01
TWI802792B true TWI802792B (zh) 2023-05-21

Family

ID=78094257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112946A TWI802792B (zh) 2020-04-17 2020-04-17 偵錯裝置及其操作方法

Country Status (2)

Country Link
CN (1) CN113535490B (zh)
TW (1) TWI802792B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401257B2 (en) * 2003-08-28 2008-07-15 Renesas Technology Corp. Microcomputer and method for developing system program
CN103246586A (zh) * 2013-04-19 2013-08-14 福州瑞芯微电子有限公司 android平台上利用USB存储设备进行ADB调试的方法
TWI514145B (zh) * 2013-10-21 2015-12-21 Univ Nat Sun Yat Sen 可儲存除錯資料的處理器、其快取及控制方法
TWI546660B (zh) * 2015-09-22 2016-08-21 新唐科技股份有限公司 除錯系統與方法
US20170286254A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Method and apparatus for using target or unit under test (uut) as debugger
TWI615708B (zh) * 2017-03-17 2018-02-21 致伸科技股份有限公司 嵌入式裝置除錯系統及其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101634964A (zh) * 2008-07-23 2010-01-27 佛山市顺德区顺达电脑厂有限公司 侦错信息处理系统及其方法
CN102479126A (zh) * 2010-11-23 2012-05-30 英业达股份有限公司 开机侦错装置及其方法
CN108710554B (zh) * 2018-05-21 2023-06-06 格兰菲智能科技有限公司 处理器侦错系统及方法
CN110955566B (zh) * 2018-09-27 2023-08-08 佛山市顺德区顺达电脑厂有限公司 侦错方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401257B2 (en) * 2003-08-28 2008-07-15 Renesas Technology Corp. Microcomputer and method for developing system program
CN103246586A (zh) * 2013-04-19 2013-08-14 福州瑞芯微电子有限公司 android平台上利用USB存储设备进行ADB调试的方法
TWI514145B (zh) * 2013-10-21 2015-12-21 Univ Nat Sun Yat Sen 可儲存除錯資料的處理器、其快取及控制方法
TWI546660B (zh) * 2015-09-22 2016-08-21 新唐科技股份有限公司 除錯系統與方法
US20170286254A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Method and apparatus for using target or unit under test (uut) as debugger
TWI615708B (zh) * 2017-03-17 2018-02-21 致伸科技股份有限公司 嵌入式裝置除錯系統及其方法

Also Published As

Publication number Publication date
CN113535490B (zh) 2023-12-26
CN113535490A (zh) 2021-10-22
TW202141272A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
WO2021169260A1 (zh) 一种系统板卡电源检测方法、装置、设备及存储介质
CN109508279A (zh) 一种服务器监控装置、方法及其系统
JP6171386B2 (ja) コントローラ、情報処理装置およびプログラム
US20080222612A1 (en) Embedded systems debugging
TW200403563A (en) Method and system to implement a system event log for system manageability
US8954629B2 (en) Adapter and debugging method using the same
US20120137027A1 (en) System and method for monitoring input/output port status of peripheral devices
JP2009193109A (ja) デバッグ中にツールを使用可能な試験システム及び方法
US9916273B2 (en) Sideband serial channel for PCI express peripheral devices
WO2021056913A1 (zh) 基于i2c通讯的故障定位方法、装置及系统
WO2020087956A1 (zh) 抓取NVME硬盘trace的方法、装置、设备及系统
TWI393003B (zh) 遠距硬體檢測系統及方法
TWI802792B (zh) 偵錯裝置及其操作方法
TWI668566B (zh) 記憶體檢測系統、記憶體檢測方法以及用於記憶體檢測的錯誤映射表建立方法
CN116049015A (zh) 一种计算设备的通用调试器、调试系统及调试方法
US20200110678A1 (en) Monitoring system and method
US10216525B1 (en) Virtual disk carousel
CN112882876A (zh) 一种pld器件远程调试和配置系统
JP2009276985A (ja) 半導体集積回路装置
JP2004101203A (ja) ロジックｌｓｉの不良解析システム及び不良解析方法
US20240070092A1 (en) Input/output expansion emulation with a programmable device
JP2013196410A (ja) サーバ装置及び障害管理方法及び障害管理プログラム
EP4398109A1 (en) Techniques for debug, survivability, and infield testing of a system-on-a-chip or a system-on-a-package
TW202138942A (zh) 用於流量捕獲及除錯工具之圖形使用者介面
CN117176606A (zh) 智能网卡的初始化异常检测方法、系统、服务器及介质