JP5022262B2 - デバッグ中にツールを使用可能な試験システム及び方法 - Google Patents

デバッグ中にツールを使用可能な試験システム及び方法 Download PDF

Info

Publication number
JP5022262B2
JP5022262B2 JP2008030180A JP2008030180A JP5022262B2 JP 5022262 B2 JP5022262 B2 JP 5022262B2 JP 2008030180 A JP2008030180 A JP 2008030180A JP 2008030180 A JP2008030180 A JP 2008030180A JP 5022262 B2 JP5022262 B2 JP 5022262B2
Authority
JP
Japan
Prior art keywords
test
tool
state
thread
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008030180A
Other languages
English (en)
Other versions
JP2009193109A (ja
Inventor
卓美 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2008030180A priority Critical patent/JP5022262B2/ja
Priority to US12/370,275 priority patent/US8010839B2/en
Publication of JP2009193109A publication Critical patent/JP2009193109A/ja
Application granted granted Critical
Publication of JP5022262B2 publication Critical patent/JP5022262B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3664Environments for testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は自動試験装置の技術分野に関する。特に、本発明は、自動試験装置に組み込む試験プログラムのデバッグ支援処理技術に関する。
従来、自動試験装置(以下「ATE」という。)は、ATEメーカー各社各様の仕様で提供されていたため、ピン構成や測定ユニット等の構成の自由度が低く、また、試験プログラム資産の再利用が困難であった。このような背景から、デバイスの機能に応じて最適な構成にシステムを変更できるようなスケーラブルで柔軟なATEを実現すべく、標準化されたインタフェースを持つオープン・アーキテクチャATEが提案されている。
例えば、OPENSTAR(登録商標)は、このようなオープン・アーキテクチャATEの規格の一つである(非特許文献1参照)。そして、T2000テスト・システムは、OPENSTAR規格のオープン・アーキテクチャを採用した試験システムである。
このT2000テスト・システムでは、デバイス試験のアルゴリズムを、C++言語のクラスとして記述する(以下、このクラスを「テストクラス」という。)。一般に、テストクラスの作成には、Microsoft Visual Studio(登録商標)等のソフトウェア開発環境を使用し、テストクラスを言語レベルでデバッグするためには、Microsoft Visual Studioデバッガ(VS Debugger)等のデバッガを使用する。
「Semiconductor Test Consortium」、[online]、[平成20年2月12日検索]、インターネット<URL:http://www.semitest.org/jp/home>
ところで、デバッガは、プログラムの実行を特定の位置で中断するための「ブレークポイント」機能等を備えている。この機能を使用することにより、ユーザは、自分の書いたプログラムの実行を、任意の位置(ブレークポイント)で停止し、行単位で細かくデバッグすることができる。しかし、従来のATEでは、テストクラスのデバッグ中に、ツールを使用できないという問題がある。なお、ツールとは、デバイスの試験に関わる作業で利用される種々の処理の関数(API)であり、例えば、デバイスに所定形状の波形を入力するためのツールや、デバイスからの出力を分析するためのツール等を含む。
図7は、この問題点を説明するためのものであり、従来のATEにおけるテストクラスのデバッグ処理の概略を示す図である。ユーザが作成したテストクラス330は、試験プロセス320内で動作し、このテストクラス330のコードをデバッグするために、デバッガ340が使用される。同図は、デバッガ340にアタッチされたテストクラスのソースコード341のうち、「DUTID_t dutID=1;」の部分にユーザがブレークポイント342を設定した場合を例示している。
従来のATEでは、デバッガ340でテストクラス330のデバッグを行うとき、ブレークポイント342が設定されたラインで処理を中断してブレーク状態に遷移するが、このとき、デバッガ340は、ATE上で実行される全ての処理を停止する。なお、プロセスに複数のスレッドが存在する場合、従来のデバッガのブレーク状態では、全てのスレッドの処理が停止される。
このブレーク状態では、あらゆる要求に対する対応も停止するため、ツール310を使用することもできない。ツール310を使用するのであれば、デバッガ340によるプロセスの停止(ブレーク)を解除する必要がある。ここで、ツールを使用するために、少しの間だけ停止を解除してツールを使用した後、すぐに停止状態に戻ってくることも考えられる。しかし、この場合、停止解除したわずかの間に、テストクラスの実行も行われ、ユーザのコードの実行場所も進んでしまう。このため、目的場所のユーザコードのデバッグを継続することはできない。
また、デバッガの中には、サスペンド機能を備えるものもある。このサスペンド機能とは、テストクラスが複数のテストユニットに分けられる場合に、あるテストユニットによるテストと次のテストユニットによるテストとの間で処理をサスペンド(一時中断)し、サスペンド中であればツールを使用することができるというものである。しかし、サスペンド機能では、予め定められたテストユニット間でのみツールを使うことができるものの、テストクラスの任意のポイントでツールを使用できるわけではない。
しかし、本来、デバッガもツールも、テストクラスの動作に関する情報を集めるためのものである。そのため、これらを同時に使用して、テストクラスのデバッグ中にツールを使用できるようになれば、ユーザにとって大きなメリットになる。
本発明は、かかる事情に鑑みてなされたものであり、デバッガにてテストクラスのデバッグをするときに、テストクラスの実行を停止したままの状態でツールを使用できるようにするためのデバッグ支援機能を備えた試験システムを提供することを目的とする。
さらに、ユーザの操作に連動して、テストクラスをデバッグ可能な状態とツールを使用可能な状態との間の状態遷移を自動的に行うことのできる試験システム提供することを目的とする。
上記課題を解決するため、本発明に係る試験システムの幾つかの態様の一つは、デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、この試験プロセスは、二以上のスレッドを含んで構成される。二以上のスレッドのうち一つは、デバイスの試験方法を記述したプログラムを実行するための第一のスレッドである。そして、この試験システムは、プログラムのデバッグ中に、第一のスレッドのみを停止状態に制御することができる。
また、本発明に係る試験システムの幾つかの態様の一つは、デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、この試験プロセスは、デバイスの試験方法を記述したテストクラスを実行するためのテストクラス・スレッドと、デバイスの試験に利用可能な関数を含むツールを実行するためのツール・スレッドと、を含む。そして、この試験システムは、テストクラスのデバッグ中に、テストクラス・スレッドを停止状態に制御するとともに、ツール・スレッドを動作状態に制御することができる。
さらに、本発明に係る試験システムの幾つかの態様の一つは、デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、この試験プロセスは、デバイスの試験方法を記述したテストクラスを実行するためのテストクラス・スレッドと、デバイスの試験に利用可能な関数を含むツールを実行するためのツール・スレッドと、を含む。そして、この試験システムは、テストクラスのデバッグ中の状態として、テストクラス・スレッドとツール・スレッドとを共に動作させる通常実行状態と、テストクラス・スレッドとツール・スレッドを共に停止させるデバッギング状態と、テストクラス・スレッドを停止させて且つツール・スレッドを動作させるツール使用可能状態と備える。
ここで、試験システムは、ユーザの操作に連動して、デバッギング状態とツール使用可能状態とを切り替えることが好ましい。また、試験システムは、デバッガ用のウィンドウがアクティブの場合には、デバッギング状態に切り替え、ツールを操作するためのウィンドウがアクティブの場合には、ツール使用可能状態に切り替えることが好ましい。
また、本発明に係るツールを使用可能にする方法の幾つかの態様の一つは、デバイスの試験を行うための試験プロセスを実行可能な試験システムにおいて、デバイスの試験方法を記述したテストクラスのデバッグ中にツールを使用可能にする方法であって、試験プロセスに含まれる全てのスレッドを停止させるステップと、テストクラスを実行するためのスレッドを停止させた状態で凍結するとともに、デバイスの試験に利用可能な関数を含むツールを実行するためのスレッドを動作させるステップと、を含む。
本発明のプログラムは、本発明に係るツールを使用可能にする方法の各処理ステップをコンピュータに実行させることを特徴とする。本発明のプログラムは、CD−ROM等の光学ディスク、磁気ディスク、半導体メモリなどの各種の記録媒体を通じて、又は通信ネットワークなどを介してダウンロードすることにより、コンピュータにインストール又はロードすることができる。
なお、本明細書等において、「手段」又は「部」とは、単に物理的手段を意味するものではなく、その手段又は部が有する機能をソフトウェアによって実現する場合も含む。また、1つの手段又は部が有する機能が2つ以上の物理的手段により実現されても、2つ以上の手段又は部の機能が1つの物理的手段により実現されてもよい。
また、本明細書等において、「スレッド」とは、プロセスの中で、プログラムを実行している単位である。1つのプロセスの中に、複数のスレッドが存在することができる。また、同じプロセスに属するスレッドはメモリなどのリソースを共有する。
さらに、本明細書等において、ベンダ等が提供する計測機器のハードウェアを「モジュール」といい、そのハードウェアを対象とするベンダ等のソフトウェアを「モジュール・ソフトウェア」と呼ぶ。
本発明によると、デバッガにてテストクラスのデバッグをするときに、テストクラスの実行を停止したままの状態でツールを使用することができるようになる。これにより、ユーザは、テストクラスのデバッグをより効率的に行うことができるようになる。
また、本発明によると、ユーザの操作に連動して、デバッグ可能な状態とツール使用可能な状態との間の状態遷移を自動的に行うことが可能にある。これにより、ユーザは、デバッグ中にスレッドの状態や動作を意識することなく、簡単にツールを使用することができるようになる。
以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形及び応用が可能である。
図1は、本発明の一実施形態による試験システム100のシステムアーキテクチャを示す。試験システム100は、試験信号を生成して被試験デバイス(Device under Test。以下「DUT」という。)112に供給し、DUT112が試験信号に基づいて動作した結果出力する結果信号が期待値と一致するか否かに基づいてDUT112の良否を判断する。なお、本実施形態に係る試験システム100は、オープン・アーキテクチャにより実現されるものとして説明するが、本発明は、オープン・アーキテクチャの試験システムに限定されるものではない。
本実施形態では、システムコントローラ(SysC)102がネットワークを介して複数のサイトコントローラ(SiteC)104に接続される。システムコントローラ102は、エンド・ユーザが通常作業を行うホストコンピュータであり、試験システム100全体を管理する役割を果たす。また、システムコントローラ102は、サイトコントローラ104に対する処理の要求の発行や、サイトコントローラ104間の処理の調停を行う。ユーザのアプリケーションや標準のGUIツールは、システムコントローラ102上で動作し、サイトコントローラ104と通信を行って機能を実現する。
また、システムコントローラ102は、サイトコントローラ104上でモジュール108の制御を行うモジュール・ソフトウェアや、ユーザの試験プログラムやパターン・プログラムなどを保管するストレージを備える。これらは、必要に応じてサイトコントローラ104に送られ、実行される。
各サイトコントローラ104は、試験サイト110に配置される1つ又は複数のモジュール108を制御して試験を実行するために、モジュール接続イネーブラ106を通して、モジュール108に接続される。この試験は、ユーザの作成する試験プログラムに基づいて実行される。なお、サイトコントローラ104は、一つのDUT112を試験する試験サイト110を複数個、同時に制御するようにしてもよい。
サイトコントローラ104の主な役割として、次の3つが挙げられる。まず、試験プログラムが指定する試験サイト110の構成に従い、モジュール接続イネーブラ106を構成し、サイトコントローラ104とモジュール108間のバス107の接続を確立する。また、試験サイト110内のモジュール108の制御を行うモジュール・ソフトウェアを実行する。さらに、試験プログラムを実行し、各試験サイト110のDUT112の試験を実行する。
なお、動作環境によっては、システムコントローラ102は、サイトコントローラ104の動作とは別のCPU(中央演算装置)上に配置することができる。別法では、システムコントローラ102及びサイトコントローラ104は、共通のCPUを共有することができる。同様に、各サイトコントローラ104は、その専用のCPU上に配置することができるし、また、同じCPU内の別個のプロセス又はスレッドとして配置することもできる。
モジュール接続イネーブラ106は、サイトコントローラ104とモジュール108とのバス107の接続を任意に構成することのできるスイッチである。モジュール接続イネーブラ106は、接続されるハードウェアモジュール108の構成を変更できるようにするとともに、データ転送用(パターンデータのロード用、応答データの収集用、制御用等)のバスとしての役割も果たす。実現可能なハードウェアの実装形態は、専用接続、交換接続、バス接続、リング接続及びスター接続を含む。モジュール接続イネーブラ106は、たとえばスイッチマトリクスとして実装することができる。
モジュール108は、DUT112に試験信号を供給する計測機器のハードウェアである。本実施形態においては、モジュール108として、オープン・アーキテクチャに基づく各種のモジュールを用いることができる。また、モジュール・ハードウェア108を動作させるためのソフトウェアをモジュール・ソフトウェアという。モジュール・ソフトウェアは、デバイス測定時にモジュール108の制御をつかさどるモジュール・ドライバ、モジュール108の校正と診断を行う校正診断ソフトウェア、モジュール108の動作をソフトウェアでエミュレートするエミュレーション・ソフトウェア、モジュール108固有のパターン・コンパイラ、およびGUIツールなどを含む。
各試験サイト110は、それぞれ一つのDUT112に関連付けられる。DUT112は、ロードボード114を通して、対応する試験サイト110のモジュール108に接続される。
図2は、試験サイト110及びロードボード114のハードウェアの概略構成と各種設定用ファイルとの関係の一例を示す図である。図2に示すように、モジュール108は、試験システム100のテストヘッド132内のモジュール・スロットに差し込まれる。
試験サイト110の構成は、テキスト形式で記述されるソケットファイル118で指定される。このソケットファイル118には、DUT112ごとに、DUTソケット120のDUTピン122とロードボード114上のコネクタピン124との接続が記述される。コネクタピン124は、ブロック番号とコネクタ番号が付けられており、例えば、「12.3」のように、「(ブロック番号).(コネクタ番号)」の形式で表記される。ロードボード114のコネクタピン124は、テスタ・インタフェース・ユニット(Tester Interface Unit。以下「TIU」という。)126を介してモジュール108のピン128と接続される。
一方、ロードボード114は試験対象となるデバイスによって異なる場合が多い。そのため、モジュール・ソフトウェアが個々のロードボード114の実装に依存しないようにするためには、試験システム100において、モジュール108が実装するピン128そのものを定義できるようにし、それをもとにモジュール108の制御ができるようにしなければならない。本試験システム100では、これはモジュール設定ファイル(Module Configuration File。以下「MCF」という。)130によって達成される。
MCF130には、モジュール108のリソースとロードボード114のコネクタピン124との接続関係が指定される。これにより、論理的なピンの表現であるリソースと、モジュール108の物理ピン128、さらにはそれが接続されているロードボード114のコネクタピン124との関係が定められる。MCF130は、システムだけが設定可能であることが望ましい。
なお、本実施形態において、モジュール108の機能は、主にモジュール108の全体的な制御に関わる機能を提供するモジュール・オブジェクトと、モジュールのピン毎の機能を提供するリソース・オブジェクトによって表現される。本実施形態に係る試験システム100では、これらは全て、MCF130に記述される内容に従って、実際のハードウェアのエンティティと対称に結び付けられる。なお、これらのソフトウェアのオブジェクトを提供するモジュール・ソフトウェアを、ここではモジュール・ドライバと呼ぶ。
また、本実施形態において、リソースとは、試験システム100のモジュール108が備える物理的なピン128とその機能とを、オブジェクトで抽象化して表現したものである。モジュール108の一つの物理ピン128は、一つのリソースとして表現されてもよいし、機能的に分割された複数のリソースとして表現されてもよい。
リソースの機能的な分類はリソース・タイプと呼ばれ、その機能の定義はモジュール108のベンダが提供するリソース定義ファイルによって示される。論理的なピンを指すリソースは、リソース・タイプと、モジュール108内でピン128を特定する番号(リソースID)と、試験システム100内でモジュール108を特定するバス107のポート番号との3つ組で表現される。リソース・タイプとリソースIDの組と、それに対応するモジュール108内の物理ピン128の関係は固定的であるため、リソースが与えられたときに、それを物理的なピン128に対応付けることが可能となる。なお、リソースが物理ピン128と対応付けられることはアーキテクチャ上必須ではなく、モジュール108の持つ機能を仮想的なピンに見立てて表現し、制御することも可能である。
図3は、試験システム100のソフトウェア・アーキテクチャ200の一例を示す。ソフトウェア・アーキテクチャ200は分散オペレーティングシステムを表しており、関連するハードウェアシステム要素102、104、108に対応する、システムコントローラ・ソフトウェア220(以下、単に「システムコントローラ220」ともいう。)、少なくとも1つのサイトコントローラ・ソフトウェア240(以下、単に「サイトコントローラ240」ともいう。)及び少なくとも1つのモジュールを含むテストヘッド・ソフトウェア260(以下、単に「テストヘッド260」ともいう。)のための構成要素を有する。
一つの例示的な選択として、試験システム100は、ソフトウェアのプラットフォームとしてMicrosoft Windows(登録商標)を使用し、実装言語としてANSI/ISO標準C++を使用することができる。プラットフォームの全てのシステム・インタフェースもまた、C++のクラスまたはインタフェースとして提供され、ユーザの試験プログラムやモジュール・ソフトウェアはC++で実装することができる。
システムコントローラ220は、ユーザのための一次的なインタラクションポイントであり、サイトコントローラ240へのゲートウェイと、マルチサイト/DUT環境におけるサイトコントローラ240の同期とを提供する。ユーザアプリケーション及びツールは、グラフィカルユーザインターフェース(GUI)に基づくものでも、そうでないものでも、システムコントローラ220上で実行される。
また、システムコントローラ220は、テストプラン、試験パターン及び試験パラメータファイルを含む、全てのテストプラン関連情報のためのリポジトリとしての役割も果たす。これらのファイルを記憶するメモリは、システムコントローラ220に対してローカルに存在することができるか、又は、ネットワークを介してシステムコントローラ220に接続されることができる。
さらに、システムコントローラ220は、フレームワーククラス221と、システムツール222と、外部ツール223と、サイトコントローラへの標準インタフェース224と、通信ライブラリ230とを含む。
システムコントローラ220に関連するフレームワーククラス221は、オブジェクトと対話するための仕組みを提供し、標準インタフェース224の参照インプリメンテーションを提供する。また、サイトコントローラ240へのゲートウェイを提供し、且つマルチサイト/DUT環境におけるサイトコントローラ240の同期を提供するソフトウェア構成要素を構成する。実効的には、フレームワーククラス221は、システムコントローラ220をサポートするOSとしての役割を果たすことができる。
第三者の開発者は、標準システムツール222に加えて、又は、標準システムツール222に換えて、一以上のツール223を提供することができる。システムコントローラ220上の標準インタフェース224は、テスタ及び試験オブジェクトにアクセスするためにそれらのツールが用いるインタフェースを含む。ツール(アプリケーション)222、223によって、テスタ及び試験オブジェクトをインタラクティブに、且つバッチで制御できる。また、標準インタフェース224は、システムコントローラ220上で実行されるフレームワークオブジェクトへのオープンインタフェースや、サイトコントローラ240に基づくモジュール・ソフトウェアがパターンデータにアクセスし、それらを検索できるようにするインタフェース等を含む。
システムコントローラ220上に存在する通信ライブラリ230は、ユーザアプリケーション及び試験プログラムに対してトランスペアレントであるように、サイトコントローラ240と通信するための仕組みを提供する。
サイトコントローラ240は、試験機能の大部分が提供される。サイトコントローラ240は、テストプラン(試験プログラム)241と、試験クラス242と、サイトコントローラフレームワーククラス243と、特定モジュール拡張インタフェース244と、標準インタフェース245と、モジュール・ソフトウェア・インプリメンテーション246と、バックプレーン通信ライブラリ247と、バックプレーンドライバ248とを含む。
テストプラン241はユーザによって記述される。テストプランプログラムは、C++のようなオブジェクト指向コンポーネントを用いて、標準的なコンピュータ言語において直に記述するか、又は、C++コードを生成するための、さらに高いレベルの試験プログラミング言語において記述することができ、後に実行可能な試験プログラムにコンパイルすることができる。
テストプラン241は、標準的な又はユーザによって供給される試験クラス242及び/又はそのサイトコントローラ240に関連するフレームワーククラス243を用いることにより試験オブジェクトを作成し、標準インタフェース245を用いてハードウェアを構成し、テストプランフローを規定する。テストプランはいくつかの基本的なサービスをサポートし、デバッグサービス(たとえば、ブレークポイント生成)のような、下層のオブジェクトのサービスへのインタフェースを提供し、下層のフレームワーク及び標準クラスにアクセスできるようにする。
試験クラス242は、標準試験インタフェースの1つのインプリメンテーションであり、テストプランプログラムにおいて指定される。各試験クラスは通常、特定のタイプのデバイス試験、又はデバイス試験のための設定を実装する。
フレームワーククラス243は、共通の試験関連動作を実装する1組のクラス及びメソッドである。フレームワーククラス243は、実効的には、各サイトコントローラ240をサポートするローカルOSとしての役割を果たすことができる。
モジュール・ソフトウェアは、テストの実行時に必要に応じて動的に試験システム100のプロセスにロードできるように、DLL(Dynamic Link Library)形式であることが望ましい。これは、テストプラン241が指定する試験サイト110の構成に応じて、試験システム100が実行時に動的に制御対象のモジュール261を決定するからである。また、全てのモジュール・ソフトウェアは、モジュール261の機能に応じて、システムOSが規定するモジュール・ソフトウェアの標準インタフェース245を実装することが求められる。
特定モジュール拡張インタフェース244は、必要に応じてモジュール固有のより複雑で専門的な機能を持つインタフェース階層をモジュール・ソフトウェアに付加して実装する。例えば、C++では、標準インタフェース245を継承するインタフェースクラスをモジュール・ソフトウェアで定義することによって、インタフェースを拡張することができる。
標準インタフェース245は、システムフレームワークが規定する必要最小限の、一般的で普遍的に適用可能なインタフェースである。標準インタフェース245を用いて、全てのオブジェクトを画一的に扱うことができる。これにより、システムOSを変更することなく、新しいモジュールのソフトウェアをシームレスに、プラグ・アンド・プレイ方式でシステムに導入することが可能となる。
一例として、標準インタフェース245は、C++の純粋仮想インタフェースクラスとして定義される。このとき、ユーザ向けの機能を定義するサブクラスと、システムだけが使用する機能を定義するサブクラスと、リソースの機能を定義するサブクラスとによって構成されることが好ましい。また、標準インタフェース245の階層は、モジュールの最も基本的な機能を定義する階層、パターン・プログラムを実行する機能を持つモジュールを表現する階層、複数のピン間で共有されるテスト周期という概念を導入する階層、デジタル・モジュール特有の機能を加える階層、の4階層により構成されることが好ましい。このとき、各モジュール・ドライバは、モジュールの機能に応じて、4階層のインタフェースのいずれかを実装する。しかし、標準インタフェース245の構成は、これらの構成に限定されるものではない。
バックプレーン通信ライブラリ247は、バックプレーンにわたる標準的な通信のためのインタフェースを提供し、それによりテストヘッド260内のモジュール108と通信するために必要な機能を提供する。これにより、ベンダ固有のモジュール・ソフトウェアが、バックプレーンドライバ248を用いて、対応するモジュール108と通信できる。バックプレーン通信プロトコルはパケットに基づくフォーマットを用いることができる。
テストヘッド260は、デバイスに対する測定機能が提供される。テストヘッド260は、モジュール261と、TIU262と、ロードボード263と、DUT264とを含む。
また、ソフトウェア・アーキテクチャ200は、ソフトウェアの名目的な供給元に基づいて、システムフレームワーク290、ユーザコンポーネント292、テスタオペレーティングシステム294、モジュール・ハードウェア・ベンダコンポーネント296、及び、ツール・ソフトウェア・ベンダコンポーネント298に分類することができる。
システムフレームワーク290は、試験システム100の開発ベンダにより供給され、フレームワーククラス221と、標準インタフェース224と、フレームワーククラス243と、標準インタフェース245と、バックプレーン通信ライブラリ247とを含む。
ユーザコンポーネント292は、試験を実施するユーザによって供給され、テストプラン241と、テストクラス242と、ロードボード263と、DUT264とを含む。
テスタオペレーティングシステム294は、基本的な接続性及び通信のためのソフトウェアインフラストラクチャとして供給され、システムツール222と、通信ライブラリ230と、バックプレーンドライバ248とを含む。
モジュール・ハードウェア・ベンダコンポーネント296は、モジュール108の開発元によって供給され、特定モジュール拡張インタフェース244と、モジュール・ソフトウェア・インプリメンテーション246と、モジュール261と、TIU262を含む。
ツール・ソフトウェア・ベンダコンポーネント298は、外部ツールの開発元によって供給され、外部ツール223を含む。
次に、以上のように構成される試験システム100における、テストクラスのデバッグ支援機能について説明する。
図4は、デバッグ処理の観点からみて、試験システム100のソフトウェア構成を大きく3つに分けて示したブロック図である。同図に示すように、試験システム100のソフトウェアの構成は、ツール(GUIツール)10、試験プロセス20、テストクラス30に分けることができる。
ツール10は、デバイス112の試験に関わる作業で利用される種々の処理の関数(API)である。ユーザは、このツール10を通じて、試験システム100をコントロールする。また、デバイス試験の条件や結果を、GUI上で確認することもできる。
試験プロセス20は、試験システム100のシステム・ソフトウェアの中核となるプロセスである。試験プロセス20は、サイトコントローラ104上で動作し、デバイス試験全体の動作をまとめ、また、モジュール108等のデバイス試験のためのハードウェアを動作させる。
テストクラス30は、試験システム100のユーザが作成する試験プログラムであり、デバイス試験の方法、アルゴリズム等を、C++言語のような所定のプログラミング言語のクラスで記述する。ユーザが作成したテストクラス30は、コンパイルされた後、試験プロセス内にロードされ、試験プロセス内で動作する。
図5は、サイトコントローラ104等の上で動作する試験プロセス20の構成を示す図である。図5に示すように、本発明における試験プロセス20は、少なくとも、次の2つのスレッド11,31を備える。1つは、ツール10による処理を行うためのスレッド(以下「ツール・スレッド」という。)11であり、もう1つは、テストクラス30を実行するためのスレッド(以下「テストクラス・スレッド」という。)31である。このように、本試験プロセス20では、ツール10による処理の実行と、テストクラス30の実行とが、それぞれ別のスレッド11,31で行われるようになっている。
そして、本発明においては、2つのスレッド11,31の動作を個別に細かく制御することによって、試験プロセス20を、少なくとも、通常実行状態41、デバッギング状態42、及び、ツール使用可能状態43の3つの状態で動作させるようにしている。
通常実行状態41は、ツール・スレッド11とテストクラス・スレッド31の両スレッドが共に動作するよう制御される状態である。この状態では、スレッド11,31の両方が動作するため、ツール10の要求処理も、テストクラス30の実行も、ともに行われる。すなわち、従来のデバッガによる通常のプロセス実行状態に相当する。
デバッギング状態42は、ツール・スレッド11とテストクラス・スレッド31の両スレッドが共に停止するよう制御される状態である。この状態では、スレッド11,31の両方とも停止してしまうため、ツール10の要求処理は実行されず、またテストクラス30の実行も停止してしまう。すなわち、従来のデバッガによるブレーク状態に相当する。
ツール使用可能状態43は、本発明に特有の状態であり、テストクラス・スレッド31のみを停止状態で凍結させ、ツール・スレッド11を動作させるよう制御される状態である。これにより、テストクラス30の実行を停止したままの状態で、ツール10を動作させることが可能になる。つまり、ツール使用可能状態43では擬似的なブレーク状態が実現され、一見ブレーク状態のように見えるが、ツール10を使用することができるようになる。
本実施形態では、デバッガ40の提供するプロセスの停止及び再開機能とフリーズ機能とを用いて、通常実行状態41、デバッギング状態42、及び、ツール使用可能状態43の3つの状態の遷移を実現している。ここで、プロセスの停止及び再開機能とは、プロセスの動作を停止及び再開、すなわち、複数の全スレッドの動作を停止及び再開させる処理を行うものである。例えば、ブレークポイント機能は、このプロセスの停止及び再開機能に含まれる。また、フリーズ機能とは、複数のスレッドのうち所定のスレッドの状態及び動作のみを個別に一時的に凍結させる処理を行うものである。そして、フリーズを解除することにより、スレッドの動作が再開される。つまり、凍結したスレッドはスレッドの状態及び動作がフリーズ前の状態で凍結され、フリーズが解除されるまで、当該スレッドの処理が止まる。また、フリーズ機能によるスレッドの凍結状態は、スレッドの停止及び再開機能よりも優先される。このため、フリーズ機能によって停止状態で凍結されたスレッドは、フリーズが解除されるまで、たとえプロセスの停止及び再開機能が利用されたとしても、当該スレッドは停止したままの状態が維持される。なお、プロセスの停止及び再開機能は、複数のスレッドの状態を全て実行又は停止させることはできるが、各スレッドの状態を個別に制御することはできない。この点でも、フリーズ機能とプロセスの停止及び再開機能とは相違する。
まず、通常実行状態41とデバッギング状態42との間の遷移は、プロセスの停止及び再開機能を利用して、ブレーク状態(全スレッドが停止している状態)への移行及び解除を行う。例えば、デバッガ40は、ユーザの設定したブレークポイントで、試験プロセス20をブレーク状態に遷移、すなわち、通常実行状態41からデバッギング状態42に遷移する。また、ユーザがプロセス再開機能によりブレーク状態を解除すれば、デバッギング状態42から通常実行状態41に遷移する。ユーザは、デバッギング状態42でのみ、デバッガ40を用いてソースコードを行単位でデバッグすることができる。しかし、デバッギング状態42では、全てのスレッドが停止しており、ツール・スレッド11も停止しているため、ツール10を使用することはできない。
テストクラス30の実行が停止している状態でツール10を使用するためには、デバッギング状態42からツール使用可能状態43に遷移する必要がある。本実施形態では、ツール使用可能状態43を実現するため、すなわち、複数のスレッドのうち、少なくともテストクラス・スレッド31のみを停止させるために、デバッガ40が提供するフリーズ機能を利用する。
本実施形態において、デバッギング状態42からツール使用可能状態43に遷移するとき、デバッガ40は、フリーズ機能によりテストクラス・スレッド31を停止状態で凍結してから、プロセス再開機能により、試験プロセス20の停止を解除する。これにより、フリーズしているテストクラス・スレッド31以外のスレッドは動作する状態になるが、テストクラス・スレッド31は停止状態で凍結されるため、停止状態が維持されたままになる。つまり、フリーズ機能を用いない場合であれば、通常実行状態41に遷移するところ、テストクラス・スレッド31はフリーズ機能によって凍結しているので、ツール使用可能状態43に遷移する。
このツール使用可能状態43では、ツール10は実行可能であるが、テストクラス30は停止したままであり、ユーザがデバッグしているコードの位置も保存される。
また、ツール使用可能状態43から、デバッギング状態42に遷移するとき、デバッガ40は、プロセス停止機能によって試験プロセス20を停止する。このとき、テストクラス・スレッド31は凍結状態が維持されたままの状態であるが、テストクラス・スレッド31以外の全てのスレッドの動作は停止する。その後、テストクラス・スレッド31のフリーズを解除する。これにより、テストクラス・スレッド31は凍結状態が解除され、通常の停止状態に戻る。これにより、ツール・スレッド11及びテストクラス・スレッド31を含む全てのスレッドが停止状態になる。こうして、ツール使用可能状態43からデバッギング状態42に戻ることにより、ユーザがデバッグしているコードの位置を保存したまま(すなわち、テストクラスの実行を停止したまま)、デバッガ40によるテストクラス30のデバッグを再開できる。
図6は、ユーザの操作に連動してデバッグの状態を自動的に切り替える処理を示す図である。本実施形態では、ユーザが作成したテストクラスを、システムコントローラ102等のデバッガを用いてデバッグする。このテストクラスのデバッグ用の表示画面において、デバッガ40用のウィンドウ(以下「デバッガ・ウィンドウ」という。)51とツール10を操作するためのウィンドウ(以下「ツール・ウィンドウ」という。)52間でウィンドウのフォーカスが移動するのに合わせて、デバッギング状態42とツール使用可能状態43との間で状態を遷移させる。
本実施形態では、デバッガ40が実行されるシステムコントローラ102等の制御により、図6に示すように、デバッガ・ウィンドウ51がアクティブになったときは、デバッギング状態42に状態遷移され、デバッガ40の使用が可能になる。また、ツール・ウィンドウ52がアクティブになったときは、ツール使用可能状態43に状態遷移され、ツール10の使用が可能になる。
例えば、まず、試験プロセス20がブレークポイントでブレーク等すると、通常実行状態41からデバッギング状態42に遷移する。このとき、試験プロセス20はブレーク状態になるが、システムコントローラ102等の制御により、デバッガ・ウィンドウ51がアクティブになる。そして、ユーザは必要に応じてデバッグ処理を行う。
デバッグ処理中に、ユーザがツール・ウィンドウ52をアクティブにすると、デバッギング状態42からツール使用可能状態43に自動的に状態遷移し、テストクラス30の実行が停止した状態で、ユーザはツール10を使用できるようになる。さらに、ツールを使用した後などに、ユーザが、デバッガ・ウィンドウ51をアクティブにするとツール使用可能状態43からデバッギング状態42に自動的に状態遷移し、ブレーク状態になる。このとき、ユーザはツール10を使用することはできないが、テストクラス30のデバッグ処理を行うことができる。
このように、ユーザがフォーカスしたウィンドウ(アクティブ・ウィンドウ)によって、自動的にプロセスの状態を変更させることによって、ユーザは、デバッグ中の状態遷移を意識することなく、テストクラス30のデバッグ及びデバッグ中のツール10の使用を直感的に操作することができるようになる。
このように、本発明では、試験プロセス20内で、ツール10の処理を実行するスレッド11と、テストクラス30を実行するスレッド31を、それぞれ別スレッドとして構成している。そして、各スレッドの状態を個別に制御することにより、試験プロセス20の実行状態として、通常実行状態41、デバッギング状態42、及び、ツール使用可能状態43の3つの状態を実現している。特に、ツール使用可能状態43では、テストクラス・スレッド31のみを停止させて、ツール・スレッド11を動作させている。これにより、テストクラス30のデバッグ中に、ツール10を利用できるようになる。
また、デバッグ中のユーザの操作に連動して、自動的にデバッギング状態42とツール使用可能状態43との間の状態を変更するデバッグ支援機能を備えている。これにより、ユーザはデバッグの状態を意識することなく、デバッグ処理に集中できるようになる。
さらに、本発明では、ツール10の処理の実行とテストクラス30の実行とをそれぞれ別スレッドとして構成して、個別にスレッド制御を行うことにより、ツール使用可能状態43を実現している。このため、ユーザの作成するテストクラスには、何ら変更を要しないし、ツール10自体の変更も不要である。したがって、本発明には、過去のプログラム資産やツールを、特段変更することなく、そのまま活用可能である。
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、他の様々な形で実施することができる。このため、上記実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるものではない。例えば、上述の各処理ステップは処理内容に矛盾を生じない範囲で任意に順番を変更して又は並列に実行することができる。
本発明の一実施形態による試験システム100のシステムアーキテクチャを示す。 試験サイト110及びロードボード114のハードウェアの概略構成と各種設定用ファイルとの関係の一例を示す図である。 試験システム100のソフトウェア・アーキテクチャ200の一例を示す。 デバッグ処理の観点からみて、試験システム100のソフトウェア構成を大きく3つに分けて示したブロック図である。 サイトコントローラ104等の上で動作する試験プロセス20の構成を示す図である。 ユーザの操作に連動してデバッグの状態を自動的に切り替える処理を示す図である。 従来のATEにおけるテストクラスのデバッグ処理の概略を示す図である。
符号の説明
10 ツール
11 ツール・スレッド
20 試験プロセス
30 テストクラス
31 テストクラス・スレッド
40 デバッガ
41 通常実行状態
42 デバッギング状態
43 ツール使用可能状態
51 デバッガ・ウィンドウ
52 ツール・ウィンドウ
100 試験システム
102 システムコントローラ
104 サイトコントローラ
106 モジュール接続イネーブラ
107 バス
108 モジュール
110 試験サイト
112 被試験デバイス(DUT)
114 ロードボード
118 ソケットファイル
120 ソケット
122 ピン
124 コネクタピン
126 テスタ・インタフェース・ユニット(TIU)
128 ピン
130 モジュール設定ファイル(MCF)
132 テストヘッド

Claims (7)

  1. デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、
    前記試験プロセスは、
    前記デバイスの試験方法を記述したテストクラスを実行するためのテストクラス・スレッドと、
    前記デバイスの試験に利用可能な関数を含むツールを実行するためのツール・スレッドと、を含み、
    前記テストクラスのデバッグ中に、前記テストクラス・スレッドを停止状態に制御するとともに、前記ツール・スレッドを動作状態に制御することのできる試験システム。
  2. デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、
    前記試験プロセスは、
    前記デバイスの試験方法を記述したテストクラスを実行するためのテストクラス・スレッドと、
    前記デバイスの試験に利用可能な関数を含むツールを実行するためのツール・スレッドと、を含み、
    前記テストクラスのデバッグ中の状態として、前記テストクラス・スレッドと前記ツール・スレッドとを共に動作させる通常実行状態と、前記テストクラス・スレッドと前記ツール・スレッドを共に停止させるデバッギング状態と、前記テストクラス・スレッドを停止させて且つ前記ツール・スレッドを動作させるツール使用可能状態と備える試験システム。
  3. ユーザの操作に連動して、前記デバッギング状態と前記ツール使用可能状態とを切り替えることを特徴とする請求項記載の試験システム。
  4. デバッガ用のウィンドウがアクティブの場合には、前記デバッギング状態に切り替え、ツールを操作するためのウィンドウがアクティブの場合には、前記ツール使用可能状態に切り替えることを特徴とする請求項記載の試験システム。
  5. デバイスの試験を行うための試験プロセスを実行可能な試験システムにおいて、前記デバイスの試験方法を記述したテストクラスのデバッグ中にツールを使用可能にする方法であって、
    前記試験プロセスに含まれる全てのスレッドを停止させるステップと、
    前記テストクラスを実行するためのスレッドを停止させた状態で凍結するとともに、前記デバイスの試験に利用可能な関数を含むツールを実行するためのスレッドを動作させるステップと、
    を含む方法。
  6. 請求項に記載のツールを使用可能にする方法をコンピュータに実行させるためのプログラム。
  7. 請求項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
JP2008030180A 2008-02-12 2008-02-12 デバッグ中にツールを使用可能な試験システム及び方法 Expired - Fee Related JP5022262B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008030180A JP5022262B2 (ja) 2008-02-12 2008-02-12 デバッグ中にツールを使用可能な試験システム及び方法
US12/370,275 US8010839B2 (en) 2008-02-12 2009-02-12 Test system and method which can use tool during debugging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008030180A JP5022262B2 (ja) 2008-02-12 2008-02-12 デバッグ中にツールを使用可能な試験システム及び方法

Publications (2)

Publication Number Publication Date
JP2009193109A JP2009193109A (ja) 2009-08-27
JP5022262B2 true JP5022262B2 (ja) 2012-09-12

Family

ID=40939919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008030180A Expired - Fee Related JP5022262B2 (ja) 2008-02-12 2008-02-12 デバッグ中にツールを使用可能な試験システム及び方法

Country Status (2)

Country Link
US (1) US8010839B2 (ja)
JP (1) JP5022262B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8881106B2 (en) * 2009-12-26 2014-11-04 Intel Corporation Debugging parallel software using speculatively executed code sequences in a multiple core environment
JP2012022661A (ja) * 2010-07-16 2012-02-02 Manabu Watanabe 試験仕様書作成からマニュアルの作成を支援し自動試験を支援する装置
US8826239B2 (en) 2010-10-06 2014-09-02 International Business Machines Corporation Asynchronous code testing in integrated development environment (IDE)
KR101623564B1 (ko) * 2010-10-19 2016-05-24 삼성전자주식회사 멀티쓰레드 환경을 테스트하는 커버리지 장치 및 방법
JP5212508B2 (ja) * 2011-03-15 2013-06-19 オムロン株式会社 デバッグ装置
EP2557501B1 (en) * 2011-08-11 2016-03-16 Intel Deutschland GmbH Circuit arrangement and method for testing same
CN103064783A (zh) * 2011-10-19 2013-04-24 通用电气公司 使用重复利用动态链接库进行功能测试的系统和方法
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US8943477B2 (en) 2012-12-18 2015-01-27 International Business Machines Corporation Debugging a graphical user interface code script with non-intrusive overlays
US8938718B2 (en) 2012-12-18 2015-01-20 International Business Machines Corporation Managing window focus while debugging a graphical user interface program
US9274911B2 (en) 2013-02-21 2016-03-01 Advantest Corporation Using shared pins in a concurrent test execution environment
US9785542B2 (en) * 2013-04-16 2017-10-10 Advantest Corporation Implementing edit and update functionality within a development environment used to compile test plans for automated semiconductor device testing
US9785526B2 (en) 2013-04-30 2017-10-10 Advantest Corporation Automated generation of a test class pre-header from an interactive graphical user interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895578B1 (en) * 1999-01-06 2005-05-17 Parasoft Corporation Modularizing a computer program for testing and debugging
JP3571976B2 (ja) * 1999-11-08 2004-09-29 富士通株式会社 デバッグ装置及び方法並びにプログラム記録媒体
TWI344595B (en) * 2003-02-14 2011-07-01 Advantest Corp Method and structure to develop a test program for semiconductor integrated circuits
JP2004318658A (ja) * 2003-04-18 2004-11-11 Matsushita Electric Ind Co Ltd デバッグ制御装置及びその制御方法
US7350060B2 (en) * 2003-04-24 2008-03-25 International Business Machines Corporation Method and apparatus for sending thread-execution-state-sensitive supervisory commands to a simultaneous multi-threaded (SMT) processor
US7559060B2 (en) * 2003-06-10 2009-07-07 National Instruments Corporation Time-bounded program execution
JP4476193B2 (ja) * 2005-07-29 2010-06-09 株式会社ソニー・コンピュータエンタテインメント 情報処理方法および情報処理装置
US7770155B2 (en) * 2005-11-03 2010-08-03 International Business Machines Corporation Debugger apparatus and method for indicating time-correlated position of threads in a multi-threaded computer program
US20070226740A1 (en) * 2006-02-28 2007-09-27 Xiao-Feng Li Method and apparatus for global breakpoint for parallel debugging on multiprocessor systems
US20070288907A1 (en) * 2006-05-16 2007-12-13 Olivier Jeffrey V Method and apparatus for debugging applications executed on a software relaxed consistency architecture

Also Published As

Publication number Publication date
US8010839B2 (en) 2011-08-30
US20090204849A1 (en) 2009-08-13
JP2009193109A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP5022262B2 (ja) デバッグ中にツールを使用可能な試験システム及び方法
TWI759423B (zh) 自動測試裝備、自動測試裝備(ate)設備以及擷取及報告通訊資訊以供故障分析之方法
TW202132793A (zh) 使用晶片上系統測試控制器之自動測試設備
JP4608516B2 (ja) モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム
US10776233B2 (en) Programmable test instrument
JP3735636B2 (ja) 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体
US20080016396A1 (en) Test emulator, test module emulator and record medium storing program therein
CN105209925A (zh) 在用于编译自动化半导体器件测试的测试计划的开发环境内实施编辑并更新功能性
US20040250244A1 (en) Systems and methods for providing communication between a debugger and a hardware simulator
JP6326705B2 (ja) テスト、検証及びデバッグアーキテクチャのプログラム及び方法
TWI566090B (zh) Debugging firmware / software to produce tracking systems and methods, recording media and computer program products
JP2007057541A (ja) 試験エミュレート装置
JP4959941B2 (ja) ソフトウェアの双方向プロービング
KR20040019451A (ko) 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러
JP2008507025A (ja) 集積回路テスト用エミュレーション及びデバッグインターフェイス
JP2009229304A (ja) 試験システム及びモジュール制御方法
JPH11272493A (ja) エミュレ―ションのためのcpu初期化方法
US7873498B2 (en) Remote hardware inspection system and method
JP5269450B2 (ja) 試験システム及びバックアノテーション方法
JP2010175459A (ja) 診断装置、診断方法および試験装置
TWI287639B (en) A distributed operating system for a semiconductor test system for testing at least one device under test
US20030225566A1 (en) JTAG server
JP2004094451A (ja) オンチップjtagインタフェース回路およびシステムlsi
JP2009229305A (ja) 試験システム及びモジュール間通信方法
JP2005285092A (ja) 試験エミュレート装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees