JP5269450B2 - 試験システム及びバックアノテーション方法 - Google Patents
試験システム及びバックアノテーション方法 Download PDFInfo
- Publication number
- JP5269450B2 JP5269450B2 JP2008072401A JP2008072401A JP5269450B2 JP 5269450 B2 JP5269450 B2 JP 5269450B2 JP 2008072401 A JP2008072401 A JP 2008072401A JP 2008072401 A JP2008072401 A JP 2008072401A JP 5269450 B2 JP5269450 B2 JP 5269450B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- source file
- debugging
- module
- test system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
Description
「Semiconductor Test Consortium」、[online]、[平成20年3月19日検索]、インターネット<URL:http://www.semitest.org/jp/home>
Voltage V = 1.1,2.0,1.5;
12 ソースファイル名
14 ソースファイル情報
16 マップ
18 アノテータブル・オブジェクト
20 エレメント
100 試験システム
102 システムコントローラ
104 サイトコントローラ
106 モジュール接続イネーブラ
107 バス
108 モジュール
110 試験サイト
112 被試験デバイス(DUT)
114 ロードボード
118 ソケットファイル
120 ソケット
122 ピン
124 コネクタピン
126 テスタ・インタフェース・ユニット(TIU)
128 ピン
130 モジュール設定ファイル(MCF)
132 テストヘッド
Claims (8)
- デバッグによる修正内容を元のソースファイルに反映させるためのバックアノテーション処理機能を有する、デバイスの試験を行うための試験システムであって、
試験を行うためのプログラムを記述したテストプランのソースファイルと、
前記ソースファイルを一以上のブロックに分割した単位で形成される一以上のエレメントと、
前記ソースファイルのオブジェクトをデバッグしたときに、当該デバッグによる修正内容を、当該デバッグの箇所に対応するエレメントに関連付けて管理するアノテータブル・オブジェクトと、
デバッグ後に、前記エレメント及び前記アノテータブル・オブジェクトに基づいて、前記エレメント単位でソースファイルを前記デバッグ後の内容に書き換えるコントローラと、
を備える試験システム。 - 前記テストプランは、一以上のソースファイルを備え、
前記一以上のソースファイルのそれぞれについて、前記一以上のエレメントが形成される、
ことを特徴とする請求項1記載の試験システム。 - 前記一以上のソースファイルの各ファイル名と対応付けられ、かつ、当該ソースファイルに対応する一連のエレメントを管理するソースファイル情報と、
を備えることを特徴とする請求項2記載の試験システム。 - 前記エレメントが形成される単位となるブロックは、前記ソースファイルに記述される分割子に基づいてブロックの区切りが決定される、
ことを特徴とする請求項1乃至3のいずれか1項に記載の試験システム。 - 前記デバッグは、GUIツールを用いて行われる、
ことを特徴とする請求項1乃至4のいずれか1項に記載の試験システム。 - デバイスの試験を行うための試験システムにおいて、デバッグによる修正内容を元のソースファイルに反映させるためのバックアノテーション処理を行う方法であって、
前記試験システムのコントローラが、
試験を行うためのプログラムを記述したテストプランのソースファイルをロードするステップと、
前記ロード後に、前記ソースファイルを一以上のブロックに分割した単位で、一以上のエレメントと形成するステップと、
前記ソースファイルのオブジェクトをデバッグしたときに、当該デバッグによる修正内容を、当該デバッグの箇所に対応するエレメントに関連付けられたアノテータブル・オブジェクトで管理するステップと、
デバッグ後に、前記エレメント及び前記アノテータブル・オブジェクトに基づいて、前記エレメント単位でソースファイルを前記デバッグ後の内容に書き換えるステップと、
を備えるバックアノテーション方法。 - 請求項6に記載のバックアノテーション方法をコンピュータに実行させるためのプログラム。
- 請求項7に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072401A JP5269450B2 (ja) | 2008-03-19 | 2008-03-19 | 試験システム及びバックアノテーション方法 |
US12/407,202 US7975198B2 (en) | 2008-03-19 | 2009-03-19 | Test system and back annotation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072401A JP5269450B2 (ja) | 2008-03-19 | 2008-03-19 | 試験システム及びバックアノテーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009230272A JP2009230272A (ja) | 2009-10-08 |
JP5269450B2 true JP5269450B2 (ja) | 2013-08-21 |
Family
ID=41090065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008072401A Expired - Fee Related JP5269450B2 (ja) | 2008-03-19 | 2008-03-19 | 試験システム及びバックアノテーション方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7975198B2 (ja) |
JP (1) | JP5269450B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8952628B1 (en) | 2009-11-05 | 2015-02-10 | Musco Corporation | Apparatus, system and method for providing intermittent uplighting |
CN101853204A (zh) * | 2010-06-01 | 2010-10-06 | 华南理工大学 | 一种windows环境下的复杂控件测试系统 |
US10282283B2 (en) * | 2016-01-28 | 2019-05-07 | Accenture Global Solutions Limited | Orchestrating and providing a regression test |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5243603A (en) * | 1991-03-26 | 1993-09-07 | Hewlett-Packard Company | Method for online modification of compressed digital test vectors |
JPH05324302A (ja) * | 1992-05-15 | 1993-12-07 | Nec Corp | 言語処理プログラム処理装置 |
JPH086824A (ja) * | 1994-06-15 | 1996-01-12 | Sekisui Chem Co Ltd | Scsiアナライザ |
US6581191B1 (en) * | 1999-11-30 | 2003-06-17 | Synplicity, Inc. | Hardware debugging in a hardware description language |
US6907546B1 (en) * | 2000-03-27 | 2005-06-14 | Accenture Llp | Language-driven interface for an automated testing framework |
JP2002014841A (ja) * | 2000-06-30 | 2002-01-18 | Esol Co Ltd | デバッグカーネルシステム |
US7209851B2 (en) * | 2003-02-14 | 2007-04-24 | Advantest America R&D Center, Inc. | Method and structure to develop a test program for semiconductor integrated circuits |
US7694249B2 (en) * | 2005-10-07 | 2010-04-06 | Sonics, Inc. | Various methods and apparatuses for estimating characteristics of an electronic system's design |
JP2007265089A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | ソフトウェア保守支援プログラム,処理方法および装置 |
US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
-
2008
- 2008-03-19 JP JP2008072401A patent/JP5269450B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-19 US US12/407,202 patent/US7975198B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7975198B2 (en) | 2011-07-05 |
US20090240989A1 (en) | 2009-09-24 |
JP2009230272A (ja) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8010839B2 (en) | Test system and method which can use tool during debugging | |
JP4249309B2 (ja) | コンピュータプログラムをテストし、デバッグするための再配置可能計測タグ | |
US7809520B2 (en) | Test equipment, method for loading test plan and program product | |
TWI514130B (zh) | 一用於啟用並行測試之電腦裝置、方法、電腦程式產品及設備 | |
EP2724235B1 (en) | N-way runtime interoperative debugging | |
US9489184B2 (en) | Adaptive selection of programming language versions for compilation of software programs | |
US9720703B2 (en) | Data driven hardware chips initialization via hardware procedure framework | |
US20080320071A1 (en) | Method, apparatus and program product for creating a test framework for testing operating system components in a cluster system | |
JP2009544012A (ja) | 試験システムで処理を実行するシステムおよび方法 | |
JP2009116876A (ja) | 試験装置のシミュレーションシステム、方法、及びプログラム製品 | |
US9262299B1 (en) | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system | |
JP2000181725A (ja) | 実行可能なコ―ドを改変し、追加機能を付与するための方法およびシステム | |
JP2014532914A (ja) | プログラム可能な試験機器 | |
JP2009116878A (ja) | 試験装置のシミュレーションシステム、方法、及びプログラム製品 | |
JP7262818B2 (ja) | エンジンデバッグ、テスト、較正、及び調節を制御するためのソフトウェア環境 | |
Rodriguez et al. | Increasing automation in the backporting of Linux drivers using Coccinelle | |
JP2007057541A (ja) | 試験エミュレート装置 | |
JP5269450B2 (ja) | 試験システム及びバックアノテーション方法 | |
US8365154B2 (en) | Multi-language software development | |
Bucher et al. | RTAI-Lab tutorial: Scilab, Comedi, and real-time control | |
US20020129336A1 (en) | Automatic symbol table selection in a multi-cell environment | |
JP2009229304A (ja) | 試験システム及びモジュール制御方法 | |
CN108614704A (zh) | 代码编译方法及装置 | |
US10339229B1 (en) | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system | |
Liu et al. | A real-time UEFI functional validation tool with behavior Colored Petri Net model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |