JP4608516B2 - モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム - Google Patents

モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム Download PDF

Info

Publication number
JP4608516B2
JP4608516B2 JP2007120881A JP2007120881A JP4608516B2 JP 4608516 B2 JP4608516 B2 JP 4608516B2 JP 2007120881 A JP2007120881 A JP 2007120881A JP 2007120881 A JP2007120881 A JP 2007120881A JP 4608516 B2 JP4608516 B2 JP 4608516B2
Authority
JP
Japan
Prior art keywords
module
test
vendor
calibration
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007120881A
Other languages
English (en)
Other versions
JP2007279050A (ja
Inventor
敏明 足立
プラマニック、アンカン
エルストン、マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2007279050A publication Critical patent/JP2007279050A/ja
Application granted granted Critical
Publication of JP4608516B2 publication Critical patent/JP4608516B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing

Description

本発明は、自動試験装置(ATE)の分野に関する。特に、本発明は、オープンアーキテクチャ試験システムにおいて較正及び/又は診断をサポートする方法及びシステムに関する。
本出願は、参照により本出願に援用される、株式会社アドバンテスト(Advantest Corporation)によって2004年5月22日に出願された、「Software Development in an Open Architecture Test System」と題する米国特許出願第60/573,577号の利益を主張する。
システム・オン・チップ(System-on-a-Chip)(SOC)デバイスの複雑性が増大することと、同時にチップ試験のコストの低減に対する要求が高まることにより、集積回路(IC)の製造業者とテスタのベンダとはともに、IC試験をいかに実行すべきかを再考せざるを得なくなった。企業調査によれば、設計し直さない限り、テスタの予測されるコストは、近い将来劇的に上昇し続ける。
試験装置のコストが高い主な理由は、従来のテスタアーキテクチャが特殊化した性質を有するということである。各テスタ製造業者は、アドバンテスト、テラダイン(Teradyne)及びアジレント(Agilent)等の会社間で互換性がないだけでなく、アドバンテストが製造するT3300、T5500及びT6600シリーズのテスタ等、一会社内のプラットフォーム間でも互換性がない多数のテスタプラットフォームを有する。これら非互換性のために、各テスタは、それ自体の特殊なハードウェアコンポーネント及びソフトウェアコンポーネントを必要とし、これら特殊なハードウェアコンポーネント及びソフトウェアコンポーネントを他のテスタで使用することができない。さらに、試験プログラムを1つのテスタから別のテスタに移植するべく、且つサードパーティソリューションを開発するために著しい労力が必要である。或るプラットフォームに対してサードパーティソリューションが開発される場合であっても、それを異なるプラットフォームに移植し又はそこで再使用することはできない。1つのプラットフォームから別のプラットフォームへの移行プロセスは、一般に複雑で且つ誤りが発生しやすく、その結果、労力及び時間が追加され試験コストが増大する。
このような特殊化したテスタアーキテクチャでは、オペレーティングシステム及び試験分析ツール/アプリケーション等のテスタソフトウェアは、ホストコンピュータ上で実行する。アーキテクチャの専用の性質のために、所与のテスタに対し、すべてのハードウェア及びソフトウェアは固定の構成であり続ける。ハードウェアデバイス又はICを試験するために、試験データ、信号、波形、並びに電流及び電圧レベルを定義するとともに、被試験デバイス(DUT)応答を収集し且つDUT合格/不合格を確定するテスタの能力の一部又はすべてを使用する専用試験プログラムが開発されている。
多種多様のDUTを試験するためには、広範囲の機能及び動作を行うテスタシステムのハードウェアコンポーネント及びソフトウェアコンポーネントが必要である。試験中、広範囲の機能をサポートするために、ベンダ提供試験モジュールの種々のセットが利用される場合もあり、試験システムは、ベンダ提供試験モジュールとそれらの対応する較正及び/又は診断データとをプラグ・アンド・プレイ方式でサポートするように設定される必要がある。新たなベンダ提供試験モジュールが利用される時、その新たな試験モジュールの較正及び/又は診断が必要となる場合がある。さらに、試験モジュールの性能が、所定期間にわたって元の較正された範囲外に変動する可能性があり、試験モジュールは、試験システムによって再較正又は再診断される必要のある場合がある。
このため、試験要件に基づいて異なる試験モジュールで構成することができるオープンアーキテクチャ試験システムが必要とされている。特に、ランタイム中にプラグ・アンド・プレイ方式でベンダ提供較正及び/又は診断(C&D)情報を使用するように構成することができるオープンアーキテクチャ試験システムが必要とされている。
本発明の一実施形態のオープンアーキテクチャ試験システムにより、サードパーティ試験モジュールを統合することができる。試験システムのハードウェアフレームワーク及びソフトウェアフレームワークは、異なるベンダからのモジュールがプラグ・アンド・プレイ方式で対話することができる標準インタフェースを含む。
1つの実施の形態では、モジュール式試験システムに試験モジュールを統合する方法は、ベンダ提供試験モジュールを統合するコンポーネントカテゴリを作成すること、及び、ベンダ提供試験モジュールとモジュール式試験システムとの間の標準インタフェースを確立する較正及び診断(C&D)フレームワークを作成することであって、C&Dフレームワークは、ベンダ提供モジュール統合情報を通信するインタフェースクラスを含む、C&Dフレームワークを作成することを含む。この方法は、ベンダ提供試験モジュールを受け取ること、コンポーネントカテゴリに従ってベンダ提供試験モジュールからモジュール統合情報を取り出すこと、及び、C&Dフレームワークを使用してモジュール統合情報に基づきベンダ提供試験モジュールをモジュール式試験システムに統合することをさらに含む。
別の実施の形態では、モジュール式試験システムはシステムコントローラと、システムコントローラに結合される少なくとも1つのサイトコントローラと、少なくとも1つのベンダ提供試験モジュール及びその対応する被試験デバイス(DUT)と、ベンダ提供試験モジュールを統合するコンポーネントカテゴリと、ベンダ提供試験モジュールとモジュール式試験システムとの間に標準インタフェースを確立する較正及び診断(C&D)フレームワークであって、ベンダ提供モジュール統合情報を通信するインタフェースクラスを含む、C&Dフレームワークとを具備する。モジュール式試験システムは、ベンダ提供試験モジュールを受け取る手段と、コンポーネントカテゴリに従ってベンダ提供試験モジュールからモジュール統合情報を取り出す手段と、C&Dフレームワークを使用してモジュール統合情報に基づいてベンダ提供試験モジュールをモジュール式試験システムに統合する手段とをさらに具備する。
以下、本発明の上述した特徴及び利点とともにその追加の特徴及び利点について、以下の図面をともに考慮した場合に本発明の実施形態の詳細な説明の結果としてより明確に理解されるであろう。
図面を通して同様の番号を使用する。
オープンアーキテクチャ試験システムにおいて較正及び/又は診断をサポートする方法及びシステムを提供する。以下の説明を、当業者が本発明を作成し使用することができるように提示する。特定の技法及び適用の説明は、単に例として提供する。本明細書で説明する例に対するさまざまな変更及び組合せは、当業者には容易に明らかになるであろう。また、本明細書で定義する一般原理を、本発明の精神及び範囲から逸脱することなく他の例及び適用に応用してもよい。このため、本発明は、説明され且つ示される例に限定されるように意図されておらず、本明細書で開示する原理及び特徴に一致する最も広い範囲を付与される。
図1は、本発明の一実施形態によるオープンアーキテクチャ試験システムを示す。システムコントローラ(SysC)102は、複数のサイトコントローラ(SiteC)104に結合される。システムコントローラを、関連するファイルにアクセスするためにネットワークに結合してもよい。各サイトコントローラは、モジュール接続イネーブラ106を通して、試験サイト110に位置する1つ又は複数の試験モジュール108に結合される。モジュール接続イネーブラ106は、接続されたハードウェアモジュール108の再構成を可能にし、また、データ転送用のバスとしての役割を果たす(パターンデータをロードする、応答データを収集する、制御を提供する等)。さらに、モジュール接続イネーブラを通して、1つのサイトのモジュールが、別のサイトのモジュールにアクセスすることができる。モジュール接続イネーブラ106は、異なる試験サイトが同じか又は異なるモジュール構成を有することができるようにする。言い換えれば、各試験サイトは、異なる数及び異なるタイプのモジュールを採用してもよい。あり得るハードウェアインプリメンテーションには、専用接続、スイッチ接続、バス接続、リング接続及びスター接続が含まれる。モジュール接続イネーブラ106を、たとえばスイッチマトリクスによって実施してもよい。各試験サイト110は、DUT112に関連し、DUT112は、ロードボード114を介して対応するサイトのモジュールに接続される。一実施形態では、単一サイトコントローラを複数のDUTサイトに接続してもよい。
システムコントローラ102は、全体的なシステムマネージャとしての役割を果たす。システムコントローラ102は、サイトコントローラアクティビティを調整し、システムレベルの並列試験戦略を管理し、さらにシステムレベルのデータロギング及びエラー処理サポートとともにハンドラ/プローブ制御を提供する。動作設定に応じて、システムコントローラ102を、サイトコントローラ104の動作とは別のCPUに配置してもよい。別法として、システムコントローラ102とサイトコントローラ104とにより共通のCPUを共有してもよい。同様に、各サイトコントローラ104を、それ自体の専用CPU(中央処理装置)に配置してもよく、又は同じCPU内の別々のプロセス又はスレッドとして配置してもよい。
個々のシステムコンポーネントを、統合されたモノリシックシステムの論理コンポーネントとみなしてもよく、必ずしも分散システムの物理コンポーネントとしてみなさなくてもよいということを理解して、システムアーキテクチャを、概念的に図1に示す分散システムとして想定してもよい。
本発明のオープンアーキテクチャ試験システムの一実施形態によれば、ハードウェアレベルとソフトウェアレベルとの両方において標準インタフェースを使用することにより、プラグ・アンド・プレイモジュール又は交換可能モジュールが容易になる。テスタオペレーティングシステム(TOS)により、ユーザは、テストプランプログラミング言語を使用して、試験システムを特定の被試験デバイス(DUT)に特化して動作させるようにテストプランプログラムを書くことができる。また、それにより、テストプランプログラムにおいてライブラリとして一般に使用される試験システム動作のシーケンスのパッケージングも可能となる。これらのライブラリを、テストクラス、テストテンプレート及び他の名称で呼ぶ場合がある。ベンダ提供試験モジュールは、問題を診断する手段とともに測定/応答値の較正を必要とする可能性が高い。TOS内の較正及び診断(C&D)フレームワークは、標準インタフェースを使用することにより任意のモジュールに対してこれらの機能を呼び出すことができる必要がある。このように、TOSの側においていかなるベンダ特定の知識を必要とすることなく、各試験モジュールに対して適当な挙動を呼び出すことができる。この手法により、TOS設計が簡略化され、モジュール特定C&Dモジュールのベンダのインプリメンテーションがカプセル化される。
オープンアーキテクチャ試験システムの実施形態では、フレームワーククラスを使用してモジュールを使用可能にし、起動し、制御し、且つ監視する。フレームワークは、共通の試験関連動作を実施するクラス及びメソッドのセットである。これには、較正及び/又は診断、電源、ピンエレクトロニクスの順番付け、電流/電圧レベルの設定、タイミング条件の設定、測定値の取得、試験フローの制御等のためのクラスが含まれる。フレームワークはまた、ランタイムサービス及びデバッグのための方法を提供する。一手法では、フレームワークオブジェクトを使用して標準インタフェースを実施する。フレームワークオブジェクトの標準インタフェースを実施するために、フレームワーククラスのC++ベースのリファレンスインプリメンテーションが提供される。試験システムは、さらに、ユーザ特定フレームワークオブジェクトをサポートする。
オープンアーキテクチャテスタシステムは、システムフレームワークレベルでインタフェースの最小セットを使用する。C&Dフレームワークは、汎用の且つ普遍的に適用可能なインタフェースを提示するオブジェクトで動作するように設計される。サードパーティモジュールベンダは、その較正及び/又は診断ソフトウェアをシステムに統合する時、システムの、既存のコンポーネントによってサポートされるインタフェースと同じインタフェースをサポートする、新たなコンポーネントを提供する必要がある。本発明の一実施形態のこのような標準インタフェースにより、ベンダ提供モジュールをプラグ・アンド・プレイ方式でシステムにシームレスに統合することができる。
一実施形態では、システムTOSに対する標準インタフェースは、純粋抽象C++クラスとして定義される。ベンダ提供モジュール特定の較正及び/又は診断クラスは、ランタイムにシステムソフトウェアにより独立して且つ動的に(オンデマンドに)ロードされてもよい、動的リンクライブラリ(DLL)等の実行ファイル(executable)の形式で提供される。このようなソフトウェアモジュールは各々、較正及び診断ソフトウェア開発のためのアプリケーションプログラミングインタフェース(API)を含む、システム較正及び/又は診断インタフェースコマンドに対するベンダ特定インプリメンテーションを提供することに関与する。
較正及び/又は診断を実行するための要件は、異なるタイプのモジュールにわたり、且つ異なるベンダからの同じタイプのモジュールにわたって大きく変化する。C&Dフレームワークのインタフェースクラスは、このような多種多様の状況に対処するように設計される。較正及び/又は診断モジュール及びルーチンの性質は大きく変化し得るため、ベンダは、標準的な方法でそれらの試験モジュールに関する情報を提供する。このように、実際の較正及び/又は診断ルーチンは、標準を明らかにするモジュール、そのモジュールタイプに特定のインプリメンテーションによって裏づけされる抽象インタフェースに位置する。さらに、ベンダ特定の較正及び/又は診断能力をサポートするために、既知ではない(non-well-known)インタフェースを呼び出す機能がある。
<標準較正及び診断インタフェース>
図2aは、本発明の一実施形態によるC&Dフレームワークを使用してベンダ提供C&Dデータを統合する方法を示す。図2aに示すように、統一モデリング言語(UML)クラス図として示すC&Dフレームワーク200は、C&Dフレームワークが較正及び/又は診断ルーチンセットの内容に関する情報を取得することができるようにするメカニズムを含む、C&Dベンダ共通情報インタフェース202(ICDVendCommonInfo)を含む。ICDVendCommonInfoインタフェース202は、複数のルーチン及びコンポーネントモジュールとともに、非標準インタフェースを含むメソッドの名前及び識別子(ID)を含む。一手法では、ICDVendCommonInfoインタフェースは、以下のメソッドのリストを含む。すなわち、getVendorInfo()、getModuleInfo()、getDLLRev()、getLevelAndCategory()、getGroups()、getThirdPartyAccess()、getSwModules()及びrunSwModules()である。
getVendorInfo()メソッドは、DLLが対応するハードウェアモジュールのベンダ名を読み出す。このベンダ名ストリングは、そのモジュールIDに関連するようなベンダの名称を記述することが意図されている。たとえば、ハードウェアモジュールがアドバンテストのDM250MHzモジュールである場合、ストリングは、「ADVANTEST」のようなものであってもよい。返されるベンダ名は、数字及びアルファベットの文字(「a」〜「z」、「A」〜「Z」、「0」〜「9」)を含む。
getModuleInfo()メソッドは、DLLが対応するハードウェアモジュールのモジュール名を読み出す。このモジュール名ストリングは、そのモジュールIDに関連するようなハードウェアモジュールの名称を記述することが意図されている。たとえば、ハードウェアモジュールがアドバンテストのDM250MHzモジュールである場合、ストリングは、「DM250MHz」のようなものであってもよい。返されるモジュール名は、数字及びアルファベットの文字(「a」〜「z」、「A」〜「Z」、「0」〜「9」)を含む。
getDLLRev()メソッドは、このDLLのリビジョンをストリングで読み出す。このインタフェースはまた、インストール中にも使用される。
getLevelandCategory()メソッドは、ベンダモジュールからサポートされるレベル及びカテゴリを読み出す。返されるレベル及びカテゴリに従って、フレームワークは、メソッドgetGroups()を使用して、サポートされるプログラムグループを問い合わせる。
getGroup()メソッドは、指定されたプログラムレベル及びカテゴリに属するプログラムグループを返す。指定されたプログラムレベル及びカテゴリは、メソッドgetLevelAndCategory()を通して返されるものである。
getThirdPartyAccess()メソッドは、較正及び診断モジュール全体に対するサードパーティアクセス(TPA)メソッドに関する情報を取得する。これを使用することにより、ベンダモジュールは、較正及び診断GUIツールに表示されるベンダ特定特性をプラグインしてもよい。ベンダC&Dモジュールがこのインタフェースを有する必要がない場合、このメソッドからヌルポインタが返される。
getSwModules()メソッドは、フレームワークに対し詳細な較正又は診断プログラム名を設定する。モジュールが、指定されたレベル及びカテゴリ及びグループに属するプログラムのセットを有する場合、このメソッドのインプリメンテーションは、プログラム情報メソッドを通してフレームワークにプログラム情報のセットを返さなければならない。GUIツールにおいて、レベル、カテゴリ、グループを使用してプログラムが分類される。プログラム名に対して有効範囲を形成しないため、プログラム識別子(progID)は、特定の較正又は診断ソフトウェアモジュールにおいて一意であってもよい。
runSwModules()メソッドは、モジュールに対し、選択されたプログラムを実行するように要求する。1つの呼出しにおいて1つのプログラムが選択されてもよい。フレームワークは、GUIツールにおいてユーザが選択するプログラムのシーケンスを有し、関与するモジュールを通してこのメソッドを呼び出す。ユーザは、プログラムを実行するハードウェアエンティティ(一般にはチャネル)を選択してもよい。この情報は、パラメータ環境に通される。各プログラムコードは、選択されたハードウェアエンティティにおいて実行する必要がある。
図2aのUML図はまた、モジュール構成データ204、モジュールマネージャ206、システム制御C&Dフレームワーク208、サイトコントローラC&Dフレームワーク210、システムコントローラ212、サイトコントローラ214及びC&D GUIツール216も含む。UML図は、さらに、ベンダ較正DLLオブジェクト220から情報を取り出すベンダ較正共通情報オブジェクト218と、ベンダ診断DLLオブジェクト224から情報を取り出すベンダ診断共通情報オブジェクト222とを含む。
試験システムは、モジュール構成データ204によって構成される。モジュールマネージャ206は、ベンダ提供ドライバソフトウェア、較正ソフトウェア及び診断ソフトウェアを管理する。C&Dフレームワークは、モジュールマネージャに保持される較正データに従って、ICDVendCommonInfoインタフェース202を介してベンダ較正及び診断プログラム情報を取り出す。各ベンダは、それ自体の特定の方法で、それぞれその較正又は診断機能に対して導出されるベンダ較正共通情報オブジェクト(VendorCals' CommonInfo)218又はベンダ診断共通情報オブジェクト(VendorDiag's CommonInfo)222を実施してもよい。
C&Dフレームワークは、ベンダC&Dソフトウェア情報を、システムコントローラ212で実行しているC&Dグラフィカルユーザインタフェース(GUI)ツール216に渡す。ユーザは、このC&D GUIツール216を介してC&Dシステムを動作させる場合、現システム構成にロードされているベンダC&Dソフトウェアすべてから取り出されるC&Dプログラムのセットから選択してもよい。システムコントローラのC&Dフレームワーク208は、選択されたプログラム(複数可)を関与するサイトコントローラ214に配布し、その後、サイトコントローラのC&Dフレームワーク210は、ICDVendCommonInfoインタフェース202を使用して適当なベンダC&Dモジュールにおいてプログラムを実行する。このように、ICDVendCommonInfoインタフェース202を使用することにより、C&Dフレームワークは、ベンダに対し、ベンダ提供C&Dモジュールを試験システムに統合する標準インタフェースのセットを提供する。
ICDVendCommonInfoインタフェース202に加えて、C&Dフレームワークは、以下のインタフェースをさらに含む。
□ICDVendFwCtrl
このインタフェースは、ベンダコンポーネントが、ベンダプログラムの実行に必要なC&Dフレームワーク環境設定にアクセスするために使用する、フレームワーク支援ユーティリティを提供する。これには、アルゴリズムバージョン、較正データリビジョン設定等が含まれる。
□ICDVendIO
このインタフェースは、ベンダコンポーネントが、C&D GUIツール、又はシステムコントローラで実行するアプリケーション及びデータロギングサービスを提供するアプリケーションに向けられる標準化メッセージを生成するために使用する、フレームワーク支援ユーティリティを提供する。
□ICDProgress
このインタフェースは、ベンダコンポーネントが、ベンダプログラム実行のステータス(たとえば、「完了率」情報等)を送信するために使用する、フレームワーク支援ユーティリティを提供する。このインタフェースはまた、C&D GUIツールから呼び出されるC&D実行フローを停止するため又は実行を休止若しくは再開するためにも使用される。
□ICDVendCalData
このインタフェースは、ベンダコンポーネントが較正データ等のシステムファイルを読み出し且つ書き込むために使用する、フレームワーク支援ユーティリティを提供する。
□ISysDeviceSiteMgr
このシステムデバイスサイトマネージャ(ISysDeviceSiteMgr)インタフェースは、ベンダコンポーネントが、共有システムデバイス又は装置にアクセスするために使用する、フレームワーク支援ユーティリティを提供する。たとえば、これは、GPIBバスを介して又はRS−232Cによって接続されるシステムコントローラ上の装置へのアクセスを提供する。IGPIBDeviceProxy及びIRS232Proxy等のプロキシオブジェクトが提供される。これらは、ベンダモジュールに対し、システムコントローラにインストールされているデバイス又は装置に対するリモートアクセスを与える。図2bは、本発明の一実施形態による共有装置にアクセスするために試験システムによって使用される方式を示す。
<ランタイム較正>
ランタイム較正は、システムがテストプランプログラムをロードしているか又は実行している間に、テストクラスから又はC&Dフレームワークから呼び出される場合がある較正アクティビティのセットである。一実施形態では、ランタイム較正を実行する方法は、以下を含む。
□ハードウェアモジュールステータスを確かめる
TOSは、すべてのモジュールが較正されておりDUTを試験する用意ができているか否かを判断する。
□較正データ(先の較正動作中に格納された)をロードする
TOSは、モジュール特定較正データをロードすることによりモジュールを初期化する。
□時間領域反射(Time Domain Reflection)(TDR)及びタイミング較正データ補償
ユーザは、特定のパフォーマンスボード(又はロードボード)で使用されるモジュール特定タイミング較正データを補償してもよい。なお、パフォーマンスボードは特定のDUTタイプに対して設計されているため、システムタイミング較正は、デバイス試験時にユーザが選択する特定のパフォーマンスボードにおけるトレースラインの伝播遅延を考慮しないことに留意する。ラインにおいてテスタモジュールチャネルからDUTピンまで非ゼロ遅延があるため、タイミング較正データは、パフォーマンスボード上のトレースラインの長さを考慮して補償される必要がある。時間領域反射(TDR)は、電気的反射を使用してトレースラインの長さを測定するために使用される方法であり、測定されたデータはその後、タイミング較正データを補償するために使用される。また、タイミング較正データが各ベンダ提供モジュールに対して特定であるため、データ補償プロセスはベンダ提供モジュールに対して特定となることにも留意する。
<オンラインタイミング較正データ補償>
TOS及びユーザは、試験実行中に発生する状態、パフォーマンスボード効果及び他の要因によって決定される変化に関してモジュール特定タイミング較正データを補償することができる。言い換えれば、タイミング較正データは、試験の実際の状態に従って補償される必要のあることが多い。
一実施形態では、図3aは、デジタル関数発生器モジュールを示し、それは、そのドライバタイミングを較正することにより、指定されたタイミングが確実にVih(高ドライバ電圧)304とVil(低ドライバ電圧)306との50%点302で生成されてよい。
デジタル関数発生器モジュールは、2つのオンライン較正パラメータ、すなわちVih304及びVil306を有し、それらは、ドライバ電圧振幅の50%点を指定するために使用される。基礎タイミング較正データが、事前定義された電圧振幅のセットとともに取得される。たとえば、Vih=3V及びVil=0Vの場合、Vih及びVilの50%点は1.5Vである。Vih及びVih値を使用して、デバイス試験実行中にドライバタイミングに対しこのタイミング較正データが補償される。図3bに示すように、ピン(又はピン群)のドライバが、試験中にVih=1.0V(308)及びVil=0V(310)を有するようにプログラムされる場合、このドライバ振幅の50%点312は0.5Vである。オンライン較正を採用することにより、指定されたVih及びVil値を使用してタイミング較正データをこれらの動作ドライバ電圧に対して適当であるように補償する。
オープンアーキテクチャ試験システムでは、テストプランプログラム言語で使用されるハードウェアリソース表現は、ベンダに依存しない。たとえば、ユーザは、個々のピンが特定のベンダから提供されるピン群だけでなく、一定のシステム要件(ある場合)を満たす限り、他のベンダが提供するピンを含むピン群を宣言することができる。テストクラスは、テストプランプログラムで指定されるハードウェア表現を使用するべく、このタイプのベンダに依存しない(すなわち論理)ハードウェア表現をサポートする。システムにより、ベンダ特定ランタイム較正インプリメンテーションが、インタフェースを介して、たとえばインタフェースクラスICDVendRtCalを介して明らかにされる場合であっても、実際のインプリメンテーションは異なってもよい。このように、各ベンダ特定ランタイム較正コンポーネントは、その機能に対し異なるアクセスハンドルを有する。テストクラス開発者(すなわちユーザ)は、同じ論理ハードウェア表現に関連するベンダ特定アクセスハンドルを別々に取得し各アクセスハンドルを別々に処理する必要がある(それらは各々、同じ論理ハードウェア表現から抽出される特別なベンダ特定ハードウェアリソースに関与する)。テストクラス開発中にこの複雑性を回避するために、C&Dフレームワークがこの複雑性を隠し、ICDRuntimeCalインタフェースによるプロキシインプリメンテーションを提供する。
図4は、本発明の一実施形態による、ランタイム中にベンダ特定較正情報をオープンアーキテクチャテスタフレームワークに統合することを示すUMLクラス図である。UML図は、C&Dベンダランタイム較正(ICDVendRtCal)インタフェース402と、C&Dランタイム較正(ICDRuntimeCal)インタフェース404と、C&Dランタイムシステム(ICDRuntimeSys)インタフェース406とを含む。ICDVendRtCalインタフェース402は、フレームワークがベンダ特定ランタイム較正ルーチンセットの特定のインプリメンテーションを取得することができるメカニズムを含む。ICDRuntimeCalインタフェース404によって、ユーザは、ICDVendRtCalランタイム較正インタフェース402の異なるベンダ特定インプリメンテーションにアクセスすることができる。図4のUML図は、サイトコントローラ214、サイトコントローラC&Dフレームワーク210、ベンダランタイム較正クラス408、ランタイム較正クラス410及びテストクラス412をさらに含む。
一実施形態では、ICDVendRtCalインタフェース402、ICDRuntimeCalインタフェース404及びICDRuntimeSysインタフェース406は、以下のメソッドのうちの1つ又は複数を含む。すなわち、getSwModule()、getAlgRev()、isInitialized()、loadDCCalData()、loadACCalData()、getAttributeCache()、tdrCal()、getTdrCalDataFromFile()、putTdrCalDataToFile()、mergeCal()及びloadACCalData()である。
getAlgRev()メソッドは、試験モジュールがサポートするアルゴリズム又はデータタイプ名を返す。C&Dフレームワークは、getAlgRev()メソッドを介してデフォルトリビジョン及びサポートされるリビジョンを要求する。リビジョン選択は、ユーザがC&D GUIツールで行う。フレームワークは、選択されたリビジョンを読み出すためにベンダモジュールのためのユーティリティを提供する。試験モジュールは、選択されたリビジョンを使用してバンドル機能をサポートする。
isInitialized()メソッドは、C&Dフレームワークにより、試験モジュールが初期化されるか否かを判断するために呼び出される。
loadDCCalData()メソッドは、ハードウェアモジュールが動作する用意ができるためにDC較正データがハードウェアモジュールにロードされる必要のある場合に呼び出される。フレームワークは、ベンダモジュールにおいてisInitialized()メソッドを呼び出すことにより、モジュールに対してそれらが用意ができているか否かを問い合わせ、この関数をオンデマンドで呼び出すことにより、特定のモジュールに対してDC較正オブジェクトをロードする。ベンダモジュールは、ユーザが使用したいアルゴリズムリビジョンを取得する。このアクティビティに対する機能は、C&Dフレームワークによって提供される。
loadACCalData()メソッドは、ハードウェアモジュールが動作する用意ができるためにAC較正データがハードウェアモジュールにロードされる必要のある場合に呼び出される。フレームワークは、ベンダモジュールにおいてisInitialized()メソッドを呼び出すことにより、モジュールに対してそれらが用意ができているか否かを問い合わせ、この関数をオンデマンドで呼び出すことにより、特定のモジュールに対してAC較正をロードする。ベンダモジュールは、ユーザが使用したいアルゴリズムリビジョンを取得する。このアクティビティに対する機能は、C&Dフレームワークによって提供される。標準AC較正データは、デフォルト条件に対して測定された較正データである。このデフォルト条件は、ベンダハードウェアモジュールによって決定される。たとえば、ADVANTEST DM250MHzモジュールは、ドライバ電圧スイングが0v〜3vである標準AC較正データを測定する。
メソッドgetAttributeCache()メソッドは、ICDCalAttributeCacheオブジェクトを取得する。ICDCalAttributeCacheは、オアシステストプログラム言語(Oasis Test Program Language)(OTPL)において較正ブロックで記述されているパラメータ値の対のベンダモジュール特定インタプリタである。較正ブロックは、オンライン較正条件に対する条件を記述する。各ベンダハードウェアモジュールは、オンライン較正条件として異なるパラメータのセットを有する必要がある。
これらのオンライン較正パラメータは、リソースファイルに列挙される。任意の特定のモジュールによってサポートされるリソースタイプがオンライン較正パラメータを有する場合、それを対応するリソースファイルに列挙する必要がある。リソースファイルは、システムによって読み出され、較正ブロックに指定されているパラメータを受け入れるために何の較正モジュールが関与するかを判断するために使用される。
ICDCalAttributeCacheは、ベンダハードウェアモジュール特定オンライン較正パラメータを設定し、且つそれをハードウェアモジュールに書き込むメソッドを提供するためのインタフェースである。較正モジュール開発者は、ハードウェアモジュールが、ユーザがこの特定のモジュールを使用する条件に従って較正データ補償を必要とする場合、getAttributeCache()を通して特定のリソースタイプに対するインスタンスを返すこのインタフェースを実施する。フレームワークは、オンライン較正パラメータをこのインスタンスに渡し、それをハードウェアモジュールに書き込むapply()メソッドを呼び出す。パラメータは、試験条件メモリ(Test Condition Memory)(TCM)に格納され、フレームワークは、試験条件を認識するICDCalAttributeCacheオブジェクトのセットに対しIDを与える。
tdrCal()メソッドは、較正データを補償するために時間領域反射(TDR)メソッドを使用することにより特定のチャネルにおけるケーブルの長さを測定する。このメソッドは、この機能を必要とするハードウェアモジュールに対して実施される。
getTdrCalDataFromFile()メソッドは、tdrCal()メソッドによって作成されるTDRデータファイルを読み出す。ベンダインプリメンテーションは、パフォーマンスボード識別子に対してTDRデータファイルを読み出す必要がある。このメソッドは、データファイルにおけるピンのTDRデータを読み出す。
putTdrCalDataToFile()メソッドは、TDRデータファイルを書き込む。このメソッドは、他のユーザ指向データファイルからTDRデータファイルを作成したいユーザか又はtdrCal()によって測定されるTDRデータを補償したいユーザによって使用される。
mergeCal()メソッドは、TDR結果データを用いて標準AC較正データを補償する。標準AC較正データ又は任意の較正データは、このメソッドを呼び出す前にロードされる必要がある。
loadACCalData()メソッドは、ユーザがデータファイルから標準AC較正データ又は任意のAC構成データ又は併合されたAC較正データをロードしようと試みる場合に呼び出される。宛先が試験条件メモリである場合、ブロック識別子はTcmIDに指定される。作成された試験条件メモリブロックは、selectTestCondition()メソッドによって選択される。指定されたTcmIDを、システムが、試験実行時に較正データをオンライン較正データからこのメソッドによってロードされた元の較正データに戻すために使用してもよい。ユーザが、データを試験条件メモリにロードするためにこのメソッドを使用しない場合、システムは、TcmIDが未知であるベンダモジュールにおいてselectTestCondition()を呼び出す。ベンダモジュールは、この状態でエラーを返す。
<試験条件メモリの使用>
ランタイム較正アクティビティを、テストプランプログラム実行中に実行してもよい。たとえば、オンライン較正を、システム精度の損失をもたらす可能性がある任意の状態が検出される度毎に行ってもよい。このオンライン較正により、試験実行時間に対するオーバヘッドがもたらされ、それにより、試験システムの生産性が低下する可能性がある。
このオーバヘッドを軽減するために、本発明の別の実施形態によれば、試験システムは、事前定義された較正データのセットをプリロードし、それを試験条件メモリに格納する。試験条件メモリ(TCM)は、試験条件を格納する条件データキャッシュであり、試験条件データをTCMからハードウェアレジスタに有効に転送することができる。この試験条件メモリを、ソフトウェアで実施してもよく又はハードウェアで実施してもよい。C&Dフレームワークは、ベンダ較正モジュールによって実施される以下のメソッドを有するITCMManipulatorインタフェースを使用して、試験条件を作成し、選択し、削除する。
OFCStatus openTCMEntry(TCMID_t condition);
OFCStatus closeTCMEntry(TCMID_t condition);
OFCStatus selectTCMEntry(TCMID_t condition);
OFCStatus removeTCMEntry(TCMID_t condition);
TCMID_tは、試験条件の識別子である。フレームワークは、試験条件の作成(openTestCondition()及びcloseTestCondition())、選択(selectTestCondition())、削除(removeTestCondition())に対する識別子を指定する。TCMManipulatorは、ICDVendRtCal::getTCMManipulator()によって返される。
テストプランプログラム実行時間中、C&Dフレームワークは、適当な試験条件メモリブロックを選択し、それらを対応するハードウェアモジュールレジスタに転送する。図5は、本発明の一実施形態による試験条件メモリを実施する方法を示す。この方法は、試験条件メモリマニピュレータインタフェース(ITCMManipulator)502、C&Dベンダランタイム較正インタフェース402及びベンダランタイム較正データオブジェクト408を含む。ITCMManipulatorインタフェース502は、C&Dフレームワークにより、試験条件メモリを操作するために使用される。このインタフェースを実施することにより、任意のベンダの試験条件データをTCMにシームレスに統合し且つロードすることができ、それにより試験システムの較正オーバヘッドが低減する。
開示されたC&Dフレームワークによって達成されるいくつかの利益がある。第1に、これにより、装置の較正及び/又は診断のためにいかなるベンダ特定のプロプラエタリな処理を必要とすることなく、マルチベンダ(すなわちサードパーティ)ソフトウェア及び装置を開発し、個々に認証し、試験システムに確実に統合することができる。さらに、開示されたC&Dフレームワークは、ベンダ提供較正及び/又は診断モジュールを別々のコンポーネントに編成し、それにより、特定のベンダ提供コンポーネントの統合及び使用のためのシームレスなサポートが提供される。さらに、開示されたC&Dフレームワークは、モジュールC&Dコンポーネントによってシステム装置を共有するリモートアクセス方式を提供する。さらに、C&Dフレームワークは、試験条件メモリに較正データを格納するメカニズムを提供し、それにより、通常試験中に試験システムの再較正によってもたらされる試験プログラムランタイムオーバヘッドが低減する。
関連技術分野の熟練者(当業者)は、依然として同じ基本の根本的なメカニズム及び方法を採用しながら、開示された実施形態の多くのあり得る変更及び組合せを使用してもよい、ということを理解するであろう。上述した記述は、説明の目的のために、特定の実施形態を参照して述べた。しかしながら、上記例示的な論考は、網羅的であるように、又は本発明を開示した正確な形態に限定するようにも意図されていない。上記教示に鑑みて、多くの変更及び変形が実施できる。本発明の原理とその実際的な適用とを説明するように、且つ当業者が、企図された特定の使用に適するよう、本発明及びさまざまな実施形態をさまざまな変更態様で最もよく利用することができるように、実施形態を選択し述べた。
本発明の一実施形態によるオープンアーキテクチャ試験システムを示す図である。 本発明の一実施形態によるC&Dフレームワークを使用してベンダ提供C&D情報を統合する方法を示す図である。 本発明の一実施形態による共有装置にアクセスする試験システムによって使用される方式を示す図である。 本発明の一実施形態による、それ自体のドライバのタイミングを較正するデジタル関数発生器モジュールの波形を示す図である。 本発明の一実施形態によるドライバタイミング較正データのオンライン補償の波形を示す図である。 本発明の一実施形態による、ランタイム中にオープンアーキテクチャテスタフレームワークへのベンダ特定較正情報の統合を示す図である。 本発明の一実施形態による試験条件メモリを実施する方法を示す図である。

Claims (12)

  1. モジュール式試験システムに試験モジュール(108)を統合する方法であって、
    ベンダ提供試験モジュール(108)を前記モジュール式試験システムに接続すること、
    前記ベンダ提供試験モジュールからサポートするカテゴリを取り出すこと、
    取り出した前記カテゴリに従って前記ベンダ提供試験モジュール(108)から当該ベンダ提供試験モジュール(108)を前記モジュール式試験システムに統合するためのモジュール統合情報を取り出すこと、及び
    前記ベンダ提供試験モジュール(108)と前記モジュール式試験システムとの間の標準インタフェースを確立しモジュール統合情報を通信するインタフェースクラスを含む較正及び診断(C&D)フレームワークを使用して、前記モジュール統合情報に基づき前記ベンダ提供試験モジュールを前記モジュール式試験システムに統合すること
    を含む方法。
  2. 前記インタフェースクラスは、C++クラスとして定義される、請求項1に記載の方法。
  3. 取り出された前記モジュール統合情報を前記モジュール式試験システムが備えるサイトコントローラ(104)における試験条件メモリ(TCM)に格納すること、及び
    前記試験条件メモリに格納された前記モジュール統合情報に基づいて前記ベンダ提供試験モジュール(108)の較正を実行すること
    をさらに含む、請求項1に記載の方法。
  4. 取り出された前記モジュール統合情報を前記モジュール式試験システムが備えるサイトコントローラ(104)における試験条件メモリ(TCM)に格納すること、及び
    前記試験条件メモリに格納された前記モジュール統合情報に基づいて前記ベンダ提供試験モジュール(108)に対して診断を実行すること
    をさらに含む、請求項1に記載の方法。
  5. 較正を実行することは、
    ランタイム較正インタフェースを提供すること、及び
    前記ランタイム較正インタフェースに基づいて前記ベンダ提供試験モジュール(108)のランタイム較正を実行すること
    を含む、請求項3に記載の方法。
  6. ランタイム較正を実行することは、
    ハードウェアモジュールステータスを取得すること、
    較正データをロードすること、
    時間領域反射を実行すること、及び
    タイミング較正データ補償を実行するこ
    含む、請求項5に記載の方法。
  7. モジュール式試験システムであって、
    システムコントローラ(102)と、
    該システムコントローラ(102)に結合される少なくとも1つのサイトコントローラ(104)と、
    サポートするカテゴリを保持する少なくとも1つのベンダ提供試験モジュール(108)と、
    ベンダ提供試験モジュール(108)を前記モジュール式試験システムに接続する手段(106)と、
    前記ベンダ提供試験モジュールからカテゴリを取り出す手段と、
    取り出した前記カテゴリに従って前記ベンダ提供試験モジュール(108)から当該ベンダ提供試験モジュール(108)を前記モジュール式試験システムに統合するためのモジュール統合情報を取り出す手段と、
    ベンダ提供試験モジュール(108)と前記モジュール式試験システムとの間の標準インタフェースを確立しモジュール統合情報を通信するインタフェースクラスを含む較正及び診断(C&D)フレームワークを使用して、前記モジュール統合情報に基づいて前記ベンダ提供試験モジュール(108)を前記モジュール式試験システムに統合する手段と
    を具備するモジュール式試験システム。
  8. 前記インタフェースクラスは、C++クラスとして定義される、請求項7に記載のシステム。
  9. 前記少なくとも1つのサイトコントローラ(104)に設けられ、取り出された前記モジュール統合情報を格納する試験条件メモリ(TCM)と、
    該試験条件メモリに格納された前記モジュール統合情報に基づいて前記ベンダ提供試験モジュール(108)の較正を実行する手段と
    をさらに具備する、請求項7に記載のシステム。
  10. 前記少なくとも1つのサイトコントローラ(104)に設けられ、取り出された前記モジュール統合情報を格納する試験条件メモリ(TCM)と、
    該試験条件メモリに格納された前記モジュール統合情報に基づいて前記ベンダ提供試験モジュール(108)に対して診断を実行する手段と
    をさらに具備する、請求項7に記載のシステム。
  11. 前記較正を実行する手段は、
    ランタイム較正インタフェースと、
    該ランタイム較正インタフェースに基づいて前記ベンダ提供試験モジュールのランタイム較正を実行する手段と
    を具備する、請求項9に記載のシステム。
  12. 前記ランタイム較正を実行する手段は、
    ハードウェアモジュールステータスを取得する手段と、
    較正データをロードする手段と、
    時間領域反射を実行する手段と、
    タイミング較正データ補償を実行する手段
    具備する、請求項11に記載のシステム。
JP2007120881A 2004-05-22 2007-05-01 モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム Expired - Fee Related JP4608516B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57357704P 2004-05-22 2004-05-22
US10/917,724 US7197416B2 (en) 2004-05-22 2004-08-13 Supporting calibration and diagnostics in an open architecture test system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006519570A Division JP2007518967A (ja) 2004-05-22 2005-05-23 オープンアーキテクチャ試験システムにおける較正及び診断のサポート

Publications (2)

Publication Number Publication Date
JP2007279050A JP2007279050A (ja) 2007-10-25
JP4608516B2 true JP4608516B2 (ja) 2011-01-12

Family

ID=34968855

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006519570A Withdrawn JP2007518967A (ja) 2004-05-22 2005-05-23 オープンアーキテクチャ試験システムにおける較正及び診断のサポート
JP2007120881A Expired - Fee Related JP4608516B2 (ja) 2004-05-22 2007-05-01 モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006519570A Withdrawn JP2007518967A (ja) 2004-05-22 2005-05-23 オープンアーキテクチャ試験システムにおける較正及び診断のサポート

Country Status (8)

Country Link
US (1) US7197416B2 (ja)
EP (1) EP1756606B1 (ja)
JP (2) JP2007518967A (ja)
KR (1) KR20070020300A (ja)
AT (1) ATE439604T1 (ja)
DE (1) DE602005015964D1 (ja)
TW (1) TWI350965B (ja)
WO (1) WO2005114239A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
US8082541B2 (en) * 2004-12-09 2011-12-20 Advantest Corporation Method and system for performing installation and configuration management of tester instrument modules
US7483801B2 (en) * 2005-01-20 2009-01-27 International Business Machines Corporation Performance collection compensation
DE602007009134D1 (de) * 2007-04-20 2010-10-21 Verigy Pte Ltd Singapore Vorrichtung, verfahren und computerprogramm zum erionen
US7640132B2 (en) * 2007-04-23 2009-12-29 Advantest Corporation Recording medium and test apparatus
US8433953B1 (en) 2007-08-13 2013-04-30 The Mathworks, Inc. Automatic configuration of a test environment
US7680615B2 (en) * 2008-01-25 2010-03-16 Azurewave Technologies, Inc. Parallel testing system with shared golden calibration table and method thereof
US8689071B2 (en) * 2010-08-30 2014-04-01 Contec Holdings, Ltd. Multimedia device test system
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
EP2575370A1 (en) * 2011-09-28 2013-04-03 ST-Ericsson SA A system for testing a device comprising a hdmi transmitter
KR101240633B1 (ko) * 2012-08-13 2013-03-11 주식회사 유니테스트 솔리드 스테이트 드라이브 테스트장치
US9164159B2 (en) * 2012-12-14 2015-10-20 Apple Inc. Methods for validating radio-frequency test stations
US10592370B2 (en) * 2017-04-28 2020-03-17 Advantest Corporation User control of automated test features with software application programming interface (API)
US10241146B2 (en) * 2017-05-01 2019-03-26 Advantest Corporation Test system and method
KR102583174B1 (ko) 2018-06-12 2023-09-26 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
JP6602517B1 (ja) * 2018-11-20 2019-11-06 三菱電機株式会社 通信システム、リスト配信局、通信方法、および通信プログラム
CN109657360A (zh) * 2018-12-21 2019-04-19 中国航空工业集团公司西安航空计算技术研究所 一种面向gpu芯片硬件架构的建模方法及视图系统
CN114264996B (zh) * 2021-11-30 2024-05-03 上海御渡半导体科技有限公司 一种ate设备dc校准有效性的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030005375A1 (en) * 2001-06-29 2003-01-02 Krech Alan S. Algorithmically programmable memory tester with test sites operating in a slave mode
JP2003066123A (ja) * 2001-08-22 2003-03-05 Hitachi Ltd テスト方法およびテスト装置並びにテスト装置の構築方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK557884A (da) 1983-11-25 1985-05-26 Mars Inc Automatisk testudstyr
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US5262716A (en) * 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
US5488573A (en) 1993-09-02 1996-01-30 Matsushita Electric Industrial Co., Ltd. Method for generating test programs
US5892949A (en) 1996-08-30 1999-04-06 Schlumberger Technologies, Inc. ATE test programming architecture
US6182258B1 (en) 1997-06-03 2001-01-30 Verisity Ltd. Method and apparatus for test generation during circuit design
US6028439A (en) 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6195774B1 (en) 1998-08-13 2001-02-27 Xilinx, Inc. Boundary-scan method using object-oriented programming language
US6601018B1 (en) 1999-02-04 2003-07-29 International Business Machines Corporation Automatic test framework system and method in software component testing
US6427223B1 (en) 1999-04-30 2002-07-30 Synopsys, Inc. Method and apparatus for adaptive verification of circuit designs
US6678643B1 (en) 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
US6405364B1 (en) 1999-08-31 2002-06-11 Accenture Llp Building techniques in a development architecture framework
US6629282B1 (en) * 1999-11-05 2003-09-30 Advantest Corp. Module based flexible semiconductor test system
US6651204B1 (en) * 2000-06-01 2003-11-18 Advantest Corp. Modular architecture for memory testing on event based test system
DE10392497T5 (de) 2002-04-11 2005-02-17 Advantest Corp. Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
US7184917B2 (en) 2003-02-14 2007-02-27 Advantest America R&D Center, Inc. Method and system for controlling interchangeable components in a modular test system
US7197417B2 (en) 2003-02-14 2007-03-27 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
TWI344595B (en) 2003-02-14 2011-07-01 Advantest Corp Method and structure to develop a test program for semiconductor integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030005375A1 (en) * 2001-06-29 2003-01-02 Krech Alan S. Algorithmically programmable memory tester with test sites operating in a slave mode
JP2003066123A (ja) * 2001-08-22 2003-03-05 Hitachi Ltd テスト方法およびテスト装置並びにテスト装置の構築方法

Also Published As

Publication number Publication date
TWI350965B (en) 2011-10-21
JP2007279050A (ja) 2007-10-25
US20050261855A1 (en) 2005-11-24
JP2007518967A (ja) 2007-07-12
DE602005015964D1 (de) 2009-09-24
KR20070020300A (ko) 2007-02-20
WO2005114239A1 (en) 2005-12-01
US7197416B2 (en) 2007-03-27
ATE439604T1 (de) 2009-08-15
TW200609719A (en) 2006-03-16
EP1756606B1 (en) 2009-08-12
EP1756606A1 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
JP4608516B2 (ja) モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム
CN100580473C (zh) 支持开放架构测试系统中的校准和诊断
JP3954639B2 (ja) 集積回路をテストする方法および装置
US7437261B2 (en) Method and apparatus for testing integrated circuits
JP3911007B1 (ja) モジュール式試験システムをシミュレートする方法及びシステム
US20050022087A1 (en) Method and system for controlling interchangeable components in a modular test system
US5828674A (en) Production interface for integrated circuit test system
JP2006518460A5 (ja)
EP1610136B1 (en) Test emulator
US8010839B2 (en) Test system and method which can use tool during debugging
JP2004509425A (ja) テストコントローラアクセスデータを用いて回路をテスト及び/または診断する方法及びシステム
JP2014532861A (ja) プログラム可能な試験機器
JP2007057541A (ja) 試験エミュレート装置
JP2009229304A (ja) 試験システム及びモジュール制御方法
CN100456043C (zh) 检测集成电路的方法和装置
TWI287639B (en) A distributed operating system for a semiconductor test system for testing at least one device under test
JP2005285092A (ja) 試験エミュレート装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20100423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees