JP2014532861A - プログラム可能な試験機器 - Google Patents
プログラム可能な試験機器 Download PDFInfo
- Publication number
- JP2014532861A JP2014532861A JP2014538795A JP2014538795A JP2014532861A JP 2014532861 A JP2014532861 A JP 2014532861A JP 2014538795 A JP2014538795 A JP 2014538795A JP 2014538795 A JP2014538795 A JP 2014538795A JP 2014532861 A JP2014532861 A JP 2014532861A
- Authority
- JP
- Japan
- Prior art keywords
- test
- equipment
- programmed
- latency
- perform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Abstract
概して、試験機器は、試験機器にインターフェース接続されたデバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラム可能であり、試験機器の動作を制御するようにプログラムされる第1の処理システムと、デバイス試験専用である第2の処理システムであって、デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラム可能である第2の処理システムと、試験機器とデバイスとの間のインターフェースとして作用するように構成されるプログラム可能な論理であって、デバイス上で1つ以上の試験を実施するように構成可能であるプログラム可能な論理を含む。第1の処理システム及び第2の処理システムは、プログラム可能な論理を介して、デバイスにアクセスするようにプログラム可能である。
Description
本開示は、概して、プログラム可能な試験機器に関する。
自動試験装置(ATE)は、半導体デバイス及び回路基板組立体といった、電子機器の製造において役割を果たす。製造業者は、概して、製造プロセスの間にデバイスの動作を検証するために、自動試験装置、又は「テスタ機器」を使用する。かかるデバイスは、「被試験デバイス」(DUT)又は「被試験ユニット」(UUT)と称される。障害の早期検出は、早期検出されない場合の不良デバイス処理により生じるコストを排除し、それによって、製造全体のコストを削減する。製造業者はまた、多様な仕様を評価するためにもATEを使用する。デバイスは、速度等のような種々の分野において様々な性能レベルに従って、試験され、分類され得る。デバイスは、その実性能レベルに従って、分類され、販売することができる。
概して、一態様において、試験機器は、試験機器にインターフェース接続されたデバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラム可能であり、試験機器の動作を制御するようにプログラムされる第1の処理システムと、デバイス試験専用である第2の処理システムであって、デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラム可能である第2の処理システムと、試験機器とデバイスとの間のインターフェースとして作用するように構成されるプログラム可能な論理であって、デバイス上で1つ以上の試験を実施するように構成可能であるプログラム可能な論理を含む。第1の処理システム及び第2の処理システムは、プログラム可能な論理を介して、デバイスにアクセスするようにプログラム可能である。
概して、別の態様において、試験機器は、試験機器の外部の環境と相互作用するための第1の階層システムであって、デバイス上で試験動作を実施するようにプログラム可能である第1の階層システムと、デバイス上で試験動作を実施するようにプログラム可能である第2の階層システムと、デバイスにインターフェース接続するための第3の階層システムであって、デバイス上で試験動作を実施するように構成可能である第3の階層システムを含む。第1の階層システム及び第2の階層システムは、第3の階層システムを通じて、デバイスにアクセスするようにプログラムされる。
態様は、以下の特徴のうちの1つ以上を含んでもよい。第1の処理システムは、第1の試験待ち時間を有し、第2の処理システムは、第2の試験待ち時間を有し、プログラム可能な論理は、第3の試験待ち時間を有し、第1の試験待ち時間は、第2の試験待ち時間を上回り、第2の試験待ち時間は、第3の試験待ち時間を上回る。第1の試験待ち時間は、ミリ秒単位であり、第2の試験待ち時間は、マイクロ秒単位であり、第3の試験待ち時間は、ナノ秒単位である。第1の処理システムは、試験機器にインターフェース接続されたデバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされ、第2の処理システムは、デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、構成されるプログラム可能な論理は、デバイス上で1つ以上の試験を実施するように構成されない。
第1の処理システムは、試験機器にインターフェース接続されたデバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、第2の処理システムは、デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされ、プログラム可能な論理は、デバイス上で1つ以上の試験を実施するように構成されない。第1の処理システムは、試験機器にインターフェース接続されたデバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、第2の処理システムは、デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、プログラム可能な論理は、デバイス上で1つ以上の試験を実施するように構成される。第1の処理システムは、ウィンドーイングオペレーティングシステムを実行する処理デバイスを含み、第2の処理システムは、1つ以上の処理デバイスを含み、1つ以上の処理デバイスの各々は、試験機器によって試験されるべき異なるデバイスに対応し、プログラム可能な論理は、1つ以上のフィールドプログラマブルゲートアレイ(FPGA)を含み、1つ以上のFPGAの各々が、試験機器によって試験されるべき異なるデバイスに対応する。
プログラム可能な論理は、フィールドプログラマブルゲートアレイ(FPGA)を含み、FPGAのうちの少なくとも1つは、デバイス上で1つ以上の試験を実施するように構成可能であるプログラム可能な論理であり、FPGAのうちの少なくとも1つは、試験されるべきデバイスとのデータの交換を含まない機能を実施するように事前プログラムされる。第1の処理システム、第2の処理システム、及びプログラム可能な論理のうちの少なくとも1つは、1つ以上のインターフェースを介して、再プログラム可能である。試験機器の制御動作は、ネットワーク上の試験機器と1つ以上のエンティティとの間の通信を交換すること、マルウェアに対して試験機器を走査すること、及びメモリ管理機能を実施することのうちの1つ以上を含む。
本概要の項を含む本開示に説明される特徴のうちの2つ以上は、本明細書に具体的に説明されていない実施形態を形成するように組み合わされてもよい。
本明細書において説明されるシステム及び技法、又はそのうちの部分は、1つ以上の非一時的機械可読記憶媒体上に記憶され、1つ以上の処理デバイス上で実行可能である命令を含むコンピュータプログラム製品として実装されてもよい。本明細書において説明されるシステム及び技法、又はそのうちの部分は、記載される機能を実装するための実行可能な命令を記憶するための1つ以上の処理デバイス及びメモリを含む場合がある装置、方法、又は電子システムとして実装されてもよい。
1つ以上の実装の詳細は、添付の図面及び以下の説明で明らかにする。その他の特徴、目的及び利点は、発明を実施するための形態欄及び図面、並びに請求項から明白となるであろう。
多階層アーキテクチャを有する試験機器が、本明細書において説明される。例えば、アーキテクチャは、試験機器の外部の環境と相互作用し、被試験ユニット(UUT)上で試験動作を実施するようにプログラム可能である第1の階層処理システムを含み得る。アーキテクチャはまた、UUT上で試験動作を実施するようにプログラム可能である第2の階層処理システムと、UUTにインターフェース接続し、DUT上で試験動作を実施するように構成可能でもある、第3の階層処理システムとを含み得る。アーキテクチャはまた、第1の階層処理システム及び第2の階層処理システムが、第3の階層システムを通じてデバイスにアクセスするように構成され得る。
図1は、前述の試験機器100の例示的な実装のブロック図である。図1において、試験機器100は、3階層の処理システムを含む。しかしながら、他の例示的な実装において、より少ない、又は多い階層が存在してもよい。試験機器100の異なる階層は、DUTに対する階層の相対的関係を反映する。本実施例において、第1の階層101は、コンピュータ102を含む。コンピュータ102は、外部ネットワークとの通信といった、試験機器100の多様な特徴を制御する。加えて、コンピュータ102は、以下に説明されるように、多様な試験動作を実施するようにプログラム可能である。第2の階層104は、試験専用の1つ以上の処理デバイス106〜108を含む。例えば、処理デバイス106〜108は、典型的に、試験機器制御及びネットワーク通信のような非試験機能を実施しない。しかしながら、処理デバイス106〜108は、通信及び制御フロー、割り込み、並びにタイミングといったタスクを実施してもよい。第3の階層110は、DUT 115へのインターフェースとして作用するように、かつDUT上で1つ以上の試験動作を実施するようにプログラム可能である論理111〜113を含む。
この例示的な第1の階層101において、コンピュータ102は、1つ以上のマイクロプロセッサ又は単一のマルチコアマイクロプロセッサ(図示せず)といった1つ以上の処理デバイスを含む。コンピュータ102はまた、外部環境との試験機器通信を制御し、試験機器100の動作を制御するために多様な「ハウスキーピング」機能を実施するための実行可能なコードを記憶するメモリ(図示せず)も含む。例えば、コンピュータ102は、ネットワークインターフェース120上の試験機器と1つ以上の外部エンティティとの間の通信を交換すること、マルウェアに対して試験機器を走査すること、メモリ管理、電力制御、及びDUTの試験に特に関連しない他の機能を担い得る。
コンピュータ102はまた、試験機器100にインターフェース接続されたDUT(例えば、115)上で試験動作を実施するようにプログラム可能でもある。試験動作は、試験バスの速度、反応時間、又はDUTの他の適切な動作態様を含んでもよいが、これらに限定されない。一般に、実施される試験は、試験されているデバイスの種類、及び試験中に求められる情報に依存する。
試験を実施するために、1つ以上の試験プログラムが、コンピュータ102上のメモリにロードされ、コンピュータ102内の処理デバイス(複数を含む)によって実行されてもよい。試験を実施している間、コンピュータ102は、試験機器100を動作状態に保つために、前述したような他の機能を継続して実施してもよい。このために、試験待ち時間(例えば、試験の開始と試験結果の受信との間の時間量)は、ミリ秒の単位にすることができる。これは、試験待ち時間の例に過ぎない。異なるシステムでは、コンピュータ102の処理デバイス(複数を含む)の速度、試験プログラムを実行するためにコンピュータ102で利用可能なメモリの量等といった多数の要因が試験待ち時間に影響を与える場合がある。
コンピュータ102を介して試験を実施する利点は、試験プログラムの開発コストに関する。より具体的には、コンピュータ102は、Windows(登録商標)のようなOS、又は他の比較的使い勝手のよいオペレーティングシステムを実行してもよい。かかるオペレーティングシステム上で試験プログラムを開発するために利用可能なツールは、典型的に、広く入手可能であり、試験プログラム開発者には一般によく知られている。結果として、コンピュータ102上で実行するために、コンピュータ102上で試験プログラムを開発するコストは、多階層アーキテクチャの他の階層上で実行するために試験プログラムを開発するコストよりも低い可能性がある。しかしながら、この一般性は、全ての事例に適用しない場合がある。
本実施例において、第2の階層104は、複数の埋め込み処理デバイス106〜108を含む。ここでは、3つの埋め込み処理デバイスが示されるが、しかしながら、試験機器100は、例えば、1、2、4、5、又は6以上等、任意の適切な数の埋め込み処理デバイスを含んでもよい。これらの処理デバイスは、試験機器100に組み込まれるという意味で、埋め込みであり、(例えば、試験機器100にインターフェース接続されたDUTを試験するために)試験機能の実施専用のものである。埋め込み処理デバイス106〜108は、典型的に、前述されたコンピュータ102によって実施される「ハウスキーピング」動作等の試験機器の動作を担わない。しかしながら、いくつかの実装において、埋め込み処理デバイス106〜108は、1つ以上のかかる動作、又はDUTの試験に特に関係しない他の動作を実施するようにプログラムされてもよい。
各埋め込み処理デバイス106〜108は、例えば、単一のコア又は複数のコアを有するマイクロコントローラ又はマイクロプロセッサを含んでもよい。各マイクロプロセッサは、直接又はコンピュータ102を介してのいずれかで、プログラム可能である。例えば、試験機器100のユーザーは、埋め込み処理デバイス106をプログラムするために、コンピュータ102のオペレーティングシステムと相互作用してもよい。代替的に、直接のインターフェース、例えば、ハードウェア又はソフトウェアが存在してもよく、これらを介して各埋め込み処理デバイスがプログラムされてもよい。プログラミングは、本文脈において、それぞれの埋め込み処理デバイス上に1つ以上の試験プログラムを記憶することを指し、DUTを試験するために、その埋め込み処理デバイス上で実行され得る。
図1に示されるように、各埋め込み処理デバイスは、コンピュータ102、及びそれぞれのプログラム可能な論理(本実施例において、フィールドプログラマブルゲートアレイ(FPGA))にインターフェース接続される。以下に説明するように、各FPGAは、試験対象の別個のDUT(図示せず)又は単一のDUTの一部分(例えば、図示されるように、そのDUT上のバス122、123、124)に対するインターフェースとして作用する。したがって、本実施例において、各埋め込み処理デバイスは、対応するDUT、又は試験されているその一部のために特別に設計された試験プログラムでプログラムされてもよい。上記のように、適切な試験プログラムは、埋め込み処理デバイスに直接ロードされてもよく、又はコンピュータ102を介してロードされてもよい。各埋め込み処理デバイスは、それ独自の試験プログラムを別個に、及び他の埋め込み処理デバイスと同時に実行してもよい。いくつかの実装において、埋め込み処理デバイスの間で、それらのそれぞれの試験プログラムがどのように実行されるかについての協調が存在してもよい。かかる協調は、埋め込み処理デバイス自体によって、又はコンピュータ102によって実装されてもよい。いくつかの実装において、協調には、アーキテクチャの異なる階層にあるデバイスが関与してもよい。いくつかの実装において、異なる埋め込み処理デバイス106〜108は、適切な協調を伴って、又は伴わずに、同じ試験プログラムの異なる部分(例えば、モジュール)を実装してもよい。
埋め込み処理デバイスを介して試験を実施する利点は、試験待ち時間に関する。より具体的には、埋め込み処理デバイスは試験専用であるので、それらのリソースは、典型的に、他のタスクによる負担がない。結果として、試験待ち時間は、コンピュータ102によって達成される場合よりも少なくすることができる。例えば、埋め込み処理デバイスの試験待ち時間は、マイクロ秒単位にすることができる。しかしながら、これは、埋め込み処理デバイスの試験待ち時間の例に過ぎない。異なるシステムにおいて、処理デバイスの速度、試験プログラムを実行するために利用可能なメモリの量といった多数の要因が試験待ち時間に影響を与える場合がある。したがって、前述の一般化は、全ての事例に適用されない場合がある。
更に、埋め込み処理デバイス上で試験プログラムを開発するためのツールが利用可能である。結果として、埋め込み処理デバイス上で実行するために、埋め込み処理デバイス上で試験プログラムを開発するコストは、FPGAといったハードウェア上で実行するための試験プログラムを開発するコストよりも少なくすることができる。
第3の階層110は、例えば、FPGA 111〜113等のプログラム可能な論理を含むが、FPGAの代わりに他の種類のプログラム可能な論理が使用されてもよい。各FPGAは、プログラムイメージをFPGAにロードすることによって構成される。このプログラムイメージは、「FPGAロード」と称される。本実施例において、各FPGAは、DUT、又はその一部(例えば、DUTバス)と試験機器100との間のインターフェースとして作用するように構成される。例えば、FPGAは、ポート幅、ポート速度(例えば、10MHz〜400MHz)、入力ポートの数、出力ポートの数等を指定してもよい。
第1の階層101のコンピューティングデバイス(複数を含む)(例えば、コンピュータ102)及び第2の階層104のコンピューティングデバイス(複数を含む)(例えば、埋め込み処理デバイス106〜108)は、第3の階層110を通じてDUT 115にアクセスする。例えば、図1に示されるように、各埋め込み処理デバイスは、対応するFPGAを通じて、DUT 115と通信してもよい。コンピュータ102は、どのDUT又はDUTのどの部分が現在試験されているかに依存して、1つ以上のFPGAを通じてDUT 115と通信してもよい。いくつかの実装において、FPGAによって実装される各インターフェースは、プログラム可能である。他の実装において、各FPGAによって実装されるインターフェースは静的である(例えば、プログラム可能ではない)。
各FPGAはまた、FPGAがインターフェース接続される対応するDUT、又はその一部上で1つ以上の試験を実施するように構成可能であってもよい。例えば、各FPGAのFPGAロードは、DUTの多様な態様を試験するために、FPGAによって実行される1つ以上の試験ルーチンを含んでもよい。上記のように、実装されるルーチンは、試験されるデバイス、及び試験中に求められる情報に依存する。各FPGAによって実行される試験ルーチンは、他のFPGAによって実行される他の試験ルーチンとは独立して実行されてもよく、又は多様なFPGAの間で協調が存在してもよい。各FPGAは、それ独自の試験ルーチンを別個に、及び他の埋め込み処理デバイスと同時に実行してもよい。いくつかの実装において、FPGAの間で、それらのそれぞれの試験プログラムがどのように実行されるかについて、協調が存在してもよい。かかる協調は、FPGA自体によって、それらの対応する埋め込み処理デバイスによって、又はコンピュータ102によって実装されてもよい。いくつかの実装において、協調には、アーキテクチャの異なる階層にあるデバイスが関与してもよい。例えば、コンピュータ102は、埋め込み処理デバイス106〜108と連携して、それぞれのFPGA 111〜113の動作を協調させてもよい。いくつかの実装において、異なるFPGAは、適切な協調を伴って、又は伴わずに、同じ試験ルーチンの異なる部分(例えば、モジュール)を実装してもよい。
FPGAを介して試験を実施する利点は、試験待ち時間に関する。より具体的には、FPGAはハードウェアデバイスであるため、埋め込み処理デバイス106〜108又はコンピュータ102のいずれかにプログラムされた試験ルーチンよりも高速で実行することが可能である。結果として、試験待ち時間は、埋め込み処理デバイス106〜108又はコンピュータ102によって達成されるものよりも小さくすることができる。例えば、プログラム可能なデバイスに対する試験待ち時間は、ナノ秒単位にすることができる。しかしながら、これは、FPGA試験待ち時間の例に過ぎない。異なるシステムにおいて、多数の要因が試験待ち時間に影響を与える場合がある。したがって、前述の一般化は、全ての事例に適用されない場合がある。
いくつかの実装において、試験は、アーキテクチャの1つの階層又は別の階層によってのみ実施されてもよい。例えば、コンピュータ102は、DUTを試験するために、1つ以上の試験プログラムを実行するようにプログラムされてもよく、一方、アーキテクチャの他の階層上のデバイスは、DUT試験を実施しない。埋め込み処理デバイス106〜108は、DUTを試験するために、1つ以上の試験プログラムを実行するようにプログラムされてもよく、一方、アーキテクチャの他の階層上のデバイスは、DUT試験を実施しない。FPGA 111〜113は、デバイス上で1つ以上の試験を実行するように構成されてもよく、一方、アーキテクチャの他の階層上のデバイスは、DUT試験を実施しない。試験を実施していないデバイスは必ずしも、この時間中、休止状態ではない。例えば、コンピュータ102は、前述されたハウスキーピング動作を実施し続けてもよく、FPGAは、DUTから/へデータをルーティングし続けても(即ち、DUTに対するインターフェースとして作用すること)よく、埋め込み処理デバイスは、協調して又は他の通信(例えば、FPGAからコンピュータ102へテスト結果を伝送すること)で、有効であり続けてもよい。
他の実装において、試験は、アーキテクチャの他の階層によって、同時に又は連携して実施されてもよい。例えば、コンピュータ102、埋め込み処理デバイス106〜108、及びFPGA 111〜113のうちの2つ以上が、単一のDUT上又は複数のDUT上で1つ以上の試験動作を実施するために、協調して、同時に、又は同じ試験順序内で作用してもよい。かかる協調を有効にするために、適切なプログラミングが、コンピュータ102及び/又は埋め込み処理デバイス106〜108にロードされ、及び/又は適切なイメージがFPGAにロードされる。例として、第1の試験は、コンピュータ102によってDUT上で実施されてもよく、第2の試験は、埋め込み処理デバイス106によって、DUT上で実施されてもよく、第3の試験は、FPGA 111によってDUT上で実施されてもよい。第1、第2、及び第3の試験は、別個の試験であっても、又は同じ試験順序の一部であってもよい。第1、第2、及び第3の試験からのデータは、例えば、コンピュータ102で組み合わされ、適切な試験結果を取得するために処理されてもよい。これらの試験結果は、分析及び報告のために、外部のコンピュータ(図示せず)に送信されてもよい。アーキテクチャの階層のいずれか、又は別の(例えば、第3の)コンピュータ(図示せず)が、協調を実施してもよい。
アーキテクチャの1つ以上の階層がプログラムされていない実装において、プログラムされていない階層は、バイパスされてもよい(少なくとも、それらの試験機能性が関与する限り)。プログラムされていない階層は、前述されたプログラミング、並びに階層間及び外部ネットワークとの通信に関係するものといった多様な機能を実施するように事前プログラム、又は事前構成されてもよい。
多様な階層にあるデバイスは、リアルタイムでプログラム又は構成されてもよい。本文脈において、「リアルタイム」は、試験時間での、又は試験時間直前のプログラミングを含む。即ち、試験機器は、DUT上で実行される試験プログラムで事前プログラムされている必要はない。それらの試験プログラムは、適切なタイミングで機器に組み込まれてもよい。試験機器上の既存の試験プログラムも同様に、必要に応じて、新しい試験プログラムと置換されてもよい。
図2は、多階層アーキテクチャを有する試験機器200の別の例示的な実装を示す。図2の実施例において、試験機器200は、処理システム201と、制御FPGA 202と、試験定義されたFPGA 204を含む。
処理システム201は、コンピュータ102といったコンピュータ、埋め込み処理システム106〜108といった埋め込み処理デバイス、又は階層101及び1〜4といった2階層処理システムであってもよい。
制御FPGA 202は、例えば、コンピュータ102といったコンピュータの範囲内ではない多様なハウスキーピング機能を実施するように構成される専用FPGAであってもよい。例えば、それらの機能は、メモリの読み取り、ダイ温度の判定、及び試験機器における電力の調整を含んでもよい。この実装において、制御FPGA 202は、構成可能ではない。しかしながら、それは、他の実装において構成可能であってもよい。
試験定義されたFPGA 204は、図1のFPGA 111〜113といった構成可能なFPGAであってもよい。より具体的には、試験定義されたFPGA 204は、対応するDUT、又は試験定義されたFPGAがインターフェース接続されるその一部分上で1つ以上の試験を実施するように構成可能であってもよい。例えば、各試験定義されたFPGAへのFPGAロードは、DUTの多様な態様を試験するために、試験定義されたFPGAによって実行される1つ以上の試験ルーチンを含んでもよい。上記のように、実装されるルーチンは、試験されるデバイス、及び試験中に求められる情報に依存する。各試験定義されたFPGAによって実行される試験ルーチンは、他の試験定義されたFPGAによって実行される他の試験ルーチンとは独立して実行されてもよく、又は、試験定義されたFPGA 204及び試験機器の一部である他の試験定義されたFPGA(図示せず)間での協調が存在してもよい。試験定義されたFPGA、埋め込み処理デバイス、及びコンピュータ間の協調の種類は、図1に関して前述されたものと類似である。
図2の実施例において、制御FGPA 202及び試験定義されたFPGA 204は、別個のデバイスである。他の実装において、それらの機能性は、単一のプログラム可能なFPGAに組み合わせることができる。
図2はまた、ブリッジ205を示す。ブリッジ205は、1つ以上のバス、及び試験機器200に含まれる多様なデバイス間の通信を伝送するための他の適切な電子機器を含んでもよい。
図2に示されるように、処理システム201は、メモリ206と関連付けられ、制御FPGA 202は、メモリ208と関連付けられ、試験定義されたFPGA 204は、メモリ210と関連付けられる。各かかるメモリは、試験データ及び/又は試験プログラムを記憶するため、並びに試験プログラムを実行するために使用されてもよい。この例示的な実装において、各メモリは、その対応するデバイス専用である。しかしながら、制御FPGA 202は、パスを提供してもよく、これを通じて、試験定義されたFPGA 204(又は別のシステム処理デバイス)が、その対応するメモリにアクセスし、これを使用し得る。
ここで図3を参照すると、該図面は、アーキテクチャが実装され得るシステムの実施例を示す。図3は、被試験デバイス(DUT)301を試験するための例示的な試験システム300を示す。試験システム300は、図1又は2の多階層アーキテクチャを有してもよい、テスタ302を含む。テスタ302と相互作用するために、システム300は、ネットワーク接続306上で、テスタ302とインターフェース接続するコンピュータシステム305を含む。以下で記載されるように、コンピュータシステム305は、コンピュータ102(図1)の機能性を組み込んでもよく、又はそれは、試験機器上でコンピュータ102と相互作用する外部コンピュータであってもよい。典型的に、コンピュータシステム305は、DUT 301を試験するためのルーチン及びプログラムの実行を開始するために、テスタ302にコマンドを送信する。かかる試験プログラムの実行は、DUT 301への試験信号の生成及び伝送を開始し、DUTからの応答を収集することができる。多様な種類のDUTがシステム300によって試験されてもよい。例えば、DUTは、アビオニクス、レーダー、兵器、半導体デバイス等であり得る。
試験信号を提供し、DUTから応答を収集するために、テスタ302は、適切なFPGAインターフェースを介して、DUT 301の内部回路のためのインターフェースを提供する1つ以上のコネクタピンに接続される。説明目的で、本実施例において、デバイステスタ302は、試験信号を(DUT 301の内部回路に)送達するために、ハードワイヤ接続を介して、DUT 301のコネクタピンに接続される。デバイステスタ302はまた、デバイステスタ302によって提供される試験信号に応答して、DUT 301で信号を感知する。例えば、電圧信号又は電流信号は、試験信号に応答して、DUTピンで感知されてもよい。かかる単一ポート試験はまた、DUT 301に含まれる他のピン上で実施されてもよい。例えば、テスタ302は、他のピンへ試験信号を提供し、(提供された信号を供給する)伝導体を介して反射された関連信号を収集してもよい。反射された信号を収集することによって、ピンの入力インピーダンスは、他の単一ポート試験量と共に特徴付けられてもよい。他の試験状況において、デジタル信号が、DUT 301上での記憶のためにDUT 301に送信されてもよい。一度記憶されると、DUT 301は、記憶されたデジタル値を読み出し、テスタ302に送信するためにアクセスされてもよい。次いで、正しい値がDUT 301に記憶されているかどうかを判定するために、読み出されたデジタル値は識別され得る。
1ポート測定の実施とともに、2ポート試験もまた、デバイステスタ302によって実施されてもよい。例えば、試験信号は、DUT 301上のピンに注入されてよく、応答信号は、DUT 301の1つ以上の他のピンから収集されてもよい。この応答信号は、デバイステスタ302に提供されて、利得応答、位相応答、及び他のスループット測定量といった量を判定する。
図4も参照すると、DUT(又は複数のDUT)の複数のコネクタピンから試験信号を送信及び収集するために、デバイステスタ302は、多くのピンと通信することができるインターフェースカード401を含む。例えば、インターフェースカード401は、本明細書において説明される1つ以上のFPGAを含み、これは、試験信号をDUTに伝送するため、及び対応する応答を収集するために使用されてもよい。DUT上のピンへの各通信は、チャネルを構成してもよく、多数のチャネルに試験信号を提供することによって、複数の試験が同時に実施され得るため、試験時間が低減され得る。インターフェースカード上に多くのチャネルを有すると共に、複数のインターフェースカードをテスタ302内に含むことによって、全体のチャネル数は増加し、これによって更に試験時間は低減される。本実施例において、複数のインターフェースカードをテスタ302に装着させることができるということを示すために、2つの追加のインターフェースカード402及び403が示されている。
各インターフェースカードは、特定の試験機能を実施するために、例えば、FGPA及び埋め込み処理デバイス(例えば、図1に説明されるように)を含む、専用の集積回路を含んでもよい。この回路は、例えば、ピンエレクトロニクス(PE)試験を実施するためのPE段階、及び試験を実施するためのパラメトリック測定ユニット(PMU)段階で実装されてもよい。典型的に、PMU試験は、(プログラム可能な)DC電圧又は電流信号をDUTに提供して、入力及び出力インピーダンスといった量、漏電電流、並びに他の種類のDC性能特徴を判定することを含む。PE試験は、DC若しくはAC試験信号、又は波形をDUT(例えば、DUT 301)に送信することと、DUTの性能を更に特徴付けるように応答を収集することとを含む。例えば、PE段階は、DUT上での記憶のために2進値のベクトルを表すAC試験信号を(DUTに)伝送してもよい。一度これらの2進値が記憶されると、正しい2進値が記憶されたかどうかを判定するために、DUTはテスタ302によってアクセスされ得る。
いくつかの構成では、インターフェースデバイスは、テスタ302からDUTまで1つ以上の伝導体を接続するために使用されてもよい。例えば、DUTは、テスタと接続するインターフェース接続アダプタ(ICA)とインターフェース接続するインターフェース試験アダプタ(ITA)に接続してもよい。DUT(例えば、DUT 301)は、各DUTピンへのアクセスを提供するために、デバイスインターフェースボード(DIB)上に装着されてもよい。かかる構成において、DUT伝導体は、DUTの適切なピン(複数を含む)上に試験信号を配置するために、DIBに接続されてもよい。更に、いくつかの構成において、テスタ302は、インターフェースカード401〜403によって提供されるチャネルを、1つ又は複数のDUTにインターフェース接続するために2つ以上のDIBに接続してもよい。
インターフェースカード401〜403によって実施される試験を開始及び制御するために、テスタ302は、試験信号を生成し、DUT応答を分析するために、試験パラメータ(例えば、試験信号電圧レベル、試験信号電流レベル、デジタル値等)を提供するためのPEコントローラ408(例えば、システム処理デバイス内に、埋め込み処理デバイス内に、又はプログラム可能な論理内に)を含む。テスタ302はまた、コンピュータシステム305が、テスタ302によって実行される動作を制御することを可能にし、かつデータ(例えば、試験パラメータ、DUT応答等)が、テスタ302間で、及びコンピュータシステム305に移されることを可能にするネットワークインターフェース409を含む。
コンピュータシステム、又は試験システム300上で使用されるか、若しくはそれと関連付けられる別の処理デバイスは、デバイステスタとの有効な通信チャネルを通じて、テスタ302上で実行される試験プログラムとの通信を交換するように構成されてもよい。コンピュータシステムは、図1のコンピュータ102であってもよく、又はそれを含んでもよい。代替的に、コンピュータ102は、テスタ302の一部であってもよく、図4で説明されるコンピュータシステムは、コンピュータ102と通信してもよい。
ここまでは、システム処理デバイス、埋め込み処理デバイス、又はプログラム可能な論理を使用した試験の実施について説明している。しかしながら、本明細書において説明される場合、試験は、システム処理デバイス、埋め込み処理デバイス、又はプログラム可能な論理の組み合わせを使用して実施されてもよい。例えば、これらの異なる要素の各々は、同じデバイス又はその一部を試験するために、1つ以上の試験プログラムを同時に実行する場合がある。同様に、これらの異なる要素は、例えば、システム処理デバイス(例えば、図1の102)が、試験順序の第1の部分を実施し、埋め込み処理デバイス(例えば、図1の106)が、同じ試験順序の第2の部分を実施し、プログラム可能な論理(例えば、図1のFPGA 111)が、同じ試験順序の第3の部分を実施するように、試験を協調させてもよい。本明細書において説明される試験機器の異なるプログラム可能な要素の間で、任意の適切な協調が行われてもよい。
更に、いくつかの実装において、1階層の処理は、回避されてもよい。例えば、試験は、システム処理デバイス(例えば、102)及びプログラム可能な論理(例えば、FPGA 111)を使用するが、埋め込み処理デバイスを使用せずに行われてもよい。かかる実装において、システム処理デバイスとプログラム可能な論理との間の通信は、埋め込み処理デバイスを通過しても、又は埋め込み処理デバイス階層を全てバイパスしてもよい。
いくつかの実装において、4つ以上の階層の処理デバイスが存在してもよい。例えば、2階層の埋め込み処理デバイスが存在してもよい(結果として、例えば、合計で4階層になる)。例えば、単一のデバイスの試験を協調させるために、単一の埋め込み処理デバイスが使用されてもよく、その単一のデバイスの異なる態様又は特徴を試験するために、(その単一の埋め込み処理デバイスの指令の下で)異なる埋め込み処理デバイスが使用されてもよい。
いくつかの実装において、1つ以上の階層の処理デバイスが、図1のシステムから排除されてもよい。例えば、いくつかの実装は、1階層の埋め込み処理デバイスを含まない場合がある。かかる例示的なシステムにおいて、システム処理デバイス(例えば、図1の102)及びプログラム可能な論理(例えば、FPGA 111〜113)だけが存在してもよい。この点で、本明細書において説明される試験機器において、階層の任意の適切な組み合わせが採用されてもよい。
いくつかの実装において、システム処理デバイス(例えば、図1の102)は、試験機器の外部にあってもよい。例えば、外部のコンピュータが、試験機器の動作を制御するために、採用されてもよく、本明細書において説明される様式で試験機器上の埋め込み処理デバイス(複数を含む)及びプログラム可能な論理と相互作用してもよい。他の実装において、システム処理デバイスは、試験機器の一部であっても、又は試験機器から遠隔(例えば、ネットワーク上から試験機器に接続される)であってもよい。
いくつかの実装において、プログラム可能な論理は、プログラム不可能な論理と置換されてもよい。例えば、FPGAを使用するのではなく、1つ以上の特定用途向け集積回路(ASIC)が、本明細書において説明されるプログラム可能な論理の代わりに、又は加えて、試験機器に組み込まれてもよい。
本明細書において説明される機能性、又はその一部、及び多様な修正(以下、「機能」)は、本明細書において説明されるハードウェアに限定されない。機能の全て又は一部は、1つ以上のデータ処理装置、例えば、プログラム可能なプロセッサ、コンピュータ、複数のコンピュータ、及び/又はプログラム可能な論理構成要素の動作により実行されるか、又はそれを制御するためのコンピュータプログラム製品、例えば、1つ以上の非一時的機械可読媒体といった情報担体において明確に実現されるコンピュータプログラムを少なくとも部分的に介して、実装することができる。
コンピュータプログラムは、コンパイラ型又はインタープリタ型言語などのプログラミング言語の任意の形態で書かれることも可能であり、独立プログラムとして、又はモジュール、コンポーネント、サブルーチン、オブジェクト、若しくはその他のコンピューティング環境での使用に好適なユニットとしてなど任意の形態で展開されてもよい。コンピュータプログラムは、1つのコンピュータ上で、又は一箇所にあるか、若しくは複数箇所に分布してネットワークで相互接続された複数のコンピュータ上で実行されるように展開され得る。
機能の全部又は一部の実施に関わる動作は、校正プロセスの機能を実施するための1つ以上のコンピュータプログラムを実行する、1つ以上のプログラム可能なプロセスによって実施され得る。機能の全て又は一部は、特殊目的論理回路、例えば、FPGA及び/又はASIC(特定用途向け集積回路)として実装することができる。
コンピュータプログラムの実行に好適なプロセッサとしては、例として、汎用マイクロプロセッサ及び専用マイクロプロセッサの双方、並びに任意の種類のデジタルコンピュータの、1つ以上の任意のプロセッサが挙げられる。一般に、プロセッサは、命令及びデータを、読み取り専用メモリ又はランダムアクセスメモリ又は両方から受け取る。コンピュータの構成要素は、命令を実行するためのプロセッサ、並びに命令及びデータを記憶するための1つ以上のメモリデバイスを含む。
本明細書において説明される異なる実施形態の構成要素は、組み合わされて、上記に特に説明されていない他の実施形態を形成してもよい。構成要素は、その動作に悪影響を与えることなく、図1〜4に示される回路から除外されてもよい。更に、多様な別個の構成要素が組み合わされ、1つ以上の個々の構成要素を形成し、本明細書において説明される機能を実施してもよい。
本明細書において特に説明されない他の実施形態もまた、以下の請求項の範囲内となる。
Claims (20)
- 試験機器であって、
前記試験機器にインターフェース接続されたデバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラム可能であり、前記試験機器の動作を制御するようにプログラムされる第1の処理システムと、
デバイス試験専用である第2の処理システムであって、前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラム可能である第2の処理システムと、
前記試験機器と前記デバイスとの間のインターフェースとして作用するように構成されるプログラム可能な論理であって、前記デバイス上で1つ以上の試験を実施するように構成可能であるプログラム可能な論理とを備え、
前記第1の処理システム及び前記第2の処理システムが、前記プログラム可能な論理を介して、前記デバイスにアクセスするようにプログラム可能である試験機器。 - 前記第1の処理システムが第1の試験待ち時間を有し、前記第2の処理システムが第2の試験待ち時間を有し、前記プログラム可能な論理が第3の試験待ち時間を有し、前記第1の試験待ち時間が前記第2の試験待ち時間を上回り、前記第2の試験待ち時間が前記第3の試験待ち時間を上回る、請求項1に記載の試験機器。
- 前記第1の試験待ち時間がミリ秒単位であり、前記第2の試験待ち時間がマイクロ秒単位であり、前記第3の試験待ち時間がナノ秒単位である、請求項2に記載の試験機器。
- 前記第1の処理システムが、前記試験機器にインターフェース接続された前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされ、
前記第2の処理システムが、前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
構成される前記プログラム可能な論理が、前記デバイス上で1つ以上の試験を実施するように構成されない、請求項1に記載の試験機器。 - 前記第1の処理システムが、前記試験機器にインターフェース接続された前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
前記第2の処理システムが、前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされ、
前記プログラム可能な論理が、前記デバイス上で1つ以上の試験を実施するように構成されない、請求項1に記載の試験機器。 - 前記第1の処理システムが、前記試験機器にインターフェース接続された前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
前記第2の処理システムが、前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
前記プログラム可能な論理が、前記デバイス上で1つ以上の試験を実施するように構成される、請求項1に記載の試験機器。 - 前記第1の処理システムが、ウィンドーイングオペレーティングシステムを実行する処理デバイスを備え、
前記第2の処理システムが、1つ以上の処理デバイスを備え、前記1つ以上の処理デバイスの各々が、前記試験機器によって試験されるべき異なるデバイスに対応し、
前記プログラム可能な論理が、1つ以上のフィールドプログラマブルゲートアレイ(FPGA)を備え、前記1つ以上のFPGAの各々が、前記試験機器によって試験されるべき異なるデバイスに対応する、請求項1に記載の試験機器。 - 前記プログラム可能な論理が、フィールドプログラマブルゲートアレイ(FPGA)を備え、前記FPGAのうちの少なくとも1つが、前記デバイス上で1つ以上の試験を実施するように構成可能であるプログラム可能な論理であり、前記FPGAのうちの少なくとも1つが、試験されるべき前記デバイスとのデータの交換を含まない機能を実施するように事前プログラムされる、請求項1に記載の試験機器。
- 前記第1の処理システム、前記第2の処理システム、及び前記プログラム可能な論理のうちの少なくとも1つが、1つ以上のインターフェースを介して、再プログラム可能である、請求項1に記載の試験機器。
- 前記試験機器の制御動作が、ネットワーク上の前記試験機器と1つ以上のエンティティとの間の通信を交換すること、マルウェアに対して前記試験機器を走査すること、及びメモリ管理機能を実施することのうちの1つ以上を含む、請求項1に記載の試験機器。
- 試験機器であって、
前記試験機器の外部の環境と相互作用するための第1の階層システムであって、デバイス上で試験動作を実施するようにプログラム可能である第1の階層システムと、
前記デバイス上で試験動作を実施するようにプログラム可能である第2の階層システムと、
前記デバイスにインターフェース接続するための第3の階層システムであって、前記第3の階層システムが、前記デバイス上で試験動作を実施するように構成可能であり、前記第1の階層システム及び前記第2の階層システムが、前記第3の階層システムを通じて、前記デバイスにアクセスするようにプログラムされる、試験機器。 - 前記第1の階層システムが第1の試験待ち時間を有し、前記第2の階層システムが第2の試験待ち時間を有し、前記第3の階層システムが第3の試験待ち時間を有し、前記第1の試験待ち時間が前記第2の試験待ち時間を上回り、前記第2の試験待ち時間が前記第3の試験待ち時間を上回る、請求項11に記載の試験機器。
- 前記第1の試験待ち時間がミリ秒単位であり、前記第2の試験待ち時間がマイクロ秒単位であり、前記第3の試験待ち時間がナノ秒単位である、請求項12に記載の試験機器。
- 前記第1の階層システムが、前記試験機器にインターフェース接続された前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされ、
前記第2の階層システムが、前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
構成される第3の階層システムが、前記デバイス上で1つ以上の試験を実施するように構成されない、請求項11に記載の試験機器。 - 前記第1の階層システムが、前記試験機器にインターフェース接続された前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
前記第2の階層システムが、前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされ、
第3の階層システムが、前記デバイス上で1つ以上の試験を実施するように構成されない、請求項11に記載の試験機器。 - 前記第1の階層システムが、前記試験機器にインターフェース接続された前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
前記第2の階層システムが、前記デバイスを試験するために、1つ以上の試験プログラムを実行するようにプログラムされず、
前記第3の階層システムが、前記デバイス上で1つ以上の試験を実施するように構成される、請求項11に記載の試験機器。 - 前記第1の階層システムが、ウィンドーイングオペレーティングシステムを実行する処理デバイスを備え、
前記第2の階層システムが、1つ以上の処理デバイスを備え、前記1つ以上の処理デバイスの各々が、前記試験機器によって試験されるべき異なるデバイスに対応し、
前記第3の階層システムが、1つ以上のフィールドプログラマブルゲートアレイ(FPGA)を備え、前記1つ以上のFPGAの各々が、前記試験機器によって試験されるべき異なるデバイスに対応する、請求項11に記載の試験機器。 - 前記第3の階層システムが、フィールドプログラマブルゲートアレイ(FPGA)を備え、前記FPGAのうちの少なくとも1つが、前記デバイス上で1つ以上の試験を実施するように構成可能であるプログラム可能な論理であり、前記FPGAのうちの少なくとも1つが、試験されるべき前記デバイスとのデータの交換を含まない機能を実施するように事前プログラムされる、請求項11に記載の試験機器。
- 前記第1の階層システム、前記第2の階層システム、及び前記第3の階層システムのうちの少なくとも1つが、1つ以上のインターフェースを介して再プログラム可能である、請求項11に記載の試験機器。
- 前記試験機器の制御動作が、ネットワーク上の前記試験機器と1つ以上のエンティティとの間の通信を交換すること、マルウェアに対して前記試験機器を走査すること、及びメモリ管理機能を実施することのうちの1つ以上を含む、請求項11に記載の試験機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/284,483 | 2011-10-28 | ||
US13/284,483 US9759772B2 (en) | 2011-10-28 | 2011-10-28 | Programmable test instrument |
PCT/US2012/056245 WO2013062691A1 (en) | 2011-10-28 | 2012-09-20 | Programmable test instrument |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014532861A true JP2014532861A (ja) | 2014-12-08 |
Family
ID=48168295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014538795A Withdrawn JP2014532861A (ja) | 2011-10-28 | 2012-09-20 | プログラム可能な試験機器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9759772B2 (ja) |
EP (1) | EP2771705A4 (ja) |
JP (1) | JP2014532861A (ja) |
KR (1) | KR101950731B1 (ja) |
IN (1) | IN2014CN02498A (ja) |
WO (1) | WO2013062691A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
US9116785B2 (en) | 2013-01-22 | 2015-08-25 | Teradyne, Inc. | Embedded tester |
US10156611B2 (en) | 2013-09-12 | 2018-12-18 | Teradyne, Inc. | Executing code on a test instrument in response to an event |
DE102014223469A1 (de) | 2014-11-18 | 2016-05-19 | Robert Bosch Gmbh | Elektronische Steuereinrichtung für Radarsensoren |
WO2018089295A1 (en) * | 2016-11-08 | 2018-05-17 | Xcerra Corporation | Multi-node testing system and method |
US10677815B2 (en) * | 2018-06-08 | 2020-06-09 | Teradyne, Inc. | Test system having distributed resources |
US10387356B1 (en) | 2018-10-02 | 2019-08-20 | Teradyne, Inc. | Generating timestamps on a packet-oriented bus |
US11408927B2 (en) | 2019-06-18 | 2022-08-09 | Teradyne, Inc. | Functional testing with inline parametric testing |
Family Cites Families (242)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US588385A (en) | 1897-08-17 | David w | ||
US604448A (en) | 1898-05-24 | George w | ||
US3864670A (en) | 1970-09-30 | 1975-02-04 | Yokogawa Electric Works Ltd | Dual computer system with signal exchange system |
US3810120A (en) | 1971-02-12 | 1974-05-07 | Honeywell Inf Systems | Automatic deactivation device |
US3800090A (en) | 1972-07-27 | 1974-03-26 | Bell Telephone Labor Inc | Communication and telemetry arrangement |
US3789360A (en) | 1972-10-13 | 1974-01-29 | Harris Intertype Corp | Convolutional decoder |
US3833888A (en) | 1973-02-05 | 1974-09-03 | Honeywell Inf Systems | General purpose digital processor for terminal devices |
US3873818A (en) | 1973-10-29 | 1975-03-25 | Ibm | Electronic tester for testing devices having a high circuit density |
USRE32326E (en) | 1974-01-17 | 1987-01-06 | IRD, Inc. | Row grabbing system |
US4042972A (en) | 1974-09-25 | 1977-08-16 | Data General Corporation | Microprogram data processing technique and apparatus |
US4038533A (en) | 1976-09-29 | 1977-07-26 | Allen-Bradley Company | Industrial control processor system |
US4195351A (en) | 1978-01-27 | 1980-03-25 | International Business Machines Corporation | Loop configured data transmission system |
DE3176290D1 (en) | 1980-03-19 | 1987-08-06 | Toshiba Kk | Information processing system incorporating 1-chip arithmetic control unit of very large scale integrated semiconductor element |
US4357703A (en) | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
US4481625A (en) | 1981-10-21 | 1984-11-06 | Elxsi | High speed data bus system |
US4509008A (en) | 1982-04-20 | 1985-04-02 | International Business Machines Corporation | Method of concurrently testing each of a plurality of interconnected integrated circuit chips |
US4525802A (en) | 1982-05-14 | 1985-06-25 | Cache Technology Corporation | Portable electronic testing apparatus |
US4496985A (en) | 1982-07-21 | 1985-01-29 | General Electric Company | Line-locked digital fluorography system |
US4511968A (en) | 1983-03-24 | 1985-04-16 | Mds-Qantel, Inc. | Communication channel interface unit |
US4807147A (en) | 1983-10-20 | 1989-02-21 | Burr-Brown Corporation | Sampling wave-form digitizer for dynamic testing of high speed data conversion components |
US4658209A (en) | 1984-01-30 | 1987-04-14 | Page Robert E | Universal test board, serial input (for synthesizer testing) |
US4823363A (en) | 1985-07-09 | 1989-04-18 | Nec Corporation | Phase-locked clock regeneration circuit for digital transmission systems |
DE3526485A1 (de) | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
JPS6272248A (ja) | 1985-09-25 | 1987-04-02 | Hitachi Ltd | デ−タ伝送システムの現用予備切替方法 |
JPS6337894A (ja) | 1986-07-30 | 1988-02-18 | Mitsubishi Electric Corp | ランダムアクセスメモリ |
US4890102A (en) | 1987-05-26 | 1989-12-26 | Cabletron, Inc. | Visual display for communication network monitoring and troubleshooting |
US5218684A (en) | 1987-09-04 | 1993-06-08 | Digital Equipment Corporation | Memory configuration system |
US4901259A (en) | 1988-08-15 | 1990-02-13 | Lsi Logic Corporation | Asic emulator |
JPH0778994B2 (ja) | 1989-10-11 | 1995-08-23 | 三菱電機株式会社 | 半導体記憶装置 |
US5049814A (en) | 1989-12-27 | 1991-09-17 | Lsi Logic Corporation | Testing of integrated circuits using clock bursts |
JPH03209737A (ja) | 1990-01-11 | 1991-09-12 | Tokyo Electron Ltd | プローブ装置 |
US5289116A (en) | 1990-05-31 | 1994-02-22 | Hewlett Packard Company | Apparatus and method for testing electronic devices |
US5072175A (en) | 1990-09-10 | 1991-12-10 | Compaq Computer Corporation | Integrated circuit having improved continuity testability and a system incorporating the same |
JPH04122141A (ja) | 1990-09-13 | 1992-04-22 | Nec Corp | バス試験方式 |
US5061033A (en) | 1990-12-03 | 1991-10-29 | Motorola, Inc. | Removable optical interconnect for electronic modules |
US5177630A (en) | 1990-12-14 | 1993-01-05 | Westinghouse Electric Corp. | Method and apparatus for generating and transferring high speed data for high speed testing applications |
JP3180362B2 (ja) | 1991-04-04 | 2001-06-25 | 日本電気株式会社 | 情報処理装置 |
JP2745251B2 (ja) | 1991-06-12 | 1998-04-28 | 三菱電機株式会社 | 半導体メモリ装置 |
US5295079A (en) | 1991-07-18 | 1994-03-15 | National Semiconductor Corporation | Digital testing techniques for very high frequency phase-locked loops |
JP3500633B2 (ja) | 1992-02-07 | 2004-02-23 | セイコーエプソン株式会社 | マイクロエレクトロニクス・デバイスのエミュレーション方法及びエミュレーション装置並びにシミュレーション装置 |
US5475624A (en) | 1992-04-30 | 1995-12-12 | Schlumberger Technologies, Inc. | Test generation by environment emulation |
US5477160A (en) | 1992-08-12 | 1995-12-19 | Fujitsu Limited | Module test card |
US5471524A (en) | 1992-09-15 | 1995-11-28 | Donald G. Colvin | Toll call restrictor method and apparatus |
GB2271429B (en) | 1992-09-30 | 1997-01-22 | Seiko Epson Corp | Digital tester |
US5490282A (en) | 1992-12-08 | 1996-02-06 | International Business Machines Corporation | Interface having serializer including oscillator operating at first frequency and deserializer including oscillator operating at second frequency equals half first frequency for minimizing frequency interference |
US5345109A (en) | 1993-03-30 | 1994-09-06 | Intel Corporation | Programmable clock circuit |
US5339279A (en) | 1993-05-07 | 1994-08-16 | Motorola, Inc. | Block erasable flash EEPROM apparatus and method thereof |
US5410547A (en) | 1993-06-17 | 1995-04-25 | Cirrus Logic, Inc. | Video controller IC with built-in test circuit and method of testing |
US5493519A (en) | 1993-08-16 | 1996-02-20 | Altera Corporation | High voltage driver circuit with fast current limiting for testing of integrated circuits |
US5444716A (en) | 1993-08-30 | 1995-08-22 | At&T Corp. | Boundary-scan-based system and method for test and diagnosis |
US5524114A (en) | 1993-10-22 | 1996-06-04 | Lsi Logic Corporation | Method and apparatus for testing semiconductor devices at speed |
US6064213A (en) | 1993-11-16 | 2000-05-16 | Formfactor, Inc. | Wafer-level burn-in and test |
TW253031B (ja) | 1993-12-27 | 1995-08-01 | At & T Corp | |
US5604888A (en) | 1994-04-07 | 1997-02-18 | Zycad Corporation | Emulation system employing motherboard and flexible daughterboards |
US5550480A (en) | 1994-07-05 | 1996-08-27 | Motorola, Inc. | Method and means for controlling movement of a chuck in a test apparatus |
US5781718A (en) | 1994-08-19 | 1998-07-14 | Texas Instruments Incorporated | Method for generating test pattern sets during a functional simulation and apparatus |
US5583893A (en) | 1994-08-19 | 1996-12-10 | Texas Instruments Incorporated | Method and apparatus for safely suspending and resuming operation of an electronic device |
US6334219B1 (en) | 1994-09-26 | 2001-12-25 | Adc Telecommunications Inc. | Channel selection for a hybrid fiber coax network |
US5528136A (en) | 1994-10-06 | 1996-06-18 | Teradyne, Inc. | VLSI component tester with average current measuring capability |
US5606567A (en) | 1994-10-21 | 1997-02-25 | Lucent Technologies Inc. | Delay testing of high-performance digital components by a slow-speed tester |
US5566296A (en) | 1994-10-26 | 1996-10-15 | Fujitsu Limited | Method and apparatus for eliminating noises with a read operation of magnetic disk unit |
US5583874A (en) | 1994-12-07 | 1996-12-10 | Infonet Computer Systems, Inc. | 10Base-T portable link tester |
US5598156A (en) | 1995-01-13 | 1997-01-28 | Micron Display Technology, Inc. | Serial to parallel conversion with phase locked loop |
US5778004A (en) | 1995-06-02 | 1998-07-07 | Unisys Corporation | Vector translator |
US5600257A (en) | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
US5675813A (en) | 1995-10-26 | 1997-10-07 | Microsoft Corporation | System and method for power control in a universal serial bus |
US5614838A (en) | 1995-11-03 | 1997-03-25 | International Business Machines Corporation | Reduced power apparatus and method for testing high speed components |
US5889936A (en) | 1995-11-22 | 1999-03-30 | Cypress Semiconductor Corporation | High speed asynchronous digital testing module |
US5807767A (en) | 1996-01-02 | 1998-09-15 | Micron Technology, Inc. | Technique for attaching die to leads |
US5740086A (en) | 1996-01-11 | 1998-04-14 | Advantest Corp. | Semiconductor test system linked to cad data |
US5896534A (en) | 1996-01-26 | 1999-04-20 | Dell Usa, L.P. | Operating system independent apparatus and method for supporting input/output devices unsupported by executing programs |
US5633899A (en) | 1996-02-02 | 1997-05-27 | Lsi Logic Corporation | Phase locked loop for high speed data capture of a serial data stream |
AU1678697A (en) | 1996-02-06 | 1997-08-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Assembly and method for testing integrated circuit devices |
US5943506A (en) | 1996-03-25 | 1999-08-24 | Intel Corporation | System for facilitating data I/O between serial bus input device and non-serial bus cognition application by generating alternate interrupt and shutting off interrupt triggering activities |
US5845151A (en) | 1996-04-08 | 1998-12-01 | Vlsi Technology, Inc. | System using descriptor and having hardware state machine coupled to DMA for implementing peripheral device bus mastering via USB controller or IrDA controller |
US5784581A (en) | 1996-05-03 | 1998-07-21 | Intel Corporation | Apparatus and method for operating a peripheral device as either a master device or a slave device |
JPH09321102A (ja) | 1996-05-31 | 1997-12-12 | Tokyo Electron Ltd | 検査装置 |
CA2252754C (en) | 1996-06-06 | 2005-10-18 | The Boeing Company | Method for improving the accuracy of machines |
US5844856A (en) | 1996-06-19 | 1998-12-01 | Cirrus Logic, Inc. | Dual port memories and systems and methods using the same |
JP2814997B2 (ja) | 1996-08-08 | 1998-10-27 | 株式会社アドバンテスト | 半導体試験装置 |
US5859993A (en) | 1996-08-30 | 1999-01-12 | Cypress Semiconductor Corporation | Dual ROM microprogrammable microprocessor and universal serial bus microcontroller development system |
JP3006516B2 (ja) | 1996-10-18 | 2000-02-07 | 日本電気株式会社 | 半導体装置 |
US5946472A (en) | 1996-10-31 | 1999-08-31 | International Business Machines Corporation | Apparatus and method for performing behavioral modeling in hardware emulation and simulation environments |
US5954827A (en) | 1996-12-23 | 1999-09-21 | Micron Electronics, Inc. | Method and system for indicating computer status |
US6002868A (en) | 1996-12-31 | 1999-12-14 | Compaq Computer Corporation | Test definition tool |
US6551844B1 (en) | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
US5951704A (en) | 1997-02-19 | 1999-09-14 | Advantest Corp. | Test system emulator |
US5915231A (en) | 1997-02-26 | 1999-06-22 | Micron Technology, Inc. | Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture |
TW423162B (en) | 1997-02-27 | 2001-02-21 | Toshiba Corp | Power voltage supplying circuit and semiconductor memory including the same |
US5937154A (en) | 1997-03-05 | 1999-08-10 | Hewlett-Packard Company | Manufacturing functional testing of computing devices using microprogram based functional tests applied via the devices own emulation debug port |
DE19711767A1 (de) | 1997-03-21 | 1998-09-24 | Alsthom Cge Alcatel | Netzabschlußeinrichtung |
US6073193A (en) | 1997-04-24 | 2000-06-06 | Cypress Semiconductor Corp. | Fail safe method and apparatus for a USB device |
US6004835A (en) | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region |
US5807763A (en) | 1997-05-05 | 1998-09-15 | International Business Machines Corporation | Electric field test of integrated circuit component |
US6044481A (en) | 1997-05-09 | 2000-03-28 | Artisan Components, Inc. | Programmable universal test interface for testing memories with different test methodologies |
US5887050A (en) | 1997-05-09 | 1999-03-23 | Siemens Building Technologies, Inc. | Repeater apparatus having isolation circuit |
US6266721B1 (en) | 1997-05-13 | 2001-07-24 | Micron Electronics, Inc. | System architecture for remote access and control of environmental management |
JP3570879B2 (ja) | 1997-07-09 | 2004-09-29 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6023428A (en) | 1997-07-28 | 2000-02-08 | Texas Instruments Incorporated | Integrated circuit device having a memory array with segmented bit lines and method of operation |
US5959911A (en) | 1997-09-29 | 1999-09-28 | Siemens Aktiengesellschaft | Apparatus and method for implementing a bank interlock scheme and related test mode for multibank memory devices |
US5990815A (en) | 1997-09-30 | 1999-11-23 | Raytheon Company | Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC) |
US6360271B1 (en) | 1999-02-02 | 2002-03-19 | 3Com Corporation | System for dynamic jitter buffer management based on synchronized clocks |
US6028439A (en) | 1997-10-31 | 2000-02-22 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
DE69842191D1 (de) | 1997-11-05 | 2011-05-05 | Tokyo Electron Ltd | Halbleiterscheibenhaltevorrichtung |
JP3476665B2 (ja) | 1997-11-13 | 2003-12-10 | 富士通株式会社 | 中継装置試験システム及び通信装置並びに通信方法 |
US6157975A (en) | 1998-01-07 | 2000-12-05 | National Semiconductor Corporation | Apparatus and method for providing an interface to a compound Universal Serial Bus controller |
US6133610A (en) | 1998-01-20 | 2000-10-17 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture |
US5883852A (en) | 1998-02-23 | 1999-03-16 | Dynachip Corporation | Configurable SRAM for field programmable gate array |
US5969986A (en) | 1998-06-23 | 1999-10-19 | Invox Technology | High-bandwidth read and write architectures for non-volatile memories |
JPH11260872A (ja) | 1998-03-14 | 1999-09-24 | Tokyo Electron Ltd | スクリーニングプローバ |
US5930168A (en) | 1998-03-20 | 1999-07-27 | Micron Technology, Inc. | Flash memory with adjustable write operation timing |
US6363085B1 (en) | 1998-03-23 | 2002-03-26 | Multivideo Labs, Inc. | Universal serial bus repeater |
US6288559B1 (en) | 1998-03-30 | 2001-09-11 | International Business Machines Corporation | Semiconductor testing using electrically conductive adhesives |
US6074904A (en) | 1998-04-21 | 2000-06-13 | Advanced Micro Devices, Inc. | Method and structure for isolating semiconductor devices after transistor formation |
US6146970A (en) | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
US6304982B1 (en) | 1998-07-14 | 2001-10-16 | Autodesk, Inc. | Network distributed automated testing system |
US6324663B1 (en) | 1998-10-22 | 2001-11-27 | Vlsi Technology, Inc. | System and method to test internal PCI agents |
US6393588B1 (en) | 1998-11-16 | 2002-05-21 | Windbond Electronics Corp. | Testing of USB hub |
US6202103B1 (en) | 1998-11-23 | 2001-03-13 | 3A International, Inc. | Bus data analyzer including a modular bus interface |
US6320811B1 (en) | 1998-12-10 | 2001-11-20 | Cypress Semiconductor Corp. | Multiport memory scheme |
US6154803A (en) | 1998-12-18 | 2000-11-28 | Philips Semiconductors, Inc. | Method and arrangement for passing data between a reference chip and an external bus |
US6232904B1 (en) | 1998-12-23 | 2001-05-15 | Polaroid Corporation | Scanning system for film recorder |
US6343260B1 (en) | 1999-01-19 | 2002-01-29 | Sun Microsystems, Inc. | Universal serial bus test system |
FR2789502B1 (fr) | 1999-02-08 | 2001-08-10 | Bull Sa | Procede et outil d'analyse et de localisation de pannes materielles dans une machine informatique |
US6452411B1 (en) | 1999-03-01 | 2002-09-17 | Formfactor, Inc. | Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses |
US6627954B1 (en) | 1999-03-19 | 2003-09-30 | Silicon Wave, Inc. | Integrated circuit capacitor in a silicon-on-insulator integrated circuit |
US6345373B1 (en) | 1999-03-29 | 2002-02-05 | The University Of California | System and method for testing high speed VLSI devices using slower testers |
US6148354A (en) | 1999-04-05 | 2000-11-14 | M-Systems Flash Disk Pioneers Ltd. | Architecture for a universal serial bus-based PC flash disk |
US6363506B1 (en) * | 1999-04-13 | 2002-03-26 | Agere Systems Guardian Corp. | Method for self-testing integrated circuits |
US6400173B1 (en) | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
US6985848B2 (en) | 2000-03-02 | 2006-01-10 | Texas Instruments Incorporated | Obtaining and exporting on-chip data processor trace and timing information |
US6724848B1 (en) | 2000-03-06 | 2004-04-20 | Intel Corporation | Sync regeneration in a universal serial bus |
US6404218B1 (en) | 2000-04-24 | 2002-06-11 | Advantest Corp. | Multiple end of test signal for event based test system |
US6531335B1 (en) | 2000-04-28 | 2003-03-11 | Micron Technology, Inc. | Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods |
US6571357B1 (en) | 2000-04-29 | 2003-05-27 | Hewlett-Packard Development Company, L.P. | High speed device emulation computer system tester |
US6735720B1 (en) | 2000-05-31 | 2004-05-11 | Microsoft Corporation | Method and system for recovering a failed device on a master-slave bus |
US6978335B2 (en) | 2000-06-30 | 2005-12-20 | 02Micro International Limited | Smart card virtual hub |
US6603323B1 (en) | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
US6535831B1 (en) | 2000-07-14 | 2003-03-18 | 3Com Corporation | Method for sourcing three level data from a two level tester pin faster than the maximum rate of a tester |
US6526557B1 (en) | 2000-07-25 | 2003-02-25 | Xilinx, Inc. | Architecture and method for partially reconfiguring an FPGA |
US6483330B1 (en) | 2000-09-11 | 2002-11-19 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using wafer interposers |
US6959257B1 (en) | 2000-09-11 | 2005-10-25 | Cypress Semiconductor Corp. | Apparatus and method to test high speed devices with a low speed tester |
US6812726B1 (en) | 2002-11-27 | 2004-11-02 | Inapac Technology, Inc. | Entering test mode and accessing of a packaged semiconductor device |
US6527563B2 (en) | 2000-10-04 | 2003-03-04 | Gary A. Clayton | Grid interposer |
US6515484B1 (en) | 2000-10-31 | 2003-02-04 | Associated Research, Inc. | Electrical test instrument having an improved operator interface |
US6627484B1 (en) | 2000-11-13 | 2003-09-30 | Advanced Micro Devices, Inc. | Method of forming a buried interconnect on a semiconductor on insulator wafer and a device including a buried interconnect |
US7381630B2 (en) | 2001-01-02 | 2008-06-03 | The Charles Stark Draper Laboratory, Inc. | Method for integrating MEMS device and interposer |
JP2002236148A (ja) | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法 |
US6558994B2 (en) | 2001-03-01 | 2003-05-06 | Chartered Semiconductors Maufacturing Ltd. | Dual silicon-on-insulator device wafer die |
US6856150B2 (en) | 2001-04-10 | 2005-02-15 | Formfactor, Inc. | Probe card with coplanar daughter card |
US6700396B1 (en) | 2001-05-16 | 2004-03-02 | Ltx Corporation | Integrated micromachine relay for automated test equipment applications |
US6912778B2 (en) | 2001-07-19 | 2005-07-05 | Micron Technology, Inc. | Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices |
US6871307B2 (en) | 2001-10-10 | 2005-03-22 | Tower Semiconductorltd. | Efficient test structure for non-volatile memory and other semiconductor integrated circuits |
US6826721B2 (en) | 2001-11-01 | 2004-11-30 | Agilent Technoloiges, Inc. | Data accelerator and methods for increasing data throughput |
US20030115517A1 (en) | 2001-12-18 | 2003-06-19 | Rutten Ivo Wilhelmus Johaooes Marie | Microprocessor-based probe for integrated circuit testing |
US6917998B1 (en) | 2001-12-21 | 2005-07-12 | Lsi Logic Corporation | Reusable complex multi-bus system hardware prototype system |
US6549155B1 (en) | 2002-01-30 | 2003-04-15 | Texas Instruments Incorporated | Signal conversion using coarse and fine digital to analog converters |
JP3934434B2 (ja) | 2002-02-19 | 2007-06-20 | 富士通株式会社 | 回路の試験装置 |
JP4100936B2 (ja) | 2002-03-01 | 2008-06-11 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7127708B2 (en) | 2002-03-28 | 2006-10-24 | Lucent Technologies Inc. | Concurrent in-system programming of programmable devices |
JP2003307545A (ja) | 2002-04-15 | 2003-10-31 | Hitachi Ltd | 半導体検査装置、半導体集積回路装置、検査方法および製造方法 |
US6825683B1 (en) | 2002-04-18 | 2004-11-30 | Cypress Semiconductor Corporation | System and method for testing multiple integrated circuits that are in the same package |
US7319688B2 (en) | 2002-05-06 | 2008-01-15 | Extricom Ltd. | LAN with message interleaving |
US6965244B2 (en) | 2002-05-08 | 2005-11-15 | Formfactor, Inc. | High performance probe system |
US6798225B2 (en) | 2002-05-08 | 2004-09-28 | Formfactor, Inc. | Tester channel to multiple IC terminals |
US6847218B1 (en) | 2002-05-13 | 2005-01-25 | Cypress Semiconductor Corporation | Probe card with an adapter layer for testing integrated circuits |
US6636061B1 (en) | 2002-07-10 | 2003-10-21 | Agilent Technologies, Inc. | Method and apparatus for configurable hardware augmented program generation |
US6812691B2 (en) | 2002-07-12 | 2004-11-02 | Formfactor, Inc. | Compensation for test signal degradation due to DUT fault |
US7102367B2 (en) | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
US6759865B1 (en) | 2002-07-30 | 2004-07-06 | Cypress Semiconductor Corporation | Array of dice for testing integrated circuits |
JP3898609B2 (ja) | 2002-09-17 | 2007-03-28 | 株式会社東芝 | 半導体集積回路 |
CA2404183C (en) | 2002-09-19 | 2008-09-02 | Scanimetrics Inc. | Non-contact tester for integrated circuits |
US7036062B2 (en) | 2002-10-02 | 2006-04-25 | Teseda Corporation | Single board DFT integrated circuit tester |
US8063650B2 (en) | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
US6703852B1 (en) | 2002-12-18 | 2004-03-09 | Xilinx Inc. | Low-temperature semiconductor device testing apparatus with purge box |
JP2004199536A (ja) | 2002-12-20 | 2004-07-15 | Ricoh Co Ltd | 回路検証装置 |
US6774395B1 (en) | 2003-01-15 | 2004-08-10 | Advanced Micro Devices, Inc. | Apparatus and methods for characterizing floating body effects in SOI devices |
US6883150B2 (en) | 2003-03-14 | 2005-04-19 | Hewlett-Packard Development Company, L.P. | Automatic manufacturing test case generation method and system |
US7112975B1 (en) | 2003-03-26 | 2006-09-26 | Cypress Semiconductor Corporation | Advanced probe card and method of fabricating same |
US7535851B2 (en) | 2003-08-26 | 2009-05-19 | Finisar Corporation | Discovering diagnostic port functionality in a distributed system |
JP2005127765A (ja) | 2003-10-22 | 2005-05-19 | Toshiba Corp | 半導体試験モジュールおよび半導体装置の試験方法。 |
US7154259B2 (en) | 2003-10-23 | 2006-12-26 | Formfactor, Inc. | Isolation buffers with controlled equal time delays |
US7251803B2 (en) | 2003-11-05 | 2007-07-31 | Peter Ramyalal Suaris | Memory re-implementation for field programmable gate arrays |
US20050129033A1 (en) | 2003-12-13 | 2005-06-16 | Gordy Stephen C. | Network tap for use with multiple attached devices |
US6975130B2 (en) | 2003-12-30 | 2005-12-13 | Teradyne, Inc. | Techniques for controlling movement of a circuit board module along a card cage slot |
US7107173B2 (en) | 2004-02-03 | 2006-09-12 | Credence Systems Corporation | Automatic test equipment operating architecture |
US7058535B2 (en) | 2004-02-12 | 2006-06-06 | Credence Systems Corporation | Test system for integrated circuits with serdes ports |
US7506311B2 (en) | 2004-02-19 | 2009-03-17 | Oracle International Corporation | Test tool for application programming interfaces |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
US8581610B2 (en) | 2004-04-21 | 2013-11-12 | Charles A Miller | Method of designing an application specific probe card test system |
US7210087B2 (en) | 2004-05-22 | 2007-04-24 | Advantest America R&D Center, Inc. | Method and system for simulating a modular test system |
DE102004034606B4 (de) | 2004-07-16 | 2012-03-29 | Infineon Technologies Ag | Schaltungsanordnung aus einer elektronischen Testschaltung für einen zu testenden Transceiver und aus dem zu testenden Transceiver sowie Verfahren zum Prüfen eines Transceivers |
US7215591B2 (en) | 2004-08-03 | 2007-05-08 | Lattice Semiconductor Corporation | Byte enable logic for memory |
US7536679B1 (en) | 2004-08-18 | 2009-05-19 | Sun Microsystems, Inc. | System and methods for test tool class inheritance |
US7412342B2 (en) | 2004-10-28 | 2008-08-12 | Intel Corporation | Low cost test for IC's or electrical modules using standard reconfigurable logic devices |
US7600220B2 (en) | 2005-01-11 | 2009-10-06 | Worksoft, Inc. | Extensible execution language |
US7218134B1 (en) | 2005-01-13 | 2007-05-15 | Altera Corporation | Adjustable data loading circuit with dynamic test mode switching for testing programmable integrated circuits |
US7245134B2 (en) | 2005-01-31 | 2007-07-17 | Formfactor, Inc. | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes |
US7343558B2 (en) | 2005-03-31 | 2008-03-11 | Teradyne, Inc. | Configurable automatic-test-equipment system |
US7138811B1 (en) | 2005-07-01 | 2006-11-21 | Xilinx, Inc. | Seals used for testing on an integrated circuit tester |
US20070074191A1 (en) | 2005-08-30 | 2007-03-29 | Geisinger Nile J | Software executables having virtual hardware, operating systems, and networks |
JP2009508101A (ja) * | 2005-09-08 | 2009-02-26 | エヌエックスピー ビー ヴィ | スキャンテスト方法 |
US7327153B2 (en) | 2005-11-02 | 2008-02-05 | Texas Instruments Incorporated | Analog built-in self-test module |
KR100681199B1 (ko) | 2006-01-11 | 2007-02-09 | 삼성전자주식회사 | 코어스 그레인 어레이에서의 인터럽트 처리 방법 및 장치 |
US7906982B1 (en) | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
US8798741B2 (en) * | 2006-03-09 | 2014-08-05 | Medtronic, Inc. | Automated high voltage defibrillator tester |
US20070277154A1 (en) | 2006-05-23 | 2007-11-29 | Microsoft Corporation | Testing distributed components |
US7844412B2 (en) | 2006-07-10 | 2010-11-30 | Blancha Barry E | System and method for performing processing in a testing system |
CN101501517B (zh) | 2006-08-04 | 2013-02-06 | 爱德万测试(新加坡)私人有限公司 | 具有通用和专门资源的块的测试模块 |
US20080274629A1 (en) | 2007-01-05 | 2008-11-06 | Meyer Donald A | Serial Interface Converter |
US7733096B2 (en) | 2007-04-02 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of testing fuse elements for memory devices |
BRPI0705067A2 (pt) | 2007-04-23 | 2008-12-09 | Gilberto Antonio Possa | testador e emulador funcional e paramÉtrico de placas e màdulos eletrânicos |
JP4975544B2 (ja) | 2007-07-20 | 2012-07-11 | 富士通セミコンダクター株式会社 | シミュレーション装置及びプログラム |
JP2009031933A (ja) | 2007-07-25 | 2009-02-12 | S2C Inc | スケーラブル再構成可能型プロトタイプシステムと方法 |
US7692448B2 (en) | 2007-09-12 | 2010-04-06 | Neal Solomon | Reprogrammable three dimensional field programmable gate arrays |
US8310270B2 (en) | 2007-10-04 | 2012-11-13 | Teradyne, Inc. | Emulating behavior of a legacy test system |
US20090101940A1 (en) | 2007-10-19 | 2009-04-23 | Barrows Corey K | Dual gate fet structures for flexible gate array design methodologies |
US20090112548A1 (en) * | 2007-10-30 | 2009-04-30 | Conner George W | A method for testing in a reconfigurable tester |
US20090113245A1 (en) | 2007-10-30 | 2009-04-30 | Teradyne, Inc. | Protocol aware digital channel apparatus |
US20090119084A1 (en) | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
US20090119542A1 (en) | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
US7888947B2 (en) | 2007-11-21 | 2011-02-15 | Teradyne, Inc. | Calibrating automatic test equipment |
US7873701B2 (en) | 2007-11-27 | 2011-01-18 | International Business Machines Corporation | Network on chip with partitions |
US7595746B2 (en) * | 2007-12-26 | 2009-09-29 | Teradyne, Inc. | Interpolation digital-to-analog converter |
US8200742B2 (en) | 2008-02-13 | 2012-06-12 | Robert Kocyan | Apparatus, system, and method for facilitating data flow between a first application programming interface and a second application programming interface |
KR100930010B1 (ko) | 2008-04-10 | 2009-12-07 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법 |
US8103992B1 (en) | 2008-05-02 | 2012-01-24 | Xilinx, Inc. | Rapid rerouting based runtime reconfigurable signal probing |
US8370101B2 (en) | 2008-05-27 | 2013-02-05 | The United States Of America As Represented By The Secretary Of The Navy | Circuit card assembly testing system for a missile and launcher test set |
JP5337155B2 (ja) | 2008-06-10 | 2013-11-06 | パナソニック株式会社 | 組み込み機器におけるapi評価システム |
US20100058274A1 (en) | 2008-09-04 | 2010-03-04 | Alcatel Lucent | Flexible hardware upgrade mechanism for data communications equipment |
WO2010054669A1 (en) | 2008-11-11 | 2010-05-20 | Verigy (Singapore) Pte.Ltd. | Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment |
US9262303B2 (en) | 2008-12-05 | 2016-02-16 | Altera Corporation | Automated semiconductor design flaw detection system |
US7979759B2 (en) | 2009-01-08 | 2011-07-12 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
CA3000710C (en) | 2009-01-15 | 2022-04-12 | Electronic Warfare Associates, Inc. | Systems and methods of implementing remote boundary scan features |
US7949916B1 (en) | 2009-01-20 | 2011-05-24 | Altera Corporation | Scan chain circuitry for delay fault testing of logic circuits |
US8587337B1 (en) | 2009-01-31 | 2013-11-19 | Xilinx, Inc. | Method and apparatus for capturing and synchronizing data |
KR20100121215A (ko) | 2009-05-08 | 2010-11-17 | 삼성전자주식회사 | 반도체 장치, 및 상기 반도체 장치의 os 이미지 라이트 방법 |
US8566648B2 (en) | 2011-02-02 | 2013-10-22 | Salesforce, Inc. | Automated testing on devices |
US8639853B2 (en) | 2011-07-28 | 2014-01-28 | National Intruments Corporation | Programmable waveform technology for interfacing to disparate devices |
US9130769B2 (en) | 2011-09-16 | 2015-09-08 | Cisco Technology, Inc. | Upstream external PHY interface for data and control plane traffic |
US9470759B2 (en) | 2011-10-28 | 2016-10-18 | Teradyne, Inc. | Test instrument having a configurable interface |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
-
2011
- 2011-10-28 US US13/284,483 patent/US9759772B2/en active Active
-
2012
- 2012-09-20 KR KR1020147011208A patent/KR101950731B1/ko active IP Right Grant
- 2012-09-20 EP EP12843399.2A patent/EP2771705A4/en not_active Withdrawn
- 2012-09-20 WO PCT/US2012/056245 patent/WO2013062691A1/en active Application Filing
- 2012-09-20 JP JP2014538795A patent/JP2014532861A/ja not_active Withdrawn
- 2012-09-20 IN IN2498CHN2014 patent/IN2014CN02498A/en unknown
Also Published As
Publication number | Publication date |
---|---|
KR101950731B1 (ko) | 2019-02-21 |
US20130110445A1 (en) | 2013-05-02 |
IN2014CN02498A (ja) | 2015-06-26 |
EP2771705A1 (en) | 2014-09-03 |
US9759772B2 (en) | 2017-09-12 |
EP2771705A4 (en) | 2015-03-25 |
KR20140082748A (ko) | 2014-07-02 |
WO2013062691A1 (en) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9470759B2 (en) | Test instrument having a configurable interface | |
JP2014532861A (ja) | プログラム可能な試験機器 | |
JP7295954B2 (ja) | オンチップシステムテストコントローラを使用した自動テスト装置 | |
JP4608516B2 (ja) | モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム | |
KR102000957B1 (ko) | 프로그램가능한 테스트 기기 | |
US8127187B2 (en) | Method and apparatus of ATE IC scan test using FPGA-based system | |
US20060206766A1 (en) | System and method for on-board diagnostics of memory modules | |
US20120131403A1 (en) | Multi-chip test system and test method thereof | |
JP2004522169A (ja) | 電子回路最適並列検査アクセス方法及び装置 | |
KR100905507B1 (ko) | 고전압 기능부를 가진 핀 전자기기 | |
US8701130B2 (en) | Implementing remote procedure calls | |
JP2008526112A (ja) | 変換器試験のためのパラメトリック測定ユニットの使用 | |
US7702480B2 (en) | Manufacturing test and programming system | |
US10684930B2 (en) | Functional testing of high-speed serial links | |
US8346498B2 (en) | Programmable device testing | |
CN117234831B (zh) | 一种基于多核cpu的芯片功能测试方法及系统 | |
EP3336564A1 (en) | Integrated circuit on chip instrument controller | |
CN207946806U (zh) | 一种调试器和调试装置 | |
KR20220091848A (ko) | 이종의 피검사 디바이스를 테스트하는 테스트 시스템 | |
CN117709251A (zh) | 基于sv的arinc429接口自动化验证系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150707 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20160523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160523 |