JP7295954B2 - オンチップシステムテストコントローラを使用した自動テスト装置 - Google Patents

オンチップシステムテストコントローラを使用した自動テスト装置 Download PDF

Info

Publication number
JP7295954B2
JP7295954B2 JP2021532983A JP2021532983A JP7295954B2 JP 7295954 B2 JP7295954 B2 JP 7295954B2 JP 2021532983 A JP2021532983 A JP 2021532983A JP 2021532983 A JP2021532983 A JP 2021532983A JP 7295954 B2 JP7295954 B2 JP 7295954B2
Authority
JP
Japan
Prior art keywords
test
device under
chip system
interface
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021532983A
Other languages
English (en)
Other versions
JP2022517513A (ja
Inventor
ポエッペ・オラフ
ヒリゲス・クラウス・ダイエッター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2022517513A publication Critical patent/JP2022517513A/ja
Application granted granted Critical
Publication of JP7295954B2 publication Critical patent/JP7295954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明による実施形態では、自動テスト装置を作成する。
一般的に言えば、本発明による実施形態は、オンチップシステムテストのための効果的なテスト環境を作成する。本発明によるさらなる実施形態は、オンチップシステムテストを作成する。
以下では、本発明による実施形態を使用できるいくつかの技術分野について説明する。
近年、システムオンチップ（ＳＯＣ）、システムインパッケージ（ＳＩＴ）、または少なくとも１つの統合プロセッサを搭載したモジュールのテストに対する需要が高まっている。以下の開示は「ＳＯＣ」または「ＤＵＴ」のみを記載しているが、パッケージまたは（サブ）システムを実装するあらゆる種類のモジュールへのより高いレベルの統合に適用可能であることに留意されたい。
以下では、いくつかのシステムオンチップ（ＳｏＣまたはＳＯＣ）の傾向について説明する。最近では、至る所に中央処理装置コア（ＣＰＵコア）が存在する傾向にある。例えば、昨年は、ＡＲＭ ＣＰＵコアを搭載した装置が約１７０億個出荷されていることに留意されたい。また、純粋なハードウェア設計は、ハードウェア／ソフトウェアコデザインに変わる傾向にある。
さらに、ＩＰリソースが広く普及する傾向にある。これにより、例えば、新しいプロセスノードでの非常に高度な統合が可能になる。さらに、例えば、この傾向を支援するために、一般的なオンチップ相互接続アーキテクチャが確立されている。例として、これらの相互接続に広く使用されている標準規格は、ＡＲＭのＡＭＢＡである。
さらに、モバイルアプリケーションが高度な電力管理技術を推進する傾向にある。例えば、コアを最適なクロックレートおよび供給電圧で動作させることが望まれる。さらに、クロックレンジおよび供給電圧を動的に変化させることが望まれる。さらに、アイドル状態のコアを動的にオフにすることが望まれる。
さらに、マルチチップモジュールの提供数が増える傾向もある。例えば、モジュールインターフェースのピン数を減らすことで、プリント回路基板の設計（ＰＣＢ設計）が簡素化される。さらに、例として、２．５Ｄおよび３Ｄパッケージング技術により、モバイルアプリケーションのフォームファクタをより小さくすることが可能になる。
以下では、典型的なＳｏＣの構造について簡単に説明する。システムオンチップは、例えば、本明細書に開示される概念を使用してテストされ得ることに留意されたい。
図４は、システムオンチップのブロック概略図を示す。システム全体を４００とする。システムは、例えば、中央処理装置コア（ＣＰＵコア）４１０、スタティックランダムアクセスメモリ（ＳＲＡＭ）４０４、Ｌ２キャッシュ４０８、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）４１２、および読み取り専用メモリ４１６を備える。例えば、ＣＰＵコア４１０、ＳＲＡＭ、Ｌ２キャッシュ、ＮＶＲＡＭおよびＲＯＭはすべて、非同期アプリケーション相互接続４２０に結合され得る。
さらに、システムは、テストのためのデバッグ／設計（ＤＦＴ）アクセスブロック４３０、周辺機器ブロック４４０、およびコプロセッサ４５０を含み得る。例えば、周辺機器ブロック４４０およびコプロセッサ４５０はまた、非同期アプリケーション相互接続４２０によって結合され得る。
さらに、デバッグ／ＤＦＴアクセスブロック４３０はまた、非同期アプリケーション相互接続４２０に結合され、非同期アプリケーション相互接続に接続された任意のブロックにデータを転送し得ることに留意されたい。
さらに、ＣＰＵコア４１０およびデバッグ／ＤＦＴアクセスブロック４３０はまた、非同期デバッグ相互接続４６０に結合され得る。周辺機器ブロック４４０およびコプロセッサ４５０はまた、任意選択で、非同期デバッグ相互接続４６０に結合され得る。
デバッグ／ＤＦＴアクセスブロック４３０は、例えば、デバッグアクセスのための専用の入力／出力（Ｉ／Ｏ）に結合され得る。デバッグアクセス専用の入力／出力は、例えば、ＪＴＡＧインターフェースまたはシリアルワイヤデバッグ（ＳＷＤ）インターフェースであり得る。
さらに、システム４００は、任意選択で、ＳｏＣ４００のどの入力／出力ラインがＳｏＣ４００のパッケージのどのピンに接続されるかを決定するように構成され得る入力／出力マルチプレクサ４７０を備える。例えば、システム４００は、低速デジタル、スキャン（例えば、レジスタを読み取るおよび／または設定するためのスキャンチェーン）およびトレース出力のための共有入力／出力を備え得る。ただし、デバッグアクセスのための専用の入力／出力があり得ること、また、１つまたは複数の周辺機器ブロック４４０によって提供される、および／または１つまたは複数の周辺機器ブロック４４０によって受信される、アナログ信号、無線周波数（ＲＦ）信号、および／または高速デジタル信号のための専用の入力／出力があり得ることに留意されたい。
さらに、Ｉ／Ｏマルチプレクサ４７０は、例えば、デバッグ／ＤＦＴアクセスブロック４３０と結合され得て、デバッグ／ＤＦＴアクセスブロック４３０は、例えば、Ｉ／Ｏマルチプレクサの機能を制御し得ることに留意されたい。ただし、デバッグ／ＤＦＴアクセスブロック４３０からの、または、デバッグ／ＤＦＴアクセスブロック４３０への１つまたは複数の信号のルーティングも、Ｉ／Ｏマルチプレクサ４７０によって決定され得る。
さらに、ＳｏＣのブロックのうちの１つまたは複数内の信号への（例えば、レジスタコンテンツへの）、例えば、ＣＰＵコア４１０内の信号への、１つまたは複数の周辺機器ブロック４４０内の信号への、および１つまたは複数のコプロセッサ４５０内の信号へのスキャンアクセスがあり得ることに留意されたい。スキャンアクセスは、例えば、上記ブロックに信号（例えば、レジスタコンテンツ）を設定すること、および／または上記ブロックから信号（例えば、レジスタコンテンツ）を読み取ることを可能にし得る。スキャンアクセスは、例えば、デバッグ／ＤＦＴアクセスブロック４３０によって制御され得るか、あるいは、１つまたは複数の他の信号によって制御され得る。ただし、ＳｏＣ４００は単なる例として考慮されるべきであることに注意されたい。
図５に、典型的なモジュールの構造を示す。言い換えれば、図５は、本明細書で論じられる概念に従って、または本明細書で開示される自動テスト装置によってテストできる、モジュール５００のブロック概略図を示す。
モジュール５００は、例えば、図４に関して説明されたＳｏＣ４００と同様であり得るので、同等または対応するブロックは、本明細書では再度説明しない。むしろ、上記の説明を参照すること。
モジュール５００は、例えば、ＣＰＵコア５１０、ＳＲＡＭ５０４、Ｌ２キャッシュ５０８、不揮発性ランダムアクセスメモリ５１２、読み取り専用メモリ５１６、非同期アプリケーション相互接続５２０、デバッグ／ＤＦＴアクセスブロック５３０、１つまたは複数の周辺機器ブロック５４０、１つまたは複数のコプロセッサ５５０、および非同期デバッグ相互接続５６０を有する。ブロック５１０、５０４、５０８、５１２、５１６、５２０、５３０、５４０、５５０、５６０は、ブロック４１０、４０４、４０８、４１２、４１６、４２０、４３０、４４０、４５０、４６０に対応し得る。
しかし、モジュール５１２は、場合によっては、入力／出力マルチプレクサを有し得ないことに留意されたい。
一方では、モジュール５００は、任意選択で、１つまたは複数のホストインターフェース５８０、１つまたは複数のメモリコントローラ５８４、および１つまたは複数のフラッシュコントローラ５８８を有する。例えば、１つまたは複数のホストインターフェース５８０は、非同期アプリケーション相互接続５２０と結合され得て、例えば、モジュールの外部高帯域幅インターフェース（例えば、ＰＣＩｅインターフェース、ＵＳＢインターフェース、または、ＳＤＩＯインターフェースなど）を提供し得る。１つまたは複数のメモリコントローラは、例えば、非同期アプリケーション相互接続５２０と結合し得て、また、ダナミックランダムアクセスメモリ（ＤＲＡＭ）と結合し得る。したがって、１つまたは複数のメモリコントローラ５８４は、ＣＰＵコアによる使用のために比較的大きなメモリを提供し得る。
さらに、１つまたは複数のフラッシュコントローラ５８８は、非同期アプリケーション相互接続５２０と結合し得て、また、フラッシュメモリ（例えば、ＮＡＮＤフラッシュ）と結合し得る。したがって、ＣＰＵコア５１０は、１つまたは複数のフラッシュコントローラ５８８を介してフラッシュメモリにアクセスでき得る。
さらに、１つまたは複数のホストインターフェース５８０、１つまたは複数のメモリコントローラ５８４、および１つまたは複数のフラッシュコントローラ５８８はまた、任意選択で、非同期デバッグ相互接続５６０に結合し得て、これは、例えば、デバッグ／ＤＦＴアクセスブロック５３０によって制御され得る、上記ブロック５８０、５８４、５８８の内部信号（または内部状態）の設定またはデバッグを可能にし得ることに留意されたい。しかし、ＳＯＣのテストおよび検証には、いくつかの課題があることが見出された。
例えば、非同期通信の欠陥はＡＣスキャンでは十分にカバーされないことが見出された。むしろ、非同期通信チャネルは機能的にテストすべき（または、場合によっては、テストしなければならない）ことが見い出された。
さらに、動的電力管理の欠陥もＡＣスキャンでは十分にカバーされないことも見い出された。オンチップ電力管理は、機能的にテストすべき（または場合によっては、テストしなければならない）と結論付けられている（パラメトリックＤＦＴによってサポートされる可能性がある）。
さらに、複雑さおよび非同期構造のために、デバイスの応答は動作モデルを用いてのみ評価できることが見出された。また、従来のＡＴＥ機能パターンは機能しなくなったことが見出され結論付けられている。
さらに、その結果、カバレッジギャップが増加していることが見出された。ＡＴＥテストは、アプリケーション環境およびソフトウェアを利用したシステムレベルのテストで強化されていると結論付けられている。
さらに、アプリケーション環境およびソフトウェアでは、すべてのコーナーケースがカバーされているわけではないことが見出された。システムレベルテスト（ＳＬＴ）後も、依然としてカバレッジギャップがあると結論付けられている。
また、ソフトウェアのバグは、設計の限界によって活性化され得ることも見出された。ポストシリコン検証を通じていくつかのサンプルを実行するだけでは、関連するすべてのハードウェアおよびソフトウェアの問題を見出すのに十分ではないと結論付けらている。
結論として、システムオンチップをテストするための改善された概念が必要であることが見出された。
本発明による実施形態は、テスト対象デバイス（例えば、システムオンチップ）をテストするための自動テスト装置を作成するものであり、自動テスト装置は、オンチップシステムテストコントローラを有するものである。
オンチップシステムテストコントローラは、テスト対象デバイスと通信するように構成される少なくとも１つのデバッグインターフェースまたは制御インターフェース（例えば、ＪＴＡＧ、ＳＷＤ、ＳＰＩ、Ｉ２Ｃ、ＵＡＲＴ）を有する。オンチップシステムテストコントローラは、必須ではないが、好ましくは、テスト対象デバイスと通信するように構成される少なくとも１つの高帯域幅インターフェース（例えば、ＵＳＢまたはＰＣＩ）を有し、オンチップシステムテストコントローラは、システムオンチップであるテスト対象デバイス（例えば、単一の組み込みプロセッサを有するかなり単純なテスト対象デバイス、または複雑なメニーコアデバイス）のテスト（例えば、プログラムのアップロード、および／またはテストプログラムの１つまたは複数の部分の実行、および／または結果データの取得、および／またはデバッグ）を制御するように構成される。本発明による実施形態は、組み込みプロセッサを有するかなり単純なデバイス（すなわち、単純なＳｏＣ）とメニーコアデバイス（すなわち、複雑なＳｏＣ）の両方を含む組み込みプロセッサを有する限り、テスト対象デバイスの多くの異なるタイプのテストに使用できることに留意されたい。
本自動テスト装置は、チップまたはモジュール上のシステムが、デバッグインターフェースまたは制御インターフェースを介して、任意選択で、高帯域幅インターフェースとの両方を介して、テスト対象デバイスと通信するように適合された専用のオンチップシステムテストコントローラを有する自動テスト装置を使用して、テスト工数、テストカバレッジ、およびテスト速度の間で適切な妥協点を持ってテストできるという発見に基づいている（本発明の多くの態様は、ＨＳＩＯなしで実装でき、動作することに留意されたい。すべての制御は、デバッグインターフェースおよび／または制御インターフェースを介して行われる）。
そのような専用のオンチップシステムテストコントローラを有することにより、例えば、従来のテスタ構成で発生し得るボトルネックを回避しながら、テスト対象デバイスのデバッグインターフェースまたは制御インターフェースの機能と高帯域幅インターフェースの速度の利点の両方を活用することが可能になる。
例えば、デバッグインターフェースまたは制御インターフェースを使用すると、テスト対象デバイス上のソフトウェアに依存することなく、テスト対象デバイスに対して非常に基本的な調整（例えば、ＣＰＵレジスタコンテンツまたはメモリコンテンツ）を行うことが可能になる。
対照的に、任意選択の高帯域幅インターフェースは、自動テスト装置とテスト対象デバイスとの間で非常に高速なデータ交換を可能にし、一般にテスト対象デバイス上で実行されるオペレーティングシステムまたはドライバソフトウェアが通信をサポートする。
したがって、オンチップシステムテストコントローラを有する自動テスト装置は、例えば、テスト対象デバイスのスキャンチェーン、およびテスト対象デバイスと自動テスト装置との間で大量のデータを交換するシステムレベルのテストを使用して実行し得る基本的なハードウェアテストを効率的に実行できる。例えば、デバッグインターフェースは、テストの構成および基本的なテストフローを制御に使用し得る。高帯域幅インターフェースがない単純な実施形態では、デバッグインターフェースを使用して、デバッグインターフェースまたは制御インターフェースを介して、より大きなテストプログラムおよび／またはテストデータおよび／またはテストパラメータをアップロードすることもできる。
しかし、オンチップシステムテストコントローラが任意選択の高帯域幅インターフェースも有する場合、より大きなテストプログラムおよび／またはテストデータが高帯域幅インターフェースを介して通信され、それによりテスト効率を高め、テスト時間を短縮し得る。
ここで、高帯域幅インターフェースは、例えば、デバッグインターフェースまたは制御インターフェースの（最大）データレートより少なくとも１０倍高いデータレートを処理でき得ること、場合によっては、さらにデバッグインターフェースまたは制御インターフェースで処理される（最大）データレートよりも少なくとも１００倍高速であり得ることに留意されたい。しかし、専用のオンチップシステムテストコントローラは、通常、デバッグインターフェースまたは制御インターフェースを介してテスト対象デバイスに「フルアクセス」しながら、高帯域幅インターフェースの非常に高いデータレートを問題なく処理するように設計されている。
好ましい実施形態では、自動テスト装置は、デバッグインターフェースまたは制御インターフェースまたは高帯域幅インターフェースをテスト対象デバイスインターフェースに可変的に割り当てるように構成される。
デバッグインターフェース、または制御インターフェース、または高帯域幅インターフェースをテスト対象デバイスインターフェースに可変的に割り当てることにより、自動テスト装置は、任意のテスト対象デバイスおよび／または任意のロードボードを処理するように構成される。例えば、自動テスト装置は、（例えば、テスト構成情報の制御下で）デバッグインターフェースまたは制御インターフェースを、テスト対象デバイスインターフェースの異なるピンに可変的に割り当てることが可能になるように設計され得て、自動テスト装置はまた、（例えば、テスト構成情報の制御下で）高帯域幅インターフェースを、テスト対象デバイスインターフェースの異なるピンに可変的に割り当てるように適合され得る。したがって、高い柔軟性が実現される。
好ましい実施形態では、自動テスト装置は、１つまたは複数のパラメトリックテストリソースをテスト対象デバイスに可変的に割り当てるように構成される。
例えば、オンチップシステムテストコントローラの制御下で、１つまたは複数のパラメトリックテストリソースをテスト対象デバイスに可変的に割り当てることにより、テストカバレッジを大幅に拡大させることが可能になる。
１つまたは複数のパラメトリックテストリソースは、例えば、１つまたは複数の調整可能なデバイス電源および／または１つまたは複数の調整可能なクロックソースを含み得る。したがって、非常に広範囲の条件にわたってテスト対象デバイスをテストすることが可能になり、これにより、テスト対象デバイスの多数の欠陥または問題を特定することが可能になる。さらに、１つまたは複数のパラメトリックテストリソースはまた、例えば、調整可能なパラメータを使用して、テスト対象デバイスにアナログ信号または無線周波数信号を提供し得る信号発生器を含み得る。したがって、テスト対象デバイスは、デバッグインターフェースまたは制御インターフェースを使用して、また高帯域幅インターフェースを使用して、テストフローを制御できるオンチップシステムテストコントローラの制御下で、異なる刺激でテストできる。
さらに、１つまたは複数のパラメトリックテストリソースはまた、テスト対象デバイスの信号入力および／またはテスト対象デバイスの信号出力および／またはテスト対象デバイスによって生成された信号のアナログ特性を特徴付けることができる１つまたは複数の測定デバイスを含み得る。したがって、オンチップシステムテストコントローラは、例えば、テスト対象デバイスへのテストプログラムのアップロード、テスト対象デバイス上でのテストプログラムの実行、さらにテスト対象デバイスの動作条件（例えば、供給電圧またはクロック周波数）の変化を制御できる。したがって、変更された動作条件がテスト対象デバイスに与える影響を調査し、テスト対象デバイス上でのテストプログラムの実行と同期してアナログ（パラメトリック）テスト結果を取得できる。
好ましい実施形態では、オンチップシステムテストコントローラは、オペレーティングシステム、オンチップシステムテストサービスソフトウェア、およびインターフェースを介してテスト対象デバイスと通信するための１つまたは複数のドライバを有するソフトウェアスタックを実行するように構成される。
オペレーティングシステム、オンチップシステムテストサービスソフトウェア、およびインターフェースを介してテスト対象デバイスと通信するためのドライバを使用することにより、非常に効率的にオンチップシステムテストコントローラを様々な要件に適合させることができる。オペレーティングシステムを使用することで、非常に効率的なソフトウェア開発が可能になり、インターフェースを介してテスト対象デバイスと通信するためのドライバを使用することで、非常に高い性能が得られ、ソフトウェア環境全体を再設計することなく、適度な労力で様々なタイプのインターフェースに適合することも可能になる。
好ましい実施形態では、オンチップシステムテストコントローラは、ユーザによって提供される（例えば、オペレーティングシステムを超えて、特定のテスト対象デバイスに適合される）アプリケーション固有のルーチンを実行するように構成される。
自動テスト装置のユーザによって提供され得るアプリケーション固有のルーチンの実行を可能にすることによって、非常に高い自由度がユーザに提供され得る。具体的には、ユーザは、テスト対象デバイス上で実行されるアプリケーション固有のルーチンだけでなく、オンチップシステムテストコントローラによって実行されるアプリケーション固有のルーチンも開発できる。したがって、自動テスト装置のユーザは、オンチップシステムテストコントローラによって実行され、例えば、オンチップシステムテストコントローラの高帯域幅インターフェースを使用して、テスト対象デバイス上で実行されているルーチンと通信するルーチンを生成できる。したがって、テストを大幅に改善でき、自動テスト装置のユーザは、オンチップシステムテストコントローラによって制御される任意のハードウェアリソースに非常に柔軟にアクセスできる。
好ましい実施形態では、オンチップシステムテストコントローラは、オンチップシステムテスト環境（例えば、ＤＵＴのインターフェースにアクセスするためのドライバを提供し得る、例えば、１つまたは複数のオンチップシステムテストの実行を制御するソフトウェア）をテスト対象デバイスに（例えば、１つまたは複数のテスト対象デバイスインターフェースを介して）ロードするように構成される。例えば、オンチップシステムテスト環境、例えば、オンチップシステムテスト環境を実装するプログラムは、オンチップシステムテストコントローラのメモリに格納される。
代替的に、またはそれに加えて、オンチップシステムテストコントローラは、オンチップシステムテスト（例えば、複数のテストステップのうちの１つのテストステップを実行するための個別のオンチップシステムテストプログラム）をテスト対象デバイスに（例えば、１つまたは複数のテスト対象デバイスインターフェースを介して）ロードするように構成される。例えば、オンチップシステムテスト、例えば、オンチップシステムテストを実装するプログラムは、オンチップシステムテストコントローラのメモリに格納される。
代替的に、またはそれに加えて、オンチップシステムテストコントローラは、テスト対象デバイス上のオンチップシステムテスト環境を初期化するように構成される。
オンチップシステムテスト環境をテスト対象デバイスにロードすることにより、オンチップシステムテストコントローラは、テスト対象デバイスをテスト用に構成できる。例えば、オンチップシステムテスト環境は、オンチップシステムテストコントローラが、テスト対象デバイス上でのテストの実行に影響を与えるように、オンチップシステムテストコントローラと通信しているソフトウェアであり得る。さらに、オンチップシステムテストコントローラのメモリからのそのようなオンチップシステムテスト環境のアップロードは、通常、非常に高速であり、オンチップシステムテスト環境は、著しい量のデータを有し得ることに留意されたい。したがって、オンチップシステムテストコントローラは、通常、デバッグインターフェースまたは制御インターフェースおよび高帯域幅インターフェースに直接アクセスできるため、オンチップシステムテストコントローラのメモリを直接使用することにより、具体的には、複数のテスト対象デバイスをテストするときに、自動テスト装置のボトルネックを回避できる。したがって、オンチップシステムテストコントローラは、オンチップシステムテスト環境をテスト対象デバイスにアップロードするために高帯域幅インターフェースを使用ことさえし得る。
結論として、そのような概念を使用すると、複数のテスト対象デバイスの同時テストが容易になり、テスト対象デバイスとオンチップシステムテストコントローラとの間の緊密な連携を実現できる。
同様に、オンチップシステムテストコントローラの制御下で、テスト対象デバイスに単一のオンチップシステムテストをアップロードすると、テスト手順をきめ細かく調整することが可能になる。したがって、オンチップシステムテストコントローラは、例えば、前のテストステップが完了したときはいつでも、新しいオンチップシステムテスト（すなわち、複数のテストステップのうちの１つのテストステップを実行するための個別のオンチップシステムテストプログラム）、および任意選択で、そのテストパラメータをロードし得る。
オンチップシステムテストは、任意選択で、オンチップシステムテストがすでにロードされていることを判断し得て、オンチップシステムテストの新しいテストパラメータのみを設定し得る。
任意選択で、オンチップシステムテストコントローラはまた、以前のテスト結果に従って、テスト対象デバイスにロードされるオンチップシステムテストを動的に適合させ得て、これにより、特によく適合されたテストが可能になる。
さらに、オンチップシステムテストコントローラは、テスト対象デバイス上でオンチップシステムテスト環境を初期化することにより、テスト対象デバイスをテスト用に準備し、テストフローを構成できる。さらに、オンチップシステムテスト環境を初期化することにより、オンチップテストコントローラは、例えば、複数のテスト対象デバイスのテストを同期させるために、例えば、テストのタイミングを制御し得る。
自動テスト装置の好ましい実施形態では、オンチップシステムテストコントローラは、オンチップシステムテストをパラメータ化するパラメータセットをテスト対象デバイスにアップロードするように構成される。例えば、オンチップシステムテストコントローラはまた、新しくアップロードされたパラメータセットを使用して以前にアップロードされたオンチップシステムテスト（別のパラメータセットを使用する前に、テスト対象デバイスによって実行される）の再実行を開始し、それによって異なるパラメータセットでオンチップシステムテストを実行するように構成され得る。
したがって、完全なオンチップシステムテストをテスト対象デバイスに複数回アップロードすることなく、異なるパラメータセットを使用してオンチップシステムテストを複数回実行することが可能になる。むしろ、オンチップシステムテストのプログラムコード部分は、テスト対象デバイスに１回だけアップロードされ、オンチップシステムテストの実行をパラメータ化するために使用されるパラメータセットは、オンチップシステムテストの実行後に更新される。ただし、パラメータセットを構成するデータ（例えば、パラメータ値）の量は、通常、オンチップシステムテスト自体を構成するデータ（例えば、プログラムコード）の量よりもはるかに少なくなる。さらに、オンチップシステムテストをパラメータ化するパラメータセットは、事前に決定され得る（例えば、テストフローによって事前に決定され得る）か、またはテスト対象デバイスからの結果データに応答して（例えば、オンチップシステムテストコントローラによって）動的に適合され得ることに留意されたい。したがって、典型的な手順は、テスト対象デバイスへのオンチップシステムテストのアップロード、テスト対象デバイスへのパラメータの第１のセットのアップロード、第１のパラメータセットを使用したテスト対象デバイス上でのオンチップシステムテストの実行、オンチップシステムテストコントローラへの結果情報の提供、テスト対象デバイスへの第２のパラメータセット（パラメータの第２のセット）のアップロード、第２のパラメータセットを使用したテスト対象デバイス上でのオンチップシステムテストの再実行（オンチップシステムテストの再アップロードなし）、およびオンチップシステムテストコントローラへの結果情報の別の提供を有し得る。
例えば、パラメータセットは、オンチップシステムテストの実行で処理されるデータの量、および／または同時にアクティブ化されるいくつかのテスト対象デバイス構成要素（テスト対象デバイスに適用されるストレスを定義する）、および／またはインターフェースを介して転送されるデータのデータレート、および／またはアナログインターフェースのパラメータ（例えば、高周波インターフェースの周波数パラメータまたは変調パラメータ）、および／またはオンチップシステムテストの実行中に発生するストレスを記述するその他のパラメータおよび／またはオンチップシステムテストなどの実行中のＤＵＴ構成要素のテストカバレッジを記述するパラメータを定義する１つまたは複数のパラメータを有し得る。
結論として、本発明の態様によれば、オンチップシステムテスト自体のロードとは関係なく、テストパラメータをＤＵＴにロードすることが可能になる。例えば、ＯＣＳＴ（例えば、以前にロードされたＯＣＳＴ）はロードされたままであり得るが、次の実行（例えば、再実行）の前にパラメータは変更され得る。これは、より効率的であり、通常、例えば、ＯＣＳＴの特性評価時に行われる。
好ましい実施形態では、オンチップシステムテストコントローラは、（例えば、オンチップシステムテスト環境との通信を使用して、またはデバッグインターフェースを使用して）テスト対象デバイスにロードされたオンチップシステムテスト（例えば、特定のＯＣＳＴ）を開始するように構成される。
オンチップシステムテストを開始することにより、オンチップシステムテストコントローラは、テストフローの高度な制御を実行できる。例えば、オンチップシステムテストコントローラは、デバッグインターフェース（または制御インターフェース）を使用して、または高帯域幅インターフェースを介したデータ送信を使用して、オンチップシステムテストを開始できる。したがって、オンチップシステムテストコントローラは、複数のテスト対象デバイスのテストの実行を調整でき、オンチップシステムテストコントローラは、テスト対象デバイスでのオンチップシステムテストの実行を他のテスタリソースと調整することもできる。
好ましい実施形態では、オンチップシステムテストコントローラは、テストシーケンス言語（例えば、ユニバーサルテストシーケンス言語）での全体的なテスト実行プログラム（例えば、ユーザによってプログラムされた）に基づいて、テスト対象デバイスのテストを制御するように構成される。
全体的なテスト実行プログラムに基づいてテスト対象デバイスのテストを制御することにより、オンチップシステムコントローラは、例えば、複数のオンチップシステムテストの実行をガイドし得て、例えば、前のテストが失敗した場合にさらなるテストを回避するために、特定の中止基準が評価され得る。さらに、全体的なテスト実行プログラムをテストシーケンス言語で処理することにより、テストフロー全体の構成に高度な柔軟性が得られる。
好ましい実施形態では、オンチップシステムテストコントローラは、１つまたは複数のアナログテストリソース（例えば、テスト対象デバイスの電源および／またはアナログ測定装置）を、例えば、オンチップシステムテストコントローラおよび１つまたは複数のアナログテストリソースの下位にある（または、階層的にオンチップシステムテストコントローラおよび１つまたは複数のアナログテストリソースの上位にある）高レベルのソフトウェアと通信せずに、例えば、直接制御するように構成される。
代替的に、またはそれに加えて、オンチップシステムテストコントローラは、インターフェースに加えて、１つまたは複数のデジタルテストリソース（例えば、デジタル出力またはデジタル入力）を、例えば、オンチップシステムテストコントローラおよび１つまたは複数のデジタルテストリソースの下位にある（または、階層的にオンチップシステムテストコントローラおよび１つまたは複数のデジタルテストリソースの上位にある）高レベルのソフトウェアと通信せずに、例えば、直接制御するように構成される。
代替的に、またはそれに加えて、オンチップシステムテストコントローラは、１つまたは複数のアナログテストリソース（例えば、テスト対象デバイスの電源および／またはアナログ測定装置）を、例えば、オンチップシステムテストコントローラおよび１つまたは複数のアナログテストリソースの下位にある（または、階層的にオンチップシステムテストコントローラおよび１つまたは複数のアナログテストリソースの上位にある）高レベルのソフトウェアと通信せずに、例えば、直接同期させるように構成される。
代替的に、またはそれに加えて、オンチップシステムテストコントローラは、インターフェースに加えて、１つまたは複数のデジタルテストリソース（例えば、デジタル出力またはデジタル入力）を、例えば、オンチップシステムテストコントローラおよび１つまたは複数のデジタルテストリソースの下位にある（または、階層的にオンチップシステムテストコントローラおよび１つまたは複数のデジタルテストリソースの上位にある）高レベルのソフトウェアと通信せずに、例えば、直接同期させるように構成される。
１つまたは複数のアナログテストリソースまたは１つまたは複数のデジタルテストリソースを、高レベルのソフトウェアと通信せずに、直接制御することにより、ボトルネックを回避できる。これは、複数のテスト対象デバイスを同時にテストする場合に特に重要である。したがって、オンチップシステムテストコントローラは、（例えば、テストプロセス全体を制御するワークステーションで実行する）高レベルのソフトウェアとの相互作用なしに、テストフローのうちの少なくとも一部を実行できる。例えば、オンチップシステムテストコントローラは、オンチップシステムテストコントローラ「専用」の接続リソース、または異なるオンチップシステムテストコントローラ間で共有されない接続リソースを使用して、１つまたは複数のデジタルテストリソースおよび／または１つまたは複数のアナログテストリソースに結合され得る。あるいは、オンチップシステムテストコントローラは、１つまたは複数の他のオンチップシステムテストコントローラと共有される接続リソースを介して、１つまたは複数のアナログテストリソースおよび／または１つまたは複数のデジタルテストリソースと結合され得るが、高（階層）レベルの構成要素または高（階層）レベルのソフトウェアを介さずに、オンチップシステムテストコントローラの制御下で使用できる。その結果、テストの速度を上げることができ、ボトルネックが発生することを回避できる。
同様に、１つまたは複数のデジタルテストリソースおよび／または１つまたは複数のアナログテストリソースを同期させるように構成されるオンチップシステムテストコントローラを有することにより、テスト対象デバイスの完全なテストを高いタイミング精度で実行できる。具体的には、１つまたは複数のアナログテストリソースおよび／または１つまたは複数のデジタルテストリソースを同期する機能を有することにより、オンチップシステムテストコントローラは、テスト対象デバイスのテストを実行でき、アナログ品質の生成またはアナログ量の測定またはデジタル刺激信号の生成またはデジタル出力信号の捕捉（これらは、１つまたは複数のアナログテストリソースおよび／または１つ又は複数のデジタルテストリソースによって実行され得る）の適合は、オンチップシステムテストコントローラによっても（少なくとも部分的に）制御される１つまたは複数のオンチップシステムテストの実行と密接に時間的に同期できる。言い換えれば、オンチップシステムテストコントローラは、個々のテスト対象デバイスに近く、テスト対象デバイス上でのプログラム実行および追加のテストリソース（アナログテストリソースおよび／またはデジタルテストリソース）の両方を正確に同期できる分散制御エンティティとして機能できる。
好ましい実施形態では、オンチップシステムテストコントローラは、１つまたは複数のアナログテストリソースおよび／または１つまたは複数のデジタルテストリソースを制御するためのローカル通信インターフェースを有する。代替的に、またはそれに加えて、オンチップシステムテストコントローラは、１つまたは複数のアナログテストリソースおよび／または１つまたは複数のデジタルテストリソースを同期させるためのローカル同期インターフェースを有する（例えば、オンチップシステムテストコントローラをアナログテストリソースおよび／またはデジタルテストリソースに直接接続する）。
例えば、他のオンチップテストコントローラと共有されないローカル通信インターフェースおよび／またはローカル同期インターフェースを使用することで、高いタイミング精度を確保でき、同時に異なるテスト対象デバイスをテストし得る異なるオンチップシステムテストコントローラ間の影響を回避できる。その結果、高度なタイミング精度および再現性を実現できる。
好ましい実施形態では、オンチップシステムテストコントローラは、テスト対象デバイス上で実行されているオンチップシステムテストからコマンドおよび／またはデータを受信し、受信したコマンドおよび／または受信したデータに応じてテスト実行フローを適合させるように構成される。
テスト実行フローを、テスト対象デバイスで実行されているオンチップシステムテストのコマンドおよび／またはデータに適合させることにより、テストフローの制御は、少なくともある程度、テスト対象デバイス上で実行されているプログラムに含めることができるため、テストプログラムの開発を容易にすることができる。一方、テストフローは、テスト対象デバイス上で実行されているプログラムの非決定論的実行に動的に適合させることもできる。具体的には、テストプログラムを実行するシステムオンチップをテストする場合、テストフローのタイミングを簡単に予測することはできなくなる。オンチップシステムテストコントローラにコマンドを提供することによって、テスト対象デバイスにテストフローをある程度制御できる可能性を提供することにより、自動テスト装置が、テスト対象デバイス上でのプログラムの非決定論的実行に適合することを実現できる。その結果、自動テスト装置は、適切な入力信号をテスト対象デバイスに適切なタイミングで提供でき、および／またはテスト対象デバイスによって提供される信号の測定を適切なタイミングで行うことができる。
好ましい実施形態では、オンチップシステムテストコントローラは、テスト対象デバイス上で実行されているオンチップシステムテストからコマンドおよび／またはデータを受信し、受信したコマンドおよび／または受信データに応じてテストリソース（例えば、テスト対象デバイスによって提供される信号を判断するための、１つまたは複数の供給電圧、またはテスト対象デバイスに提供される１つまたは複数の刺激信号、または１つまたは複数の評価パラメータ、例えば、閾値などのアナログ量）を適合させるように構成される。
（テストプログラム、すなわち、オンチップシステムテストを実行している場合がある）テスト対象デバイスからのコマンドおよび／またはデータの受信に応じてテストリソースを適合させることにより、テスト対象デバイス上でのプログラムの通常は非決定論的実行と自動テスト装置のアクティビティ（例えば、供給電圧または刺激信号の提供、またはテスト対象デバイスからの信号の評価）との間の適切な調整を実現できる。
好ましい実施形態では、オンチップシステムテストコントローラは、組み込みソフトウェア環境を提供するように構成される中央装置（例えば、システムＳＯＣ）および、デバッグインターフェースおよび／または制御インターフェースおよび／または高帯域幅インターフェースを実装する１つまたは複数のインターフェースブロックを有する。
オンチップシステムテストコントローラは、テスト対象デバイスに１つまたは複数の信号を提供し、テスト対象デバイスから１つまたは複数の信号を受信するためのフロントエンド電子機器を有する。
オンチップシステムテストコントローラはまた、自動テスト装置の１つまたは複数の他の構成要素と通信するように、および／または自動テスト装置の１つまたは複数の他の構成要素と同期するように構成される１つまたは複数のバックエンドインターフェースを有する。
オンチップシステムテストコントローラに中央装置、フロントエンド電子機器、さらに１つまたは複数のバックエンドインターフェースを設けることにより、オンチップシステムテストコントローラは、高レベルの制御から独立して、テストフローのうちの少なくとも一部を効率的に実行できる。例えば、オンチップシステムテストコントローラは、バックエンドインターフェースの１つを介して高レベルの制御から構成情報を受信でき、１つまたは複数の他のテスタリソース、例えば、デバイス電源および／または１つまたは複数のデジタルチャネルおよび／または１つまたは複数のアナログ信号生成デバイスおよび／または１つまたは複数のアナログ測定デバイスも制御できる。しかし、オンチップシステムテストコントローラにフロントエンド電子機器を有することにより、オンチップシステムテストコントローラは、例えば、他の構成要素を使用せずに、テスト対象デバイスから直接最もタイムクリティカルな信号を受信できる、および／またはテスト対象デバイスに直接最もタイムクリティカルな信号を送信できる。言い換えれば、上記のオンチップシステムテストコントローラは、他のテストリソースから独立していくつかの基本的なテスト機能を実行できるが、そのような追加のテストリソースをさらに制御して、より複雑なテストを実行できる（例えば、テスト対象デバイスの電源電圧、またはテスト対象デバイスに印加されるクロック周波数、またはその他の追加パラメータを変化させる）。結論として、本明細書で説明するオンチップシステムテストコントローラは、システムオンチップであるテスト対象デバイスをテストするために使用されるテストフローの大部分を独立して実行（または、少なくとも制御）できる。
好ましい実施形態では、自動テスト装置は、１つまたは複数の開発およびデバッグ環境へのインターフェースを有する。
１つまたは複数の開発およびデバッグ環境へのインターフェースを提供することにより、テストプログラムの開発を容易にすることができる。これに関連して、このような「テストプログラム」は、通常、テスト対象デバイス上で実行されるテストプログラム部分および、自動テスト装置によって、または自動テスト装置のオンチップシステムテストコントローラによって実行されるテストプログラム部分の両方を含むため、システムオンチップのテストプログラムの開発は非常に困難であることに留意されたい。したがって、プログラムコードは２つの物理エンティティ（ＤＵＴおよび自動テスト装置）用に開発する必要があるため、自動テスト装置によって、サードパーティソフトウェアを使用して少なくとも部分的に実行されることが多いこのような開発をサポートすることが望ましい。
自動テスト装置と１つまたは複数の開発およびデバッグ環境との間のインターフェースは、例えば、サードパーティの開発およびデバッグ環境で、オンチップシステムテストコントローラを使用して（または、一般的に言えば、自動テスト装置のハードウェアを使用して）テスト対象デバイスにプログラムをアップロードすることを可能し得て、さらに開発およびデバッグ環境で、オンチップシステムテストコントローラを介して（または、一般的に言えば、自動テスト装置のハードウェアを使用して）テスト対象デバイスからデバッグ情報を取得することを可能にし得る。さらに、自動テスト装置と開発およびデバッグ環境との間のインターフェースはまた、開発およびデバッグ環境に、テスタリソースに関する情報および／または自動テスト装置の１つまたは複数のリソース（例えば、アナログリソースまたはデジタルリソース）を制御するためのアプリケーションプログラミングインターフェースを提供し得る。一般的に言えば、自動テスト装置と開発およびデバッグ環境との間のインターフェースは、テスタリソースにアクセスするために、またはテスト対象デバイスのアクティビティを自動テスト装置のアクティビティと調整するために必要な（ソフトウェア）モジュール（例えば、ＡＰＩなど）の１つまたは複数の、またはそのいずれかを開発およびデバッグ環境に提供し得る。さらに、プログラムアップロード機能へのアクセスおよび／またはテスト対象デバイスのデバッグ情報へのアクセスは、ソフトウェア開発およびデバッグがサードパーティの開発およびデバッグ環境を使用して効率的に実行され得るように、インターフェースによって提供され得る。
好ましい実施形態では、自動テスト装置は、テスト対象デバイス上で実行するためのオンチップシステムテストソフトウェアおよび、自動テスト装置によって実行されるテストプログラムの両方を開発およびデバッグするように適合される開発およびデバッグ環境を有する。
自動テスト装置の一部として開発およびデバッグ環境を提供することにより、開発およびデバッグ環境は、テスト対象デバイス上で実行するためのオンチップシステムテストソフトウェアおよび自動テスト装置によって実行されるテストプログラムの両方を開発およびデバッグするように適合され、テストソフトウェアの開発が大幅に容易になる。具体的には、自動テスト装置とテスト対象デバイスとの間で制御情報またはデータを交換するための対応（嵌合）ルーチンを提供する、共同開発およびデバッグ環境が提供される。共同開発およびデバッグ環境は、自動テスト装置とテスト対象デバイスとの間のインターフェースを認識し得るため、共同開発およびデバッグ環境では、テスト対象デバイス側と自動テスト装置側の両方で同じ変数へのアクセスを可能にし得て、テスト対象デバイスから自動テスト装置へのこれらの変数の通信、またはその逆方向のこれらの変数の通信は、共同開発およびデバッグ環境によって、例えば、対応する通信コード部分を、テスト対象デバイス上で実行するためのオンチップシステムテストソフトウェアおよび自動テスト装置によって実行されるテストプログラムに挿入することによって自動的に処理され得る。したがって、通信関係の両側（すなわち、テスト対象デバイスおよび自動テスト装置）のソフトウェア開発を処理することにより、共同開発およびデバッグ環境で、開発プロセスを大幅に簡略化し得て、ソフトウェア開発者に共通の変数名、インターフェース名などを使用して、均一環境を提供し得る。
具体的には、共同デバッグ環境および開発環境は、単一のアクション（例えば、テスト対象デバイスから自動テスト装置へのデータの通信）のコード部分を、そのようなアクションが所望されていることを示す単一のユーザの相互作用に応答して導入するためのツールを提供し得る。その結果、ソフトウェア開発者は、異なるプログラミング概念、変数名、ＡＰＩなどを使用して別々の開発環境を切り替える必要がなくなった。
さらに、デバッグ機能（テスト対象デバイス上のコードをデバッグするため）が必要な場合はいつでも、共同開発デバッグ環境は、自動テスト装置上で実行されるテストプログラムのコード部分を自動的に生成し、テスト対象デバイスからデバッグ情報を取得し、上記デバッグ情報を共同開発およびデバッグ環境に転送し得る。その結果、開発者は、テスト対象デバイスにどのデバッグ機能が必要かという問題に集中でき、共同開発およびデバッグ環境は、デバッグ情報をテスト対象デバイスから開発およびデバッグ環境に（例えば、オンチップシステムテストコントローラを介して）転送する自動テスト装置のプログラムコードを自動的に生成する。
結論として、テスト対象デバイス上で実行するためのオンチップシステムテストソフトウェアおよび、自動テスト装置によって実行されるテストプログラムの両方の開発は、従来、テストエンジニアにとって非常に困難なものであったが、オンチップシステムテストソフトウェアおよび自動テスト装置によって（例えば、オンチップシステムテストコントローラによって）実行されるテストプログラムの両方を対象とする開発およびデバッグ環境の使用により、非常に効率的なソフトウェア開発が可能になる。
好ましい実施形態では、開発およびデバッグ環境は、テスト対象デバイス上で実行されるオンチップシステムテストソフトウェアを開発および／またはデバッグするときに、自動テスト装置のテストリソースへのアクセスを可能にする（例えば、インターフェースまたはＡＰＩを提供する）。
自動テスト装置のテストリソースへのアクセスは、テスト対象デバイスへのプログラムコードのアップロード、テストパラメータのアップロード、結果情報のダウンロード、およびテスト対象デバイスから開発およびデバッグ環境へのトレースのストリーミング、テスト対象デバイス上のプログラム実行と、自動テスト装置によってテスト対象デバイスに提供される環境との間の調整などをサポートし得るため、自動テスト装置のテストリソースへのアクセスを可能にすると、オンチップシステムテストソフトウェアの開発および／またはデバッグが強力にサポートされる。例えば、開発およびデバッグ環境は、テスト対象デバイス上で実行されているプログラムに含まれている場合、テスト対象デバイスがテスタリソースにアクセスする、および／または自動テスト装置と通信することを可能にするインターフェースまたはアプリケーションプログラミングインターフェース（ＡＰＩ）を提供し得る。
その結果、テスト対象デバイスをテストするときに自動テスト装置によって実行されるテストプログラムの開発を簡素化または回避できるように、自動テスト装置の機能は、ＤＵＴのテストで効率的に活用でき、ＤＵＴは、自動テスト装置のテストリソースをある程度制御することも（または完全に制御することも）し得る。
好ましい実施形態では、開発およびデバッグ環境は、自動テスト装置のインターフェース（例えば、ＨＳＩＯ）を介してオンチップシステムから（例えば、自動テスト装置のメモリの）メモリコンテンツへのアクセスを可能にするためのプログラムコードを含む。
自動テスト装置のインターフェースを介してオンチップシステムから（テスト対象デバイスから）メモリコンテンツへのアクセスを可能にするプログラムコードを提供することにより、メモリの存在をエミュレートできる。これは、テスト対象デバイスが、実際のテスト環境には存在しない一部の外部メモリを使用して通常動作する場合に有用である。この場合、テスト対象デバイスは、開発およびデバッグ環境によって提供されるプログラムコードによって有効になり、自動テスト装置の（例えば、オンチップシステムテストコントローラの）メモリにアクセスして、通常テスト対象デバイスに直接接続すべきメモリを効果的に置き換え得る。したがって、テスト対象デバイスは、テスト対象デバイスに直接結合される実際のメモリを設けることが不可能な状況においても、依然として合理的に動作でき、高速入力出力インターフェースを介して、または高帯域幅インターフェースを介して自動テスト装置のメモリのメモリコンテンツへのアクセスを可能にするプログラムコードは、不足している物理メモリをエミュレートするためのドライバとして機能できる。具体的には、上記プログラムコードは、通常、オンチップシステムテストコントローラのメモリに通常格納されるメモリコンテンツが、インターフェース（例えば、高速ＩＯまたは高帯域幅インターフェース）を介してどのようにアクセス（例えば、アドレス指定）できるかを認識しており、したがって、テスト対象デバイス上でプログラムコードが実行されたときに、テスト対象デバイスがメモリコンテンツに正しくアクセスすることを可能にする。その結果、自動テスト装置の開発およびデバッグ環境が、適切なエミュレーションプログラムコードの提供を担うため、メモリのエミュレーションは、テスト対象デバイスのプログラムを開発するプログラマに対して実質的に透過的である。
好ましい実施形態では、開発およびデバッグ環境は、デバッグソフトウェアが、テスト対象デバイス（例えば、オンチップシステム）へのプログラムのアップロードを制御することを可能にするためのインターフェースを有する。
デバッグソフトウェアがテスト対象デバイスへのプログラムのアップロードを制御することを可能にするためのインターフェースを提供することにより、テスト対象デバイスのプログラムコードを開発するソフトウェアエンジニアによく知られているサードパーティの開発ソフトウェアまたはデバッグソフトウェアを使用することを可能にする。したがって、ソフトウェアエンジニアは、テスト対象デバイスがテスト環境に置かれている（すなわち、オンチップシステムテストコントローラに結合されている）場合でも、テスト対象デバイスのソフトウェアをテストおよびデバッグできる。
好ましい実施形態では、開発およびデバッグ環境は、デバッグソフトウェアが、テスト対象デバイス（例えば、オンチップシステム上）のデバッグインターフェース（例えば、ＪＴＡＧ）にアクセスすることを可能にするためのインターフェースを有する。
デバッグソフトウェアがテスト対象デバイスのデバッグインターフェースにアクセスすることを可能にするためのインターフェースを提供することにより、サードパーティのデバッグソフトウェアを使用したデバッグは、テスト対象デバイスが実際のテスト環境に置かれている（例えば、オンチップシステムテストコントローラに結合されている）場合に有効にできる。したがって、テスト対象デバイスによって実行されるオンチップシステムテストのデバッグは、実際のテスト条件下で実行できる。
好ましい実施形態では、開発およびデバッグ環境は、テスト対象デバイス（例えば、オンチップシステム上）のデバッグインターフェース（例えば、ＪＴＡＧ）への（例えば、開発インターフェースおよびデバッグインターフェースを回避またはバイパスする）デバッグソフトウェアの直接アクセスを提供するように構成される。例えば、直接アクセスは、ＤＵＴのＪＴＡＧ接続を、オンチップシステムテストコントローラならびに開発およびデバッグ環境を通る経路と、例えば、オンチップシステムテストコントローラならびに開発およびデバッグ環境をバイパスしてデバッグソフトウェアに向かう直接経路との間で切り替えることによって提供され得る。
デバッグインターフェースへの直接アクセスを提供することにより、オンチップシステムテストコントローラを介したデバッグインターフェースの転送によって発生し得る遅延を回避できる。また、テスト対象デバイスのデバッグインターフェースにアクセスするための自動テスト装置のインターフェースに対応していないデバッグソフトウェアを使用することも可能になる。言い換えれば、自動テスト装置のオンチップシステムテストコントローラならびに開発およびデバッグ環境をバイパスする、テスト対象デバイスのデバッグインターフェースへのアクセスを提供することにより、サードパーティのデバッグソフトウェアとの最大の互換性を維持できる。
好ましい実施形態では、開発およびデバッグ環境は、オンチップシステムソフトウェアの開発で使用するためのアプリケーションプログラミングインターフェースを有し、開発されたオンチップシステムテストソフトウェアがテスト対象デバイス上で実行されるとき、（例えば、自動テスト装置からテストパラメータを受信するため、および／または自動テスト装置またはオンチップシステムテストコントローラに制御コマンドを送信するため）テスト対象デバイスと自動テスト装置のテストリソースとの間の通信を可能にする。
このようなアプリケーションプログラミングインターフェースをデバッグ環境に提供することにより、テスト対象デバイス上で実行され、自動テスト装置と通信するオンチップシステムテストソフトウェアを容易に開発することが可能になる。自動テスト装置のテストリソースの動作に関する知識に基づいて、アプリケーションプログラミングインターフェースが自動テスト装置のテストリソースに完全に適合するように、アプリケーションプログラミングインターフェースを提供できる。したがって、テスト対象デバイス上で実行されるオンチップシステムテストソフトウェアの開発者は、自動テスト装置に関する詳細な知識を必要とせず、自動テスト装置のテストリソースを抽象的な方法で表しているアプリケーションプログラミングインターフェースを使用するだけでよい。また、オンチップシステムテストソフトウェアを再設計することなく、自動テスト装置のテストリソースの詳細を変更することも可能になる。むしろ、そのような場合、アプリケーションプログラミングインターフェースを適合させることだけが必要である。さらに、例えば、アプリケーションプログラミングインターフェースがインターフェースの実際の物理実装から独立するように設計されている場合、または、異なるタイプのインターフェースに関連付けられたアプリケーションプログラミングインターフェースが類似している場合、テスト対象デバイスと自動テスト装置との間で異なるインターフェースを切り替えることも容易に可能になる。したがって、オンチップシステムテストソフトウェアの開発が容易になり、コストも節約できる。
好ましい実施形態では、開発およびデバッグ環境は、開発されたオンチップシステムテストソフトウェア（上記アプリケーションプログラミングインターフェースを使用する）を実行しているテスト対象デバイスとの自動テスト装置の通信をサポートするテスタソフトウェアも有する。
また、自動テスト装置とテスト対象デバイスとの通信をサポートするテストソフトウェアを提供することにより、デバッグ環境および開発環境では、テスト対象デバイスと自動テスト装置との間の簡単な通信が可能になる。具体的には、テスト対象デバイス上で実行されるオンチップシステムテストソフトウェア、さらにテスタソフトウェアを、十分に同期して容易に開発することが可能になる。具体的には、テスト対象デバイスと自動テスト装置との間の通信は、テスト対象デバイス上で実行されるオンチップシステムテストソフトウェアと、例えば、オンチップシステムテストコントローラによって実行されるテスタソフトウェアとの間の「嵌合」が必要であることに留意されたい。特に、開発およびデバッグ環境は、テスト対象デバイスおよび自動テスト装置の両方にこのような「嵌合」ソフトウェア構成要素を提供でき、したがって、機能テストソフトウェアの迅速な開発が可能になり得る。
好ましい実施形態では、（例えば、オンチップシステムテストソフトウェアに含めるための）オンチップシステムテストソフトウェアの開発で使用するためのプログラム（例えば、「ＯＣＳＴテストランナ」）を有し、開発およびデバッグ環境は、自動テスト装置からテスト対象デバイスへのさらなるソフトウェア（例えば、さらなるオンチップシステムテストソフトウェア）のアップロードを可能にする、および／または自動テスト装置によって（例えば、オンチップシステムテストソフトウェアの）テスト対象デバイス上でのプログラム実行の制御を可能にする。
自動テスト装置からテスト対象デバイスへのさらなるソフトウェアのアップロードを可能にする、および／またはテスト対象デバイス上でのプログラム実行の制御を可能にする、プログラムコードを提供することにより、システムオンチップをテストするときに発生するいくつかの問題を解決できる。例えば、通常、テスト対象デバイスは、完全なオンチップシステムテストソフトウェア（テスト対象デバイス上で実行される）を１つのステップでアップロードするにはメモリ不足である。したがって、（自動テスト装置、例えば、オンチップシステムテストコントローラのメモリから）テスト対象デバイスへのソフトウェアの「動的」ロードを処理するプログラムを提供することにより、テスト対象デバイスのテストをサポートできる。このようなソフトウェアルーチンはデバッグ環境および開発環境によって提供されるため、オンチップシステムテストソフトウェアを開発するソフトウェアエンジニアは、実際のオンチップシステムテストルーチンに完全に集中できる。さらに、自動テスト装置によってテスト対象デバイス上でのプログラム実行を制御することを可能にするプログラムを提供することによっても、自動テスト装置によって（例えば、オンチップシステムテストコントローラによって）テスト実行の全体的な制御を行うことができる。したがって、オンチップシステムテストコントローラは、自動テスト装置の追加機能（例えば、アナログテストリソースおよび／またはデジタルテストリソース）を使用して、テスト対象デバイス上でのオンチップシステムテストソフトウェアの実行を簡単に調整できる。具体的には、自動テスト装置の開発およびデバッグ環境でそのようなソフトウェアモジュールを提供することにより、オンチップシステムテストソフトウェアを開発するソフトウェアエンジニアは、ソフトウェア開発を容易および早める自動テスト装置によってテスト対象デバイスを制御するための機構に関する詳細を認識する必要はない。
好ましい実施形態では、開発およびデバッグ環境は、例えば、ウォッチドッグ機能を実装することによって（例えば、オンチップシステムテストソフトウェアの）テスト対象デバイス上でのプログラム実行を監視し、任意選択で、テスト対象デバイスの応答性を保証する、オンチップシステムテストソフトウェアの開発（例えば、オンチップシステムテストソフトウェアへの組み込み）で使用するためのプログラム（例えば、「ＯＣＳＴテストランナ」）を有する。
テスト対象デバイス上でのプログラム実行を監視するプログラムを提供することにより、テスト対象デバイスの誤動作を容易に検出できる。例えば、オンチップシステムテストソフトウェアの開発で使用するために開発およびデバッグ環境によって提供される上記プログラムは、「ウォッチドッグ」、すなわち、テスト対象デバイス上で実行されるオンチップシステムテストプログラムが「動かなくなる」かどうか、すなわち、正常に機能しなくなるかどうかを認識する機能を引き継ぎ得る。そのようなプログラム実行の中止は、テスト対象デバイスの問題を示し得て、ウォッチドッグプログラムは、例えば、自動テスト装置にそのようなイベントを通知し得る。したがって、例えば、テスト対象デバイスのテストを中止することによって、およびテスト対象デバイスを障害としてマークすることによって、自動テスト装置はそれに応じて応答し得る。したがって、そのような監視プログラムまたはウォッチドッグプログラムを使用して、テスト対象デバイスを迅速に認識することにより、テスト時間を短縮し得る。この場合も、プログラムは自動テスト装置の開発およびデバッグ環境によって提供されるため、ソフトウェアエンジニアは詳細を気にする必要がない場合がある。
好ましい実施形態では、自動テスト装置は、１つまたは複数のテスタリソース、オンチップシステムテストコントローラおよびテスト対象デバイス上で実行されるオンチップシステムテストを同期させるように構成される。
１つまたは複数のテスタリソース、オンチップシステムテストコントローラ、およびテスト対象デバイス上で実行されるオンチップシステムテストを同期させることにより、オンチップシステムテストコントローラ、１つまたは複数の追加のテスタリソースとテスト対象デバイスとの間の連携を利用したテストを実行できる。言い換えれば、自動テスト装置のリソースをオンチップシステムテストの実行時に適用でき、特に徹底したテストを行うことできるようになる。
好ましい実施形態では、自動テスト装置は、テスト対象デバイス上で実行されるオンチップシステムテストによって提供される制御情報に応答して（例えば、自動テスト装置によって実行されるテストプログラムで）条件付き飛び越しを実行するように構成される。
テスト対象デバイス上で実行されているオンチップシステムテストによって提供される制御情報に応答して条件付き飛び越しを実行することにより、自動テスト装置の動作は、テスト対象デバイス上で実行されているオンチップシステムテストの非決定論的動作（例えば、非決定論的または予測不能なタイミング）に適合させることができる。例えば、テスト対象デバイス上で実行されているオンチップシステムテストの部分がどの順序で実行されるかがわからない場合があり、これは、予測が困難な要因または予測不能な要因に依存し得るためである。したがって、テスト対象デバイスは、自動テスト装置に制御情報を提供して、オンチップシステムテストの実行に関する詳細をシグナリングし、それによって、自動テスト装置がそれに応じて（例えば、適切な刺激信号を提供することによって）応答することを可能にし得る。
したがって、自動テスト装置は、オンチップシステムテストの非決定論的性質に十分に適合できる。
好ましい実施形態では、自動テスト装置は、テスト対象デバイス上で実行されるオンチップシステムテストの完了を待つように構成される。
テスト対象デバイス上で実行されているオンチップシステムテストの完了を待つことにより、オンチップシステムテストの（通常は非決定論的）実行と自動テスト装置の機能との間の同期を実現できる。
続いて、本発明による実施形態を、以下の添付した図を参照して説明する。
本発明の実施形態による、自動テスト装置のブロック概略図を示す。 本発明の実施形態による、自動テスト装置のブロック概略図を示す。 図２による自動テスト装置で使用するための開発およびデバッグ環境の概略図を示す。 本明細書に開示される自動テスト装置を使用してテストできる、システムオンチップのブロック概略図を示す。 本明細書に記載の自動テスト装置を使用してテストできる、モジュールのブロック概略図を示す。 オンチップシステムテストの概略図を示す。 アナログテストおよび／またはＲＦ受信機テストが実行される第１のシナリオの概略図を示す。 アナログテストおよび／またはＲＦ送信機テストが実行される第２のシナリオの概略図を示す。 高速入力出力（ＨＳＩＯ）パラメトリックテストが実行される第３のシナリオの概略図を示す。 高速入力出力（ＨＳＩＯ）プロトコルエンジンテストが実行される第４のシナリオの概略図を示す。 相互接続ストレステストが実行される第５のシナリオの概略図を示す。 オペレーティングシステム環境でのオンチップシステムテスト（ＯＣＳＴ）の概略図を示す。 組み込みオペレーティングシステムのブートシーケンスの概略図を示す。 ベアメタル環境でのオンチップシステムテストの概略図を示す。 デバッグポートを介した組み込みベアメタルブートの概略図を示す。 物理ＯＣＳＴコントローラのブロック概略図を示す。 物理ＯＣＳＴコントローラのブロック概略図を示す。
［１． 図１による自動テスト装置］
図１は、本発明の実施形態による、自動テスト装置１００のブロック概略図を示す。自動テスト装置１００は、例えば、システムオンチップ（ＳｏＣ）であり得るテスト対象デバイス１０４をテストするために適合されていることに留意されたい。
自動テスト装置１００は、オンチップシステムテストコントローラ１１０を備える。オンチップシステムテストコントローラ１１０は、テスト対象デバイス１０４と通信するように構成される少なくとも１つのデバッグインターフェースまたは制御インターフェース１１２を有する。さらに、オンチップシステムテストコントローラ１１０はまた、任意選択で、少なくとも１つの高帯域幅インターフェース１１４を有する（例えば、ＵＳＢインターフェース、またはＰＣＩインターフェース、またはＰＣＩ－ｅｘｐｒｅｓｓインターフェース、またはＰＣＩ－ｅｘｐｒｅｓｓ準拠インターフェース、またはサンダーボルト（商標）インターフェース、またはイーサネット（登録商標）インターフェース、またはＩＥＥＥ－１３９４インターフェース、またはＳＡＴＡインターフェースまたはＩＥＥＥ－１１４９インターフェースまたはＩＥＥＥ－１５００インターフェース、またはＩＥＥＥ－１６８７インターフェースであり得る）。
さらに、オンチップシステムテストコントローラ１１０は、システムオンチップであるテスト対象デバイス１０４のテストを制御するように構成されていることに留意されたい。
テスト対象デバイス１０４との通信に利用可能な２つ以上の異なるインターフェースを有することによって、オンチップシステムテストコントローラ１１０は、非常に低レベル、例えば、ハードウェアレベルで（例えば、テスト対象デバイスのハードウェア構成要素に直接アクセスするデバッグインターフェースを介して）テスト対象デバイス１０４を制御できてよく、オンチップシステムテストコントローラは、高帯域幅インターフェースを介して、テスト対象デバイス１０４に向けて大量のプログラムコードまたはデータを高速で通信することも可能になる。したがって、オンチップシステムテストコントローラは、（好ましくは、デバッグインターフェースまたは制御インターフェース１１２を使用して）テスト対象デバイスへの低レベルのハードウェアアクセスを必要とするテストタスク、およびテスト対象デバイス１０４上で実行されるソフトウェア（例えば、オンチップシステムテストプログラム）によって通常制御される高帯域幅通信を必要とするテストタスクの両方を管理できる。したがって、テスト対象デバイスの高カバレッジテストは、オンチップシステムテストコントローラ１１０の制御下で実行できる。
さらに、テストを制御するために、デバッグインターフェースまたは制御インターフェース１１２および高帯域幅インターフェース１１４を有する専用のオンチップシステムテストコントローラ１１０を使用することにより、自動テスト装置でのボトルネックを回避でき、デバッグインターフェースまたは制御インターフェース１１２を使用して実行される制御と、高帯域幅インターフェース１１４を使用したデータ交換との間の高度な同期を実現できる。したがって、インターフェース１１２およびインターフェース１１４の両方を含むオンチップシステムテストコントローラ１１０を有することにより、高効率な構造が提供される。
さらに、自動テスト装置１００は、任意選択で、本明細書に開示される特徴、機能、および詳細のいずれかによって、個別でも組み合わせても、補足できることに留意されたい。
［２． 図２による自動テスト装置］
図２は本発明の実施形態による、自動テスト装置２００のブロック概略図を示す。
自動テスト装置２００は、例えば、オンチップシステムテストコントローラ１１０に対応し得るオンチップシステムテストコントローラ２１０を備える。さらに、自動テスト装置２００は、例えば、インターフェース１１２、１１４の機能を組み合わせ得る、テスト対象デバイスインターフェース２１６を備える。自動テスト装置２００は、１つまたは複数のパラメトリックテストリソースまたはアナログテストリソース２２０および１つまたは複数のデジタルテストリソース２３０をさらに備える。自動テスト装置は、開発およびデバッグ環境２４０をさらに備える。
以下では、オンチップシステムテストコントローラ２１０についてより詳細に説明する。オンチップシステムテストコントローラ２１０は、例えば、システムオンチップであり得る、例えば、中央装置２５０を有する。しかし、中央装置２５０はまた、マイクロプロセッサを使用して、アプリケーション固有の個々の回路を使用して、またはフィールドプログラマブルゲートアレイを使用して実装され得る。オンチップシステムテストコントローラ２１０は、デバッグインターフェース２５２、制御インターフェース２５４、および任意選択で高帯域幅インターフェース２５６をさらに有する。さらに、オンチップシステムテストコントローラは、中央装置２５０によって、または複数の中央装置もしくは中央処理装置によっても実行され得るソフトウェアスタック２５８を有する。さらに、オンチップシステムテストコントローラ２１０は、ＤＵＴソフトウェア、すなわち、テスト対象デバイスの中央処理装置によって実行されるソフトウェアを含むソフトウェアリポジトリ２６０を有し得る。
ただし、オンチップシステムテストコントローラは、必ずしもすべての構成要素２５０、２５２、２５４、２５６、２５８、２６０を有する必要はないことに留意されたい。むしろ、任意選択で、上記構成要素のうちの１つまたは複数を省略または変更できる。以下では、様々な構成要素のいくつかの追加の詳細について説明する。
具体的には、デバッグインターフェース２５２によってテスト対象デバイスに提供される信号、またはデバッグインターフェース２５２によってテスト対象デバイスから受信される信号は、例えば、構成可能なルーティングマトリクスを使用して、テスト対象デバイスインターフェース２１６に可変的に割り当てられ得ることに留意されたい。同様に、制御インターフェース２５４によってテスト対象デバイスに提供される１つまたは複数の信号、および／または制御インターフェース２５４によってテスト対象デバイスから受信される１つまたは複数の信号は、テスト対象デバイスインターフェース２１６に可変的に割り当てられ得る。同様に、高帯域幅インターフェース２５６によってテスト対象デバイスに提供される１つまたは複数の信号、および／または高帯域幅インターフェース２５６によってテスト対象デバイスから受信される１つまたは複数の信号は、テスト対象デバイスインターフェース２１６に可変的に割り当てることできる。したがって、オンチップシステムテストコントローラ（または、一般に、自動テスト装置）は、デバッグインターフェース２５２および／または制御インターフェース２５４および／または高帯域幅インターフェース２５６の１つまたは複数のテスト対象デバイスポートを、例えば、調整可能なルーティングマトリクスを使用して、テスト対象デバイスインターフェース２１６のピンに可変的に割り当て得る。
例えば、中央装置２５０によって実行され得るソフトウェアスタック２５８は、複数の層を有し得る。例えば、ソフトウェアスタックは、オペレーティングシステム、オンチップシステムテストサービスソフトウェア、およびテスト対象デバイスと通信するためのドライバを有し得る。例えば、オペレーティングシステムがソフトウェアの全体的な実行を制御し得る。オンチップシステムテストサービスシステムソフトウェアは、例えば、他のテスタリソース（またはテストリソース）および／またはより高い階層レベルのコントローラ（例えば、全体的なテストプロセスを制御するワークステーション）との通信を制御し得る。オンチップシステムテストサービスソフトウェアは、例えば、テスト対象デバイスから取得されたデータに基づいてテスト結果の評価を実行し得る。
ソフトウェアスタック２５８の一部でもあるドライバは、例えば、デバッグインターフェース２５２を介して、および／または制御インターフェース２５４を介して、および／または高帯域幅インターフェース２５６を介して、テスト対象デバイスとの通信を制御し得る。場合によっては、物理インターフェースの実際のタイプに応じて、高レベルのソフトウェアに共通のインターフェースを提供するようにドライバを設計することもあり得る。したがって、ドライバは、例えば、高レベルのソフトウェアを特定のタイプの高帯域幅インターフェースに適合させる必要がないように、実際のタイプの高帯域幅インターフェースをより高いレベルのソフトウェアに「隠し」得る。したがって、ドライバは、ソフトウェア開発を単純にし、ソフトウェア設計者がオンチップシステムテストコントローラとテスト対象デバイスとの間の物理インターフェースに関する詳細を知る必要をなくすのに役立つ。さらに、ソフトウェアスタック２５８はまた、ユーザによって提供される１つまたは複数のアプリケーション固有のルーチンを有し得る。ユーザによって提供されるアプリケーション固有のルーチンは、特定のタイプのテスト対象デバイスのテストに適合させ得る。ユーザによって提供されるアプリケーション固有のルーチンは、オペレーティングシステムによって提供される機能に依存し得て、また、ソフトウェアスタックのドライバを使用して、テスト対象デバイスと通信でき得る。
ここで、オンチップシステムテストコントローラ２１０は、例えば、ソフトウェアスタック２５８を使用して、テスト対象デバイスとの高度な相互作用および通信を実行し得ることに留意されたい。例えば、オンチップシステムテストコントローラ２１０は、１つまたは複数のプログラムおよび／またはテストパラメータセットをテスト対象デバイスにアップロードし得て、デバッグインターフェース２５２および／または制御インターフェース２５４および／または高帯域幅インターフェース２５６を使用して、１つまたは複数のプログラムおよび／またはテストパラメータセットを、テスト対象デバイスインターフェース２１６を介してテスト対象デバイスにアップロードし得る。例えば、テスト対象デバイスにアップロードされる１つまたは複数のプログラムおよび／またはテストパラメータセットは、オンチップシステムテストコントローラの一部であり得て、ＤＵＴソフトウェアを格納し得るソフトウェアリポジトリ２６０から取得され得る。例えば、オンチップシステムテストコントローラは、オンチップシステムテスト環境をテスト対象デバイスにアップロードするように構成され得て、また、１つまたは複数のオンチップシステムテストをテスト対象デバイスインターフェース２１６を介してテスト対象デバイスにアップロードするように構成され得る。例えば、オンチップシステムテスト環境はテスト対象デバイス上のオペレーティングシステムの役割を果たし得て、例えば、自動テスト装置と通信するために、テスト対象デバイス上に１つまたは複数のドライバを提供し得る。さらに、個々のオンチップシステムテストは、例えば、テスト対象デバイスをテストするために実行される全体的なテスト手順のステップ（またはサブステップ）を定義し得る。
さらに、オンチップシステムテストコントローラ２１０は、例えば、１つまたは複数のオンチップシステムテストを開始し得て、異なる概念が適用され得る。１つまたは複数のオンチップシステムテストは、例えば、デバッグインターフェース２５２を介して実行され得る（および、例えば、テスト対象デバイスのＣＰＵの１つまたは複数のレジスタであり得る）、例えば、テスト対象デバイスへのハードウェアアクセスによってトリガ（または開始）され得る。あるいは、１つまたは複数のオンチップシステムテストは、最初にテスト対象デバイスにアップロードされ、テスト対象デバイス上で実行される、対応するコマンドをオンチップシステムテスト環境に提供することによって開始し得る。
さらに、オンチップシステムテストコントローラはまた、例えば、全体的なテスト実行プログラムに基づいて、テスト対象デバイスのテストを制御し得る。例えば、オンチップシステムテストコントローラ２１０は、オンチップシステムテストプログラムのパラメータを調整したり、複数のオンチップシステムテストプログラムの実行をスケジュールしたり、必要に応じて、１つまたは複数のオンチップシステムテストプログラムの実行を中止したりなどをし得る。
さらに、オンチップシステムテストコントローラ２５０はまた、以前に実行された１つまたは複数のオンチップシステムテストプログラムの完了に応答して、さらなるオンチップシステムテストプログラムをアップロードし得る。
テスト対象デバイスのテストの制御は、テスト対象デバイスへのハードウェアレベルのアクセスを介して（例えば、デバッグインターフェースを介して）、および／またはテスト対象デバイス上で実行されるオンチップシステムテスト環境に送信されるコマンドを使用して実行され得る。
さらに、オンチップシステムテストコントローラ２１０はまた、インターフェース２５２、２５４、２５６の１つを介してテスト対象デバイスからコマンドおよび／または制御情報を受信し、上記コマンドおよび／または制御情報に反応し得る。例えば、テスト対象デバイスは、特定のテスト条件（例えば、供給電圧またはクロック周波数）の適合を要求し得て、オンチップシステムテストコントローラ２１０は、テスト環境を適切に適合させることによって、そのようなコマンドまたは制御情報に応答し得る。
さらに、オンチップシステムテストコントローラ２１０はまた、（例えば、インターフェース２５２、２５４、２５６の１つを使用して）テスト対象デバイスからデータを受信し得る。オンチップシステムテストコントローラ２１０は、上記データを使用して、テスト対象デバイスが要件を満たしているかどうかを決定し得る（すなわち、テスト対象デバイスが許容可能として分類すべきかまたは障害として分類すべきかを決定する）。さらに、オンチップシステムテストコントローラはまた、データに応じてテスト実行フローを適合させるために、テスト対象デバイスから受信したデータを使用し得る。例えば、テスト実行フローは、テスト対象デバイスから受信したデータと参照データとの比較に応答して適合させ得る。例えば、テスト対象デバイスから受信したデータは、テスト実行を特徴付け得て、例えば、テスト対象デバイスによって受信された信号の特性（例えば、信号対雑音比、符号誤り率など）を記述し得る。例えば、テストフローの適合は、ユーザによって提供されるアプリケーション固有のルーチンによって実行され得る。しかし、テスト対象デバイスから受信したデータに応じて、テストフローの実行を適合させるための様々な概念が可能である。
ただし、オンチップシステムテストコントローラ２１０は、必ずしも本明細書に記載のすべての機能を実装する必要はないことに留意されたい。むしろ、いくつかの実施形態では、オンチップシステムテストコントローラが、本明細書で説明する機能のうちの１つまたは複数を実装していれば十分であり得る。一方、オンチップシステムテストコントローラは、本明細書では説明されていない様々な機能を有することも可能である。
さらに、オンチップシステムテストコントローラはまた、１つまたは複数の追加のテストリソースを制御および／または同期させ得ることに留意されたい。例えば、オンチップシステムテストコントローラは、例えば、電源、電圧源、電流源、電圧測定デバイスまたは電流測定デバイスのような１つまたは複数のパラメトリックテストリソースまたはアナログテストリソース２２０を制御および／または同期させ得る。例えば、オンチップシステムテストコントローラは、オンチップシステムテストコントローラの中央装置２５０によって実行されるプログラムに応じて、１つまたは複数のパラメトリックテストリソースを制御し得る。オンチップシステムテストコントローラは、例えば、１つまたは複数のパラメトリックテストリソースを設定する方法を自ら決定し得るか、またはオンチップシステムテストコントローラは、コマンドまたはテスト対象デバイスから受信した制御情報に応じて（すなわち、テスト対象デバイスからの要求に応答して）１つまたは複数のパラメトリックテストリソースを設定し得る。ただし、パラメトリックテストリソースまたはアナログテストリソースはまた、無線周波数信号の生成または無線周波数信号の受信および／または評価を有し得ることに留意されたい。同様に、したがって、パラメトリックテストリソースは、テスト対象デバイスをテストするときに使用される光信号の生成または受信または評価を有する。
同様に、オンチップシステムテストコントローラは、例えば、テスト対象デバイスをテストするためのデジタル刺激信号を提供する、および／またはテスト対象デバイスからのデジタル応答信号を評価する、１つまたは複数のデジタルテストリソース２３０を制御および／または同期させ得る。ただし、パラメトリックテストリソース／アナログテストリソース２２０およびデジタルテストリソース２３０はまた、パラメトリックテストリソース／アナログテストリソースおよび／またはデジタルテストリソースが、テスト対象デバイスインターフェース２１６の異なるピンと可変的に結合され得るように、可変割り当てを使用して、テスト対象デバイスインターフェース２１６に結合され得ることに留意されたい。
しかし、オンチップシステムテストコントローラ２１０は、自動テスト装置に存在し得る他のオンチップシステムテストコントローラとは共有されない、１つまたは複数の「ローカル」通信インターフェースを使用して、パラメトリックテストリソース／アナログテストリソース２２０および／またはデジタルテストリソース２３０を制御および／または同期させるように構成され得る。したがって、オンチップシステムテストコントローラは、パラメトリックテストリソース／アナログテストリソース２２０および／またはデジタルテストリソース２３０を制御および／または同期させるときに、非常に優れたリアルタイム機能を有し得る。
さらに、自動テスト装置は、テスト対象デバイスおよび追加のテストリソース２２０、２３０のオンチップシステムテストコントローラの同期を提供し得ることに留意されたい。例えば、自動テスト装置の別の構成要素は、同期信号を、オンチップシステムテストコントローラ、テスト対象デバイス、および他のテストリソース２２０、２３０に提供し得る。したがって、高度な同期性を実現できる。
以下では、任意選択で自動テスト装置２００に含まれ得る開発およびデバッグ環境２４０について、図３を参照して説明する。
例えば、開発およびデバッグ環境２４０は、例えば、ソフトウェアリポジトリ２６０に格納され得るＤＵＴ上で実行するためのオンチップシステムテストソフトウェアおよび、自動テスト装置上で実行するため（例えば、ソフトウェアスタック２５８で実行するため）のテストプログラムの両方を提供するように適合され得る。しかし、開発およびデバッグ環境はまた、オンチップシステムテストコントローラ２１０によって考慮され得る制御情報を提供し得る。
開発およびデバッグ環境２４０は、例えば、ソフトウェアエンジニアがオンチップシステムテストソフトウェアおよび／またはテストプログラムを開発することを可能にするためのユーザインターフェースを有し得る。さらに、開発およびデバッグ環境は、任意選択で、デバッグソフトウェアがテスト対象デバイスへのプログラムのアップロードを制御することを可能にするように適合されたインターフェース２４２を有し得る。したがって、開発およびデバッグ環境２４０は、サードパーティのデバッグソフトウェアと連携して、オンチップシステムテストソフトウェアの効率的なデバッグを可能にし得る。さらに、開発およびデバッグ環境２４０はまた、デバッグソフトウェアがＤＵＴのデバッグインターフェースにアクセスすることを可能にするためのインターフェース２４４を有する。例えば、ＤＵＴのデバッグインターフェースへのアクセスは、デバッグインターフェース２５２への直接アクセスするオンチップシステムテストコントローラを介して行われ得る。
さらに、開発およびデバッグ環境は、テスト対象デバイス上で実行されるオンチップシステムテストソフトウェアの開発および、自動テスト装置上で実行するためのテストプログラムの開発の両方でソフトウェアエンジニアをサポートし得る。
この目的のために、開発およびデバッグ環境は、ＡＴＥのテストリソースへのアクセスを提供するプログラムコードを有し得る。例えば、上記プログラムコード２４６ａは、例えば、テスト対象デバイスが、ソフトウェアエンジニアの要求に応じて、開発およびデバッグ環境によってオンチップシステムテストソフトウェアに含まれ得る、プログラム２４６ａへの関数呼び出しを使用して、テストリソース２２０および／または２３０の特性を変更できるように、テスト対象デバイスが、オンチップシステムテストコントローラを介してＡＴＥのテストリソースにアクセスすることを可能にし得る。
さらに、開発およびデバッグ環境はまた、自動テスト装置からテスト対象デバイスへのさらなるソフトウェアのアップロードを可能にするためのプログラム２４６ｂを有し得る。例えば、上記プログラム２４６ｂは、テスト対象デバイス上で実行されるプログラムコードを受信するために、テスト対象デバイスの高帯域幅インターフェースを構成し得る。このプログラム２４６ｂは、ソフトウェアエンジニアの要求に応じて、オンチップシステムテストソフトウェアに含まれ得る。同様に、開発およびデバッグ環境は、自動テスト装置上（例えば、オンチップシステムテストコントローラ上）で実行するためのテストプログラムに、自動テスト装置から（例えば、オンチップシステムテストコントローラのソフトウェアリポジトリから）テスト対象デバイスへのさらなるソフトウェアのアップロードを可能にするプログラムを含み得る。したがって、開発およびデバッグ環境は、オンチップシステムテストソフトウェアおよび自動テスト装置で実行するためのテストプログラムに含めるための嵌合プログラムコードを含み得る。
さらに、開発およびデバッグ環境は、テスト対象デバイス上でのプログラム実行の制御を可能にするためのプログラム２４６ｃを有する。例えば、上記プログラム２４６ｃは、ソフトウェアエンジニアの要求に応じて、オンチップシステムテストソフトウェアに含まれ得る。プログラム２４６ｃは、例えば、テスト対象デバイスのインターフェースの１つを介して、オンチップシステムテストコントローラからプログラム制御コマンドを受信するように適合させ得る。しかし、オンチップシステムテストソフトウェアは、例えば、自動テスト装置で実行するために、対応するプログラムをテストプログラムに含め得る。したがって、オンチップシステムテストソフトウェアおよび、ソフトウェアエンジニアの要求に応じて自動テスト装置上で実行するためのテストプログラムに含まれる「嵌合」プログラムモジュールがある、オンチップシステムテストコントローラの側から、テスト対象デバイス上でのプログラムの実行を制御することが可能になる。
さらに、開発およびデバッグ環境は、テスト対象デバイス上でのプログラム実行を監視するように適合されたプログラム２４６ｄを有する。例えば、上記プログラム２４６ｄは、ソフトウェアエンジニアの要求に応じて、オンチップシステムテストソフトウェアに含まれ得る。プログラム２４６ｄは、例えば、オンチップシステムテストソフトウェアが適切に実行されているかどうか、またはオンチップシステムテストソフトウェアが故障状態にあるかどうかを監視し得る。したがって、プログラム２４６ｄは、テスト対象デバイス上で実行されているソフトウェアが障害状態にあるかどうかをオンチップシステムテストコントローラに通知し得て、オンチップシステムテストコントローラはそれに応じて（例えば、デバイスを障害として分類することによって、またはテスト対象デバイスをリセットすることによって、またはテスト対象デバイスに新しいオンチップシステムテストソフトウェアをアップロードまたは開始することによって）反応し得る。
開発およびデバッグ環境はまた、自動テスト装置のインターフェースを介して、オンチップシステムから（例えば、ＡＴＥの）メモリコンテンツへのアクセスを可能にするためのプログラム２４６ｅを有する。このプログラムは、ソフトウェアエンジニアの要求に応じて、オンチップシステムテストソフトウェアに含まれ得る。したがって、テスト対象デバイスは、上記プログラムコード２４６ｅを呼び出すことによって、自動テスト装置のメモリから（例えば、オンチップシステムテストコントローラのメモリから）データを読み取ることができる。代替的に、またはそれに加えて、テスト対象デバイスは、プログラムコード２４６ｅを呼び出すことによって、自動テスト装置（例えば、オンチップシステムテストコントローラ）のメモリにデータを書き込み得る。さらに、開発およびデバッグ環境はまた、自動テスト装置のメモリへのテスト対象デバイスのこのアクセスをサポートするために、オンチップシステムテストコントローラのプログラムまたは構成情報を提供し得て、（ＤＵＴ上で実行するための）オンチップシステムテストソフトウェアに含まれるプログラムコードとオンチップシステムテストコントローラの構成情報が一致することが保証され得る。
開発およびデバッグ環境はまた、テスト対象デバイスと自動テスト装置のテストリソース（例えば、テストリソース２２０、２３０）との間の通信を可能にするアプリケーションプログラミングインターフェース２４６ｆを有し得る。したがって、ソフトウェアエンジニアの要求に応じてこのアプリケーションプログラムインターフェース２４６ｆを使用することにより、テスト対象デバイスは、自動テスト装置のテストリソースを制御することを可能にできる。
さらに、開発およびデバッグ環境はまた、自動テスト装置とテスト対象デバイスとの通信をサポートするためのテスタソフトウェア２４６ｇを有する。このテスタソフトウェア２４６ｇは、例えば、ソフトウェアエンジニアの要求に応じて自動テスト装置上で実行するためのテストプログラムに含まれ、自動テスト装置とテスト対象デバイスとの間の通信をサポートし得る。
さらに、開発およびデバッグ環境はまた、ＡＴＥからＤＵＴへのパラメータのセットのアップロードを可能にするためのプログラム２４６ｈを有する。したがって、例えば、オンチップシステムテストの後続の実行の間に、オンチップシステムテスト（例えば、プログラム２４６ｂを使用してアップロードされ、プログラム２４６ｃによって開始される）の実行のためのパラメータを更新して、それによって、パラメータの数だけが異なる同様のオンチップシステムテストを複数回アップロードする必要性を克服することが可能になる。
結論として、開発およびデバッグ環境２４０は、オンチップシステムテストソフトウェアの開発、また、自動テスト装置上で実行するためのテストプログラムの開発をサポートするいくつかのソフトウェアブロック２４６ａから２４６ｈを有し得る。例えば、嵌合ソフトウェア構成要素は、開発およびデバッグ環境によって、オンチップシステムテストソフトウェアおよび自動テスト装置上で実行するためのテストプログラムの両方に自動的に導入され得て、例えば、構成要素のパラメータセットはまた、開発およびデバッグ環境によって適切な値に自動的に調整され得る。
しかし、開発およびデバッグ環境は、本明細書に記載のソフトウェア部分２４６ａから２４６ｇのすべてを必ずしも有する必要はないことに留意されたい。むしろ、場合によっては、開発およびデバッグ環境２４０が、上記ソフトウェア部分のうちの１つまたは複数を有することで十分である。
別の態様によれば、オンチップシステムテスト自体をロードすることとは無関係に、テストパラメータをＤＵＴにロードすることが可能である（例えば、パラメータセットをテスト対象デバイスにアップロードすることが可能である）。例えば、オンチップシステムテスト（ＯＣＳＴ）はロードされたままである場合があるが、次の実行の前にパラメータが変更される場合がある。これは、より効率的であり、通常、ＯＣＳＴの特性評価時に行われる。
さらに、本明細書に記載の自動テスト装置２００は、任意選択で、本文書に開示される特徴、機能、および詳細のいずれかによって、個別でも組み合わせても、補足され得ることに留意されたい。
［３． 図６によるオンチップシステムテスト］
図６は、本発明の実施形態による、オンチップシステムテストの概略図を示す。
図６によるオンチップシステムテストは、ワークステーション６１０、テストシステム６２０、およびＳｏＣ６３０の３つの主要構成要素に基づいている。例えば、ＳｏＣ６３０は、上記の説明を参照するように、図４に示すＳｏＣ４００に対応し得る。
自動テスト装置の一部であり得るワークステーション６１０は、例えば、統合開発環境６１２および統合テストエグゼキュータ６１４を有する。
例えば、統合開発環境６１２は、自動テスト装置プログラムの開発、デバッグ、および実行を有し得て、組み込みソフトウェアの開発、デバッグおよび実行も有し得る。例えば、統合開発環境６１２は、開発およびデバッグ環境２４０の機能を有し得る。しかし、示された開発環境６１２が、組み込みソフトウェア、すなわち、テスト対象デバイス６３０上で実行されるソフトウェアの開発、デバッグ、および実行を可能にすることは、従来の開発環境との重要な違いであることに留意されたい。
さらに、統合テストエグゼキュータ６１４は、例えば、ＡＴＥテストプログラムを含み得て、テストシステム６２０と協調し得る。例えば、統合エグゼキュータは、ＡＴＥテストプログラムを実行し得て、上記ＡＴＥテストプログラムは、テストシステム６２０の機能を制御し得ると共に、テストシステム６２０からデータ（例えば、テスト結果情報）を受信し得る。
通常、自動テスト装置の一部でもあるテストシステム６２０は、例えば、オンチップシステムテストコントローラ１１０またはオンチップシステムテストコントローラ２１０に対応し得る、１つまたは複数のオンチップシステムテストコントローラ６２２を有する。
テストシステム６２０はまた、例えば、前述のデジタルテストリソース２３０に対応し得る、１つまたは複数のデジタル入力／出力機器６２４有する。さらに、テストシステム６２０はまた、例えば、パラメトリックテストリソース２２０に対応し得る、１つまたは複数のアナログ／無線周波数（ＲＦ）／高速入力出力（ＨＳＩＯ）機器６２６を有する。
テストシステム６２０はまた、例えば、デジタルテストリソース２３０にも対応し得る、１つまたは複数のデジタル入力／出力機器６２８有する。さらに、テストシステム６２０は、例えば、パラメトリックテストリソース２２０に対応し得る、１つまたは複数のデバイス電源機器６２９を有する。さらに、テストシステム６２０は、同期バス６２９ａを有し、１つまたは複数のオンチップシステムテストコントローラ６２２、１つまたは複数のデジタル入力／出力機器６２４、１つまたは複数のアナログ／ＲＦ／ＨＳＩＯ機器６２６、１つまたは複数のデジタル入力／出力機器６２８、および１つまたは複数のデバイス電源機器６２９はすべて同期バス６２９に結合される。したがって、オンチップシステムテストコントローラ６２２は、例えば、上述のパラメトリックテストリソース２２０の役割およびデジタルテストリソース２３０の役割を引き継ぎ得る、例えば、機器６２４、６２６、６２８、６２９を同期させ得る。
例えば、デジタル入力／出力機器６２４は、ＳｏＣ６３０の入力／出力マルチプレクサに結合され得て、１つまたは複数のデジタル信号をＳｏＣに提供し得て、および／またはＳｏＣ６３０から１つまたは複数のデジタル信号を受信し得る。アナログ／無線周波数／ＨＳＩＯ機器６２６は、例えば、ＳｏＣの１つまたは複数の周辺機器インターフェースに結合され得る。
１つまたは複数のデジタル入力／出力機器６２８は、例えば、ＳｏＣにクロック信号、リセット信号などのような補助信号を提供し得て、したがって、テスト手順を制御するのにも役立ち得る。１つまたは複数のデバイス電源６２９は、ＳｏＣに１つまたは複数の供給電圧を提供し得て、例えば、オンチップシステムテストコントローラ６２２の制御下で異なる供給電圧に対してＳｏＣをテストするために、ＳｏＣのテスト環境を変化させるためにも使用され得る。
統合テストエグゼキュータ６１４は、例えば、自動テスト装置によって実行される全体的なテストフローを制御し得て、例えば、特定のテストフローを実行するようにオンチップシステムテストコントローラ６２２を構成し得る。例えば、統合テストエグゼキュータ６１４は、オンチップシステムテストコントローラを初期化し得て、オンチップシステムテストコントローラは、その後、テストプロセスを自律的に実行および制御する。しかし、統合テストエグゼキュータ６１４はまた、オンチップシステムテストコントローラによって実行されるテスト実行に対してある程度制御を実行し得る。
例えば、統合テストエグゼキュータ６１４は、例えば、ＳｏＣのデバッグインターフェースを介して、オンチップシステムテストソフトウェアをテスト対象デバイス６３０にアップロードするようにオンチップシステムテストコントローラに指示し得る。したがって、オンチップシステムテストコード（オンチップシステムテストプログラムまたは簡潔にオンチップシステムテストとも示す）は、テスト対象デバイス６３０上で実行され得て、実行は、ＳｏＣのメモリを利用して（例えば、ＳＲＡＭ、Ｌ２キャッシュ、およびＮＶＲＡＭを利用して）、ＳｏＣのＣＰＵコアによって行われ得る。
ＳｏＣによって実行されるオンチップテストコードは、例えば、統合開発環境６１２で開発およびデバッグされ得て、ＯＣＳＴコントローラ６２２およびＳｏＣのデバッグインターフェースを介して統合テストエグゼキュータの制御下でＳｏＣにアップロードされ得る。
結論として、本明細書に記載の自動テスト装置は、ＳｏＣ（または、一般的に言えば、テスト対象デバイス）のテストを実行し得て、ＯＣＳＴコントローラは、テストの制御において重要な部分を引き継ぎ、１つまたは複数の機器の同期を担い得る。ＯＣＳＴコントローラはまた、オンチップシステムテストソフトウェアをテスト対象デバイスにアップロードし得て、上記オンチップシステムテストソフトウェア（「組み込みソフトウェア」）の開発は、例えば、自動テスト装置の一部であるワークステーション６１０を使用して実行される。全体的なテストフローは、統合テストエグゼキュータ６１４を使用してワークステーション６１０によっても実行されるＡＴＥテストプログラムによって制御され得る。
テスト対象デバイスとの直接通信、また、（任意選択で）複数の機器の同期を担うＯＣＳＴコントローラ６２２を有することにより、通信のボトルネックを回避でき、高スループットを実現できる。これは、高帯域幅インターフェースを使用する多くの最新テスト対象デバイスにとって望ましいことである。
ただし、図６に示すオンチップシステムテストは、任意選択で、本明細書に開示される特徴、機能、および詳細のいずれかによって、個別でも組み合わせても、補足し得ることに留意されたい。
［４． オンチップシステムテストの中心概念］
以下では、任意選択で、本明細書に記載の自動テスト装置のいずれかに実装し得る、いくつかのオンチップシステムテストコアの中心概念について説明する。
第１の態様によれば、既存のＡＴＥテストコントローラソフトウェアに、組み込みソフトウェアの開発、デバッグおよび開発環境を含めることが可能である。
第２の態様によれば、ＤＵＴのＣＰＵ上で実行されているテストプログラムフラグメントにランタイムおよびＡＰＩを提供することが望ましい。
第３の態様によれば、メインテストプログラムフラグメントと、ＡＴＥ機器を制御するメインＡＴＥテストプログラムとの間の同期およびデータ転送のための機能を提供することが望ましい。
第４の態様によれば、これを平均的なテストエンジニア（またはソフトウェアエンジニア）にとって使いやすいようにすることが望ましい。例えば、テストエンジニアが、彼らの検証グループまたはソフトウェア／ファームウェア開発グループから必要なＤＵＴ固有のソフトウェアを簡単に入手できるようにすることが望ましい。
第５の態様によれば、限られたリソース（例えば、ウェハソートでのメモリ不足）でも環境が実行できるようにすることが望ましい。
第６の態様によれば、広く使用されているインフラストラクチャ（例えば、ＡＭＢＡバスストレステスト）での一般的なテスト課題のために、すぐに使用できるテストプログラムフラグメントを提供することが望ましい。
結論として、上述した態様のいずれかは、任意選択で、個別でも組み合わせても、本明細書に記載の自動テスト装置に導入され得る。
［５． アプリケーション］
以下では、図７～図１１を参照して、いくつかのアプリケーションについて説明する。
図７は、アナログ／ＲＦ受信機テストが実行される第１のシナリオの概略図を示す。この場合、例えば、ワークステーション６１０に対応し得るワークステーション７１０を有し、例えば、テストシステム６２０に対応し得るテストシステム７２０も有する、自動テスト装置が使用される。さらに、テスト対象デバイス７３０は、例えば、テスト対象デバイス６３０に対応し得る。
図に示すように、例えば、統合テストエグゼキュータによって実行される自動テスト装置プログラムは、オンチップシステムテストコントローラに、アナログ／ＲＦ受信機テストを可能にするオンチップシステムテストコードをテスト対象デバイス上にアップロードするように指示する。例えば、テスト対象デバイス上で実行される上記オンチップシステムテストコードは、アナログ信号または無線周波数信号の受信のためにテスト対象デバイス７３０の周辺機器インターフェースを構成し得る。
さらに、統合テストエグゼキュータは、テストシステム７２０のアナログ／無線周波数発生器を制御して、テスト対象デバイス７３０の周辺機器インターフェースにアナログ信号または無線周波数信号を提供し得る。例えば、統合テストエグゼキュータおよびワークステーション７１０は、アナログ／無線周波数発生器を直接制御し得る。しかし、好ましい実施形態では、オンチップシステムテストコントローラは、実際に、テストシステムのアナログ／無線周波数発生器を制御および同期させる。その結果、テスト対象デバイスの周辺機器インターフェースは、通常、（周辺機器インターフェースによって受信された）受信したアナログ信号または無線周波数信号を反映するデジタル情報を生成し、オンチップテストコードは、例えば、周辺機器インターフェースによって提供されるデジタルデータを評価し、および／または評価のために（例えば、ＯＣＳＴコントローラによって）周辺機器インターフェースから受信したデジタルデータをテストシステムに転送し得る。したがって、テスト結果は、テスト対象デバイスを、例えば、正常または障害として判断することを可能にする、ＯＣＳＴコントローラによって統合テストエグゼキュータに提供され得る。
結論として、オンチップテストコードによってサポートされ得て、テスト対象デバイス上で実行され、ＯＣＳＴコントローラでもサポートでき、例えば、オンチップテストコードをテスト対象デバイスにアップロードし、アナログ／無線周波数発生器を制御し、また、テスト対象デバイスからの結果情報の取得および結果情報のワークステーション７１０への転送を処理し得る、テスト対象デバイスのアナログ／ＲＦ受信機テストを実行できる。
図８は、アナログ／無線周波数送信機テストが実行される第２のシナリオの概略図を示す。
第２のシナリオでは、ワークステーション６１０またはワークステーション７１０に対応し得るワークステーション８１０、テストシステム７２０またはテストシステム６２０に対応し得るテストシステム８２０があり、テスト対象デバイス７３０またはテスト対象デバイス６３０に対応し得る、テスト対象デバイス８３０がある。具体的には、第２のシナリオは第１のシナリオとよく似ていることに留意されたい。
しかし、第２のシナリオでは、オンチップテストコードがテスト対象デバイス８３０に（例えば、ＯＣＳＴコントローラを介して）アップロードされ、これにより、テスト対象デバイス８３０は、周辺機器インターフェースを介してアナログ信号または無線周波数信号を送信する。例えば、テスト対象デバイス８３０の周辺機器インターフェースを介して送信されるデータは、テスト対象デバイス８３０上で実行されるオンチップテストコードによって提供される。さらに、テストシステム８２０のアナログサンプラ／無線周波数サンプラは、テスト対象デバイス８３０によって生成されたアナログ信号または無線周波数信号を受信する。テスト対象デバイス８３０からテストシステム８２０によって受信されたアナログ信号または無線周波数信号に関する情報は、例えば、ＯＣＳＴコントローラによって評価され得るか、または、例えば、ＯＣＳＴコントローラによってワークステーション８１０上の統合テストエグゼキュータに転送され得る。したがって、例えば、ＯＣＳＴコントローラによって、またはワークステーション８１０上で実行されている統合テストエグゼキュータによって、テスト対象デバイスによって提供されるアナログ信号が期待または要件を満たすかどうかが判断され得る。したがって、テスト対象デバイスを正常として分類するか、または障害として分類するかを決定できる。
ここで、自動テスト装置（ワークステーション８１０およびテストシステム８２０を備える）とテスト対象デバイス８３０との間に連携があることに留意されたい。テスト対象デバイス８３０にアップロードされたオンチップテストコード（またはオンチップシステムテストソフトウェア）は、アナログ信号または無線周波数信号の提供を制御し、テストシステムは、好ましくは、通常、アナログ／無線周波数サンプラへの高速で直接的なインターフェースを有する、ＯＣＳＴコントローラの制御下で、アナログ信号を受信して評価する。ＯＣＳＴコントローラは、通常、非常に直接的な方法でテスト対象デバイス８３０と通信することもできるので、ＯＣＳＴコントローラはまた、テスト対象デバイスによって提供されるアナログ信号およびアナログ信号が提供されるタイミングをある程度制御し得る。
結論として、本明細書に開示される自動テスト装置は、任意選択で、第２のシナリオを処理するように適合され得る。
図９は、高速入力出力（ＨＳＩＯ）パラメトリックテストが実行される第３のシナリオの概略図を示す。第３のシナリオでは、ワークステーション９１０およびテストシステム９２０は、テスト対象デバイス９３０をテストするために使用され、ワークステーション９１０は、前述のワークステーション６１０、７１０、８１０に対応し得て、テスト対象システム９２０は、前述のテストシステム６２０、７２０、８２０に対応し得る。
しかし、第３のシナリオでは、テストシステム９２０の高速入力出力機器を使用して、テスト対象デバイスにデータを送信し、テスト対象デバイスからデータを受信し得る。例えば、テストシステム９２０の高速入力出力機器は、テスト対象デバイスの周辺機器インターフェース（例えば、ＨＳＩＯ周辺機器インターフェース）に結合され得る。例えば、テストシステムは、テストシステム９２０のＨＳＩＯインターフェースを介してテスト対象デバイス９３０にデータを提供し得て、データは、統合テストエグゼキュータ上で実行されるＡＴＥテストプログラムによって決定され得る。例えば、テストシステム９２０の高速入力出力インターフェースを介したテスト対象デバイスへのデータの送信に対する制御は、統合テストエグゼキュータ上で実行されているＡＴＥテストプログラムからデータを受信するＯＣＳＴコントローラによって実行され得る。
ＤＵＴ９３０の周辺機器インターフェースは、例えば、周辺機器インターフェースの適切な構成（例えば、周辺機器インターフェースのテストのためのいくつかの設計を利用する）によって、例えば、テストシステムによって提供されるデータをループバックし得る。ただし、ループバック機能はまた、オンチップテストコードによって提供され得て、周辺機器インターフェースから受信したデータを読み取り、読み取ったデータを周辺機器インターフェースの出力バッファにコピーして戻し得る。
テストシステム９２０は、テスト対象デバイス９３０の周辺機器インターフェースによって送信されたデータを受信し得て、受信したデータは、ＯＣＳＴコントローラによって評価され得て、および／または統合テストエグゼキュータ上で実行されるＡＴＥテストプログラムに転送され得る。したがって、テスト対象デバイス９３０の高速入力出力インターフェースがテストされ得て、送信のパラメータは、テスト対象デバイス９３０の高速入力出力インターフェースのパラメータを決定できるように、例えば、ＯＣＳＴコントローラの制御下で、テストシステム９２０の高速入力出力機器によって調整され得る。さらに、例えば、ＯＣＳＴコントローラが、テスト対象デバイスの周辺機器インターフェースへのデータの送信、また、周辺機器インターフェースからのデータの受信、さらには、テスト対象デバイスの構成を制御する場合、特に高い効率が得られる。したがって、高速入力出力パラメトリックテストを非常に効率的に実行できる。
図１０は、ＨＳＩＯプロトコルエンジンテストが実行される第４のシナリオの概略図を示す。第４のシナリオでは、ワークステーション１０１０およびテストシステム１０２０は、テスト対象デバイス１０３０をテストするために使用され、ワークステーション１０１０は、ワークステーション６１０、７１０、８１０、９１０に対応し得て、テストシステム１０２０は、テストシステム６２０、７２０、８２０、９２０に対応し得て、テスト対象デバイス１０３０は、テスト対象デバイス６３０、７３０、８３０、９３０に対応し得る。
第４のシナリオでは、テスト対象デバイス１０３０の周辺機器インターフェースは、例えば、テスト設計回路を使用して実現され得る、ループバックモードになるように構成され得る。したがって、自動テスト装置は、周辺機器インターフェースをルックバックモードになるように構成し、データを周辺機器インターフェースに送信し、周辺機器インターフェースによってループバックされたデータを受信および評価するテスト対象デバイス１０３０にオンチップテストコードをアップロードし得る。例えば、テスト対象デバイス上で実行されるオンチップテストコードは、周辺機器インターフェースからループバックされたデータが期待されるデータと一致しているかどうかを評価する場合もある。したがって、高速入力出力インターフェースのプロトコルエンジンをテストできる。具体的には、オンチップテストコードは、周辺機器インターフェースによって提供されるプロトコル情報も評価し得る。
結論として、第４のシナリオでは、オンチップシステムテストコントローラは、例えば、適切なオンチップテストコードをテスト対象デバイス１０３０にアップロードし、テスト対象デバイスから結果情報を受信し、結果情報をワークステーション（例えば、統合テストエグゼキュータ）に転送するすことのみを担い得る。したがって、高速入力出力プロトコルエンジンテストを高効率で実行できる。
図１１は、相互接続ストレステストが実行される第５のシナリオの概略図を示す。第５のシナリオでは、ワークステーション１１１０およびテストシステム１１２０は、テスト対象デバイス１１３０をテストするために使用される。例えば、ワークステーション１１１０およびテストシステム１１２０を備える自動テスト装置は、テスト対象デバイスの異なるブロック間でデータ転送を実行するように構成されるテスト対象デバイスにオンチップテストコードをアップロードし、それによって、非同期アプリケーション相互接続に「ストレス」を与えるように構成される。例えば、データ転送は、ＣＰＵコアとＳＲＡＭとの間、テスト対象デバイスの周辺機器ブロックとＳＲＡＭとの間、およびテスト対象デバイスのコプロセッサとＳＲＡＭとの間で行われ得る。例えば、オンチップテストコードは、非同期アプリケーション相互接続を介してこのような「ストレスの多い」データトラフィックを開始するように構成され得て、データ転送の整合性も監視し得る。したがって、テストシステム１１２０のＯＣＳＴコントローラは、例えば、デバッグインターフェースを介して、テスト対象デバイス１１３０から結果情報を取得し得て、例えば、結果情報を、統合テストエグゼキュータ上で実行される自動テスト装置テストプログラムに転送し得る。したがって、テスト対象デバイス１１３０の相互接続は、効率的にテストされ得て、テストシステムの負荷は比較的小さい。
［６． テスト対象デバイス（ＳｏＣ）の動作モード］
以下では、テスト対象デバイスを動作させるための様々なモードについて説明する。また、ブートプロセスに関するいくつかの詳細および自動テスト装置に関するオプションの詳細についても論じる。オペレーティングシステム環境でのＯＣＳＴ
以下では、オペレーティングシステム環境でオンチップシステムテストを実行する方法について説明する。図１２は、オペレーティングシステム環境での、そのようなオンチップシステムテストの概略図を示す。
図１２に示すように、自動テスト装置は、例えば、ワークステーション１２１０および自動テスト装置ハードウェア１２２０を備え得る。例えば、ワークステーション１２１０は、上述のワークステーション６１０、７１０、８１０、９１０、１０１０、１１１０に対応し得て、自動テスト装置ハードウェアは、例えば、テストシステム６２０、７２０、８２０、９２０、１０２０、１１２０に対応し得る。しかし、自動テスト装置１２０２は、例えば、本明細書に開示される自動テスト装置の機能の一部または全部を備え得る。あるいは、しかし、自動テスト装置に関して本明細書に記載される機能のいずれかは、任意選択で、個別でも組み合わせても、本明細書に開示される他の自動テスト装置のいずれかに引き継がれ得る。
ワークステーション１２１０は、通常、いくつかのソフトウェアモジュールを実行することに留意されたい。例えば、ワークステーションは、例えば、前述の開発およびデバッグ環境２４０に対応し得る、統合開発環境１２１２を実行するように構成され得る。統合開発環境は、組み込みソフトウェアデバッガ１２１４ａおよびＡＴＥデバッガ１２１４ｂを有するか、またはそれらと連携し得る。例えば、組み込みソフトウェアデバッガは、「組み込みソフトウェア」、すなわち、テスト対象デバイス上で実行されるソフトウェア（本明細書では、簡潔に「オンチップシステムテスト」とも示す）をデバッグするように適合され得る。ＡＴＥデバッガ１２１４ｂは、例えば、ユーザが提供し得る、例えば、ＡＴＥフロー１２１６などの自動テスト装置ソフトウェアを、例えば、デバッグするように構成され得る。例えば、統合開発環境１２１２は、組み込みソフトウェアデバッガ１２１４ａおよび自動テスト装置デバッガ１２１４ｂと通信し、ＡＴＥフロー１２１６を編集するように構成され得る。さらに、ＡＴＥデバッガ１２１４ｂは、ＡＴＥフロー１２１６を評価するように構成され得る。組み込みソフトウェアデバッガ１２１４ａは、例えば、ワークステーション１２１０およびＡＴＥハードウェア１２２０を介してテスト対象デバイスと通信し得る。さらに、ワークステーション上で実行される自動テスト装置テストスイート１２１８、ならびに自動テスト装置ランタイム環境１２１９もある。例えば、自動テスト装置ランタイム環境１２１９は、ワークステーション（またはワークステーションのオペレーティングシステム）とＡＴＥテストスイート１２１８ａとの間にあるソフトウェア層である。さらに、ＡＴＥテストスイート１２１８は、通常、ＡＴＥフロー１２１７を実行し、ＡＴＥデバッガ１２１４ｂと連携することに留意されたい。
結論として、統合開発環境１２１２は、例えば、組み込みソフトウェアデバッガ１２１４、ＡＴＥデバッガ１２１４ｂへのアクセス（例えば、ユーザのための）を提供し得て、さらに、ＡＴＥフローの実行を制御することを可能にする。
さらに、テスト対象デバイスハードウェア１２３０はまた、様々なソフトウェアモジュールを実行し得る。例えば、１つまたは複数のデバイスドライバ１２３４ａ、１２３４ｂを使用して、テスト対象デバイスのハードウェア（例えば、１つまたは複数のインターフェース）にアクセスする、オペレーティングシステムのカーネル１２３２がある。さらに、オペレーティングシステムカーネルは、例えば、ＤＵＴハードウェアのインターフェース、また、場合によっては、ＤＵＴハードウェアに結合された追加のメモリを定義し得る、「デバイスツリー」１２３６にアクセスし得る。さらに、典型的には、例えば、オンチップテストコード１２４０の実行を制御し得る「ＯＣＳＴランナ」１２３８が存在する。オンチップテストコード１２４０は、例えば、いくつかの機能を提供し得る、例えば、オンチップシステムテストランタイム環境１２４２を利用し得る。ＯＣＳＴランタイム環境１２４２は、（例えば、ＯＳカーネル１２３２の関数を呼び出すことによって）オペレーティングシステムカーネル１２３２と連携するように構成される。さらに、ＯＣＳＴランナ１２３８はまた、ＤＵＴハードウェアと直接通信し、例えば、ＡＴＥハードウェアとＯＣＳＴランナ１２３８との間の直接通信を可能にし得ることに留意されたい。さらに、オンチップテストコード１２４０は、例えば、ＯＳカーネル１２３２の機能に直接アクセスし得て、また、ＯＣＳＴランタイム環境１２４２の機能にアクセスし得て、次いで、ＯＣＳＴランタイム環境１２４２が、ＯＳカーネル１２３２の機能にアクセスし得ることに留意されたい。さらに、ＯＳカーネル１２３２は、例えば、１つまたは複数のデバイスドライバ１２３２ａ、１２３２ｂを介してＤＵＴハードウェアにアクセスすることに加えて、ＤＵＴハードウェアと直接通信し得る。
テスト対象デバイスハードウェア１２３０上で実行されているソフトウェアモジュールのいずれも、例えば、本明細書に記載されるように、自動テスト装置の開発およびデバッグ環境によって提供され得ることに留意されたい。したがって、開発およびデバッグ環境は、ソフトウェアモジュール１２３２、１２３２ａ、１２３２ｂ、１２３８、１２４４を定義する１つまたは複数のプログラムを有し得て、オンチップテストコード１２４０は、通常、開発およびデバッグ環境へのユーザ入力に基づく。
［組み込みオペレーティングシステムのブートシーケンス］
以下では、組み込みオペレーティングシステムのブートシーケンスの例を、そのような組み込みオペレーティングシステムのブートシーケンスの概略図を示す図１３を参照して説明する。図１３は、前述のテスト対象デバイスと同様であり得る、テスト対象デバイス、例えば、ＳｏＣ１３１０を示す。図に示すように、システムオンチップ１３１０は、同期アプリケーション相互接続に結合される、ＣＰＵコア１３２０、ＳＲＡＭ１３２２、Ｌ２キャッシュ１３２４、ＮＶＲＡＭ１３２６、およびＲＯＭ１３２８を有する。さらに、システムオンチップ１３１０は、周辺機器インターフェース１３３０およびメモリコントローラ１３３２を有し得て、周辺機器インターフェースは、例えば、異なるタイプのフラッシュメモリにアクセスするように、および／またはダイレクトメモリアクセス（例えば、ＰＣＩｅ ＤＭＡ）を介してメモリにアクセスするように適合され得る。さらに、メモリコントローラ１３３２は、例えば、ダイナミックランダムアクセスメモリＤＲＡＭにアクセスするように構成され得る。
ブートシーケンスでは、例えば、ＲＯＭ１３２８に格納されている１次ブートローダにより、周辺機器インターフェース１３３０を介して２次ブートローダがＳＲＡＭ１３２２にロードされ得る。さらに、次いで、２次ブートローダは、フラッシュメモリから、または別の「外部」メモリからＤＲＡＭへオペレーティングシステムプログラムをコピーさせ得て、フラッシュメモリまたは外部メモリは、周辺機器インターフェース１３３０を介してアクセスされ、ＤＲＡＭは、メモリコントローラ１３３２を介してアクセスされる。したがって、オペレーティングシステムは、ＤＲＡＭにコピーされ、ＤＲＡＭは通常、外部メモリ（フラッシュメモリまたはダイレクトメモリアクセスＤＭＡを介してアクセス可能なメモリ）よりもはるかに高速にアクセス可能である。続いて、オペレーティングシステムプログラムは、ＣＰＵコア１３２０によって実行され得て、Ｌ２キャッシュ１３２４は、キャッシュ戦略に従って、オペレーティングシステムプログラムの一部をキャッシュし得る。ただし、従来のオペレーティングシステムの実行には通常、ＤＲＡＭの存在が必要であり、一部のテスト環境では保証できないことに留意されたい。具体的には、ＤＲＡＭの提供は一部のテスト環境では困難である。以下では、ＯＳ候補、つまりＳｏＣ上のＬｉｎｕｘ（登録商標）について簡単に説明する。
このＯＳ候補は、様々な組み込みＣＰＵコアでサポートされており、また、十分に文書化されている。
ＯＳ候補は、デバイスツリーを利用して、組み込みＣＰＵの一般的な変形形態を記述する。これにより、新しいＣＰＵバリアントへの調整が容易になる。
上記のＯＳ候補は、基本的なシステム構成（すなわち、メモリコントローラの初期化）を処理しない。むしろ、ＯＳ候補はこのシステム構成を処理するためにブートローダに依存している。
上記のＯＳ候補については、複数のＣＰＵコアおよびメモリ仮想化が既定でサポートされている。さらに、上記のＯＳ候補については、カーネルとユーザスペースが分離されている。ユーザスペースから、すべてのハードウェアは共通の抽象的なＡＰＩを介してアクセスされる。
さらに、上記のＯＳ候補は、モジュラハードウェアドライバを含む。多くのドライバは、カーネルコードの配布により簡単に入手できる。また、顧客固有のドライバも簡単に統合できる。
さらに、上記のＯＳ候補については、ハードウェアデバッグサポート（ＧＤＢ）なしでソフトウェアデバッグが可能である。
上記のＯＳ候補については、ＪＴＡＧ／ＳＷＤを介したデバッグには、（例えば、Ｌａｕｔｅｒｂａｃｈからの）カーネルのアドレス変換およびプロセステーブルを認識するデバッガが必要である。
上記のオペレーティングシステム候補に関しては、（オープンソースの）ビルドルート環境で、カーネル、必要なハードウェアドライバ、および単一のユーザスペースプログラムのみで構成される、簡素化されたＬｉｎｕｘシステムを簡単に構築できることにも留意されたい。このようなシステムは数秒で起動できることが見出された。
結論として、ＳｏＣ上のＬｉｎｕｘは、例えば、テスト対象デバイス上で実行するためのオペレーティングシステムとして使用できることが見出された。
［ベアメタル環境でのＯＣＳＴ］
以下では、ベアメタル環境でのオンチップシステムテストを、ベアメタル環境でのこのようなオンチップシステムテストの概略図を示す図１４を参照して説明する。
この問題に関して、ワークステーション１４１０および自動テスト装置ハードウェア１４２０を備える自動テスト装置１４０２は、原則として、自動テスト装置１２０２と同一であり得ることに留意されたい。また、統合開発環境１４１２は、統合開発環境１２１２に対応し得て、組み込みソフトウェアデバッガ１４１４ａは、組み込みソフトウェアデバッガ１２１４ａに対応し得て、ＡＴＥデバッガ１４１４ｂは、ＡＴＥデバッガ１２１４ｂに対応し得て、ＡＴＥテストスイート１４１８は、ＡＴＥテストスイート１２１８に対応し得て、ＡＴＥランタイム環境１４１９は、ＡＴＥランタイム環境１２１９に対応し得る。しかし、ソフトウェアモジュール１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９は、テスト対象デバイス上で実行されているオペレーティングシステムがないことを反映するように適合され得ることに留意されたい。
テスト対象デバイスハードウェア１４３０に関して、このシナリオでは、テスト対象デバイスハードウェア上でオペレーティングシステムカーネルソフトウェアが実行されないことに留意されたい。むしろ、ＯＣＳＴランタイム環境１４４２があり、これは、ＤＵＴハードウェア１４３０に直接アクセスし得る。ＯＣＳＴランタイム環境１４４２は、例えば、ＤＵＴハードウェア１４３０のインターフェースを定義し得る、例えば、デバイスツリー１４４４によってサポートされ得る。さらに、オンチップテストコード１４４０があり、これは、ＯＣＳＴランタイム環境１４４２の機能にアクセスし得て、さらにＤＵＴハードウェア１４３０に直接アクセスし得る。さらに、例えば、オンチップテストコード１４４０と通信（または制御）し得るＯＣＳＴランナ１４３８が存在する。また、ＯＣＳＴランナ１４３８は、ＤＵＴハードウェア１４３０と直接通信し得て、例えば、ＤＵＴハードウェア１４３０から制御コマンドを直接受信し得る（制御コマンドは、例えば、自動テスト装置のオンチップシステムテストコントローラによって提供される）。したがって、オンチップシステムテストランナ１４３８は、オンチップテストコード１４４０の実行を制御し得て、オンチップテストコード１４４０は、ＤＵＴハードウェア１４３０のテストを実行するときに、オンチップシステムテストランタイム環境１４４２を使用し得る。
結論として、オンチップシステムテストランタイム環境がＤＵＴハードウェアへのアクセスをサポートしていれば、テスト対象デバイス上でオペレーティングシステムを実行せずにオンチップシステムテストを実行することもできる。
［デバッグポートを介した組み込みベアメタルブート］
以下では、オペレーティングシステム（「ベアメタル」）を実行しないテスト対象デバイス（ＳｏＣ）を起動するための概念について説明する。図１５に、デバッグポートを介したこのような組み込みベアメタルブートのブロック概略図を示す。
テスト対象デバイス１５１０は、例えば、本明細書に記載の他のテスト対象デバイスのいずれかと同様であり得ることに留意されたい。
ただし、テスト対象デバイス１５１０は、通常ＲＯＭに格納されている１次ブートローダを有する。
ただし、デバッグポートを介してベアメタルブートを使用する場合、通常、１次ブートローダは使用されない。むしろ、デバイスは、例えば、オンチップテストシステムコントローラの制御下で、デバッグインターフェースを使用して構成される。例えば、オンチップシステムテストコントローラは、デバッグインターフェース（例えば、ＪＴＡＧインターフェースまたはＳＷＤインターフェース）を介してＣＰＵコアにアクセスし得て、ベアメタルプログラムをＳＲＡＭにコピーするようにＣＰＵコアを構成し得る。例えば、オンチップシステムテストコントローラは、適切なデバッグコマンドまたはスキャン情報を提供して、ＣＰＵコアに目的のベアメタルプログラムをＳＲＡＭにコピーさせ得る。あるいは、しかし、テスト対象デバイスの設計を考慮して可能であれば、オンチップシステムテストコントローラはまた、デバッグインターフェースを介してＳＲＡＭに直接アクセスし得る。ベアメタルプログラムのこのアップロードを行うとき、オンチップシステムテストコントローラは、例えば、１次ブートローダの実行を停止し得る。さらに、オンチップシステムテストコントローラはまた、例えば、ＣＰＵコアのプログラムカウンタをデバッグポートを介して、ＳＲＡＭの適切なメモリアドレスに設定することによって、ＳＲＡＭに格納されたベアメタルプログラムを実行するようにＣＰＵコアに指示し得る。そのような概念は、十分に文書化され得ないオペレーティングシステムの非決定論的動作が回避されるため、有利であり得る。むしろ、ソフトウェアエンジニアによってより詳細に理解され得て、したがって、場合によっては、より再現性の高いテスト結果を提供し得る、ベアメタルプログラムが提供される。
また、ベアメタルプログラムを使用すると、プログラムがより「スリム」になり、外部ＤＲＡＭを使用する必要がなくなり得るという利点があり得る。
［ベアメタル候補のＵ－ＢＯＯＴブートローダ］
いわゆる「Ｕ－Ｂｏｏｔ」ブートローダは、システムオンチップの有力な候補となり得ることが見出された。このベアメタル候補は、ＳｏＣで最も一般的に使用されているブートローダであることが見出された。
さらに、ベアメタル候補は、デバイスツリーを利用して、組み込みＣＰＵの一般的な変形形態を記述することが見出された。これにより、新しいＣＰＵバリアントへの調整が容易になる。さらに、上記のベアメタル候補は、基本的なハードウェアの初期化を処理する。
さらに、上記のベアメタル候補は、メモリ仮想化を使用せず、最小のメモリフットプリントを有することが見出された。
さらに、上記のベアメタル候補は、マルチコアシステムでも、既定で単一のＣＰＵでのみ実行されることが見出された。ただし、上記のベアメタル候補は、ＯＳロード用のローカルおよびネットワークインターフェースの基本セットをサポートする。
上記のベアメタル候補は、シリアルインターフェースを介してアクセス可能なコマンドラインインターフェースを提供する。上記のベアメタル候補は、ミリ秒の範囲で起動することが見出された。
さらに、上記のベアメタル候補はオープンソースで拡張可能である。したがって、不足している機能（例えば、マルチＣＰＵサポート）を追加することにより、組み込みテストランタイム環境のベースとしてブートローダを使用することが可能であり得る。
［組み込みテストフレームワーク：ＯＳ対ベアメタル］
以下では、オペレーティングシステムを使用することのいくつかの利点およびベアメタル（例えば、オペレーティングシステムなし）を使用することのいくつかの利点について説明する。
［ＯＳの利点］
１． 既存のデバイスドライバは「そのまま」使用できる。最も一般的な周辺機器インターフェースでは、デバイスドライバはすでに入手可能である。
２． 複数のＣＰＵでのマルチタスクの既定のサポート
３． メモリ仮想化では、物理メモリレイアウトは表示されない。これにより、プログラミングおよびデバッグが簡素化される。
［ベアメタルの利点］
１． 起動時間を秒からマイクロ秒に短縮
２． 大幅に削減されたメモリフットプリント
３． 低レベルのアクセスによる完全なハードウェア制御。これにより、テストカバレッジおよび再現性が向上する
４． 不足しているＤＲＡＭなどの不完全なハードウェアリソースへの調整が容易。
結論として、ベアメタル手法は、ウェハソートでの組み込みテストに最適であると言える。さらに、結論として、ＯＳ手法は単純化された使用モデルを提供すると言える。特にポストシリコン検証では、起動時間の延長およびメモリフットプリントの拡大が許容され得ることが見出された。
［７． 物理ＯＣＳＴコントローラ］
以下では、物理オンチップシステムテストコントローラの実施形態について説明する。ただし、本明細書に記載の物理オンチップシステムテストコントローラは、任意選択で、本明細書でオンチップシステムテストコントローラに関して記載されている特徴、機能および詳細のいずれかによって、個別でも組み合わせても、補足し得ることに留意されたい。さらに、図１６のオンチップシステムテストコントローラに関して記載されている特徴、機能、および詳細のいずれかを、任意選択で、個別でも組み合わせても、他のオンチップシステムテストコントローラのいずれかに引き継ぐことができることに留意されたい。
図１６は、自動テスト装置の一部であり得る、物理オンチップシステムテストコントローラの概略図を示す。さらに、図１６は、物理オンチップシステムテストコントローラと連携するワークステーションの概略図も示す。言い換えれば、自動テスト装置は、ワークステーションハードウェア１６１０およびオンチップシステムテストコントローラハードウェア１６２０を備える。
ワークステーションハードウェア１６１０は、ワークステーションソフトウェア１６１２を実行するように適合され、オンチップシステムテストコントローラハードウェア１６２０は、オンチップシステムテストコントローラソフトウェア１６２２を実行するように構成される。ワークステーションソフトウェア１６１２は、例えば、上述の開発およびデバッグ環境２４０に対応し得る、例えば、統合開発環境１６１２ａを有し得る。しかし、このワークステーションソフトウェア１６１２の任意の特徴、機能、および詳細のいずれかはまた、任意選択で、開発およびデバッグ環境２４０に含まれ得る。
具体的には、ワークステーションソフトウェアは、例えば、組み込みソフトウェアデバッガ１２１４ａに対応し得る、組み込みデバッガ１６１２ｂを有する。さらに、ワークステーションソフトウェアはまた、例えば、ＡＴＥデバッガ１２１４ｂに対応し得る、ＡＴＥデバッガ１６１２ｃを有し得る。ワークステーションソフトウェア１６１２は、例えば、ＡＴＥテストスイート１２１８に対応し得る、ＡＴＥテストスイート１６１２ｄをさらに有し得る。ワークステーションソフトウェア１６１２は、例えば、ＡＴＥランタイム環境１２１９に対応し得る、ＡＴＥランタイム環境１６１２ｅをさらに有し得る。
さらに、ワークステーションソフトウェアは、例えば、カーネルスペースにおいて、例えば、ソケットを介してＡＴＥランタイム環境１６１２ｅによってアクセスされ得る、Ｌｉｎｕｘカーネル１６１２ｆを有し得る。同様に、ハードウェアインターフェースの抽象化も有し得る組み込みデバッガ１６１２ｂは、Ｌｉｎｕｘカーネルのソケットを介してＬｉｎｕｘカーネル１６１２ｆと通信し得る。
さらに、Ｌｉｎｕｘカーネルは、ＯＣＳＴコントローラハードウェアとの通信が可能になり得る、いわゆる「テストデータバスドライバ」１６１２ｇを使用し得る。ただし、ＯＣＳＴコントローラハードウェアとの通信を可能にする任意の他のドライバも使用できる。
さらに、ＯＣＳＴコントローラソフトウェア１６２２は、例えば、ユーザスペースで実行される、いわゆるＯＣＳＴデーモン１６２２ａを有する。さらに、ＯＣＳＴコントローラソフトウェア１６２２はまた、例えば、カーネルスペースで実行され得る、Ｌｉｎｕｘカーネル１６２２ｂを有する。例えば、ＯＣＳＴデーモン１６２２ａとＬｉｎｕｘカーネル１６２２ｂとの間の通信は、Ｌｉｎｕｘカーネルの１つまたは複数のソケットを使用して実行され得る。
さらに、ＯＣＳＴコントローラソフトウェア１６２２は、例えば、ＪＴＡＧドライバ１６２２ｃ、ＰＣＩｅドライバ１６２２ｄ、「テストデータバスドライバ」１６２２ｅ、および同期バスドライバ１６２２ｆなどの複数のドライバを有し得る。例えば、テストデータバスドライバ１６２２ｅは、ワークステーションとの通信をサポートし得る。ただし、ワークステーションとの通信を可能にする他のドライバも適している。同期バスドライバ１６２２ｆは、他のテストリソース（例えば、上述のテストリソース２２０、２３０など）との同期を可能にする、同期バスへのアクセスを可能にする。さらに、ＪＴＡＧドライバ（または一般的には任意のデバッグインターフェースドライバ）は、デバッグインターフェースを介してテスト対象デバイスとの通信を可能にする。同様に、ＰＣＩｅドライバ（または、その他の高帯域幅インターフェースドライバ）は、高帯域幅インターフェースを介してテスト対象デバイスとの通信を可能にする。
以下では、物理ＯＣＳＴコントローラのハードウェア機能についても説明する。例えば、物理ＯＣＳＴコントローラは、例えば、１つまたは複数の中央処理装置ＣＰＵを実装するように構成され得る、フィールドプログラマブルゲートアレイ１６４０を有し得る。さらに、フィールドプログラマブルゲートアレイ１６４０は、任意の内部または外部ランダムアクセスメモリ、例えば、ＤＲＡＭ１６４２と通信するように構成され得る。フィールドプログラマブルゲートアレイ１６４０は、例えば、他のＡＴＥ機器とも結合し得る、例えば、同期バス１６４４と結合し得る。例えば、同期バスは、物理オンチップシステムテストコントローラと、（例えば、上述したような）パラメトリックテストリソースおよび／またはデジタルテストリソースなどの他のテストリソースとの間の同期を可能にし得る。さらに、フィールドプログラマブルゲートアレイ１６４０はまた、ワークステーション１６１０との通信を可能にする、データバス（または、一般的に言えば、データインターフェース）１６４６に結合される。提供されている例では、いわゆる「テストデータバス」が使用されているが、ワークステーションへの他のインターフェースを使用することもできる。
オンチップシステムテストコントローラは、複数のレベルシフタ１６５０をさらに有し、任意選択で、ＰＣＩｅ物理インターフェース１６５２およびＵＳＢ物理インターフェース１６５４（例えば、ＵＳＢ３物理インターフェース）も有する。例えば、レベルシフタ１６５０は、フィールドプログラマブルゲートアレイ１６４０の汎用入力／出力ピンに結合されている。一方、任意選択のＰＣＩｅ物理インターフェースおよび任意選択のＵＳＢ物理インターフェースは、フィールドプログラマブルゲートアレイ１６４０の高速ピン（例えば、ＬＶＤＳピン）に結合され得る。
レベルシフタ１６５０、ＰＣＩｅ物理インターフェース１６５２、およびＵＳＢ物理インターフェース１６５４のデバイス側ピンは、例えば、複数の入力／出力マルチプレクサ１６６０ａ、１６６０ｂ（任意選択）、１６６０ｃ（任意選択）を介してＤＵＴインターフェースに結合され得る。
入力／出力マルチプレクサ１６６０ａ、１６６０ｂ、１６６０ｃを使用して、レベルシフタ１６５０、ＰＣＩｅ物理インターフェースおよびＵＳＢ物理インターフェース１６５４をテスト対象デバイスの適切なピンに結合できる。例えば、レベルシフタ１６５０によって提供される信号は、好ましくは、テスト対象デバイスのデバッグインターフェースまたは制御インターフェースに、例えば、ＪＴＡＧインターフェース、ＳＷＤインターフェース、ＵＡＲＴインターフェース、ＴＷＩインターフェースなどに結合され得る。しかし、ＰＣＩｅ物理インターフェースによって提供される信号は、通常、それぞれの入力／出力マルチプレクサ１６６０ｂを介してテスト対象デバイスのＰＣＩｅインターフェースに接続され、ＵＳＢ物理インターフェース１６５４によって提供される信号は、通常、それぞれの入力／出力マルチプレクサ１６６０ｃを介してテスト対象デバイスのＵＳＢインターフェース（例えば、ＵＳＢ３インターフェース）に結合される。さらに、入力／出力マルチプレクサ１６６０ａ、１６６０ｂ、１６６０ｃは、パラメトリック測定ユニット１６７０を、調整可能な（可変の）方法で、テスト対象デバイスの１つまたは複数のピンと結合するように構成され得る。したがって、テスト対象デバイスのそれぞれのピンのアナログ特性は、物理測定ユニット１６７０によって特徴付けることができる。
結論として、物理ＯＣＳＴコントローラの実装例を図１６を参照して説明した。例えば、図１６に記載されているオンチップシステムテストコントローラハードウェアは、任意選択で、本明細書に記載のオンチップシステムテストコントローラのいずれかを実装するために使用され得る。しかし、任意選択で、図１６によるオンチップシステムテストコントローラの１つまたは複数の構成要素を、本明細書に開示されるオンチップシステムテストコントローラのいずれかで使用できる。
さらに、本明細書に記載の自動テスト装置は、任意選択で、本明細書に開示される特徴、機能、および詳細のいずれかによって、個別でも組み合わせても、補足し得ることに留意されたい。
［８． 代替ソリューションの観点からの議論］
以下では、いくつかの代替ソリューションについて論じ、オンチップシステムテストコントローラを使用する利点を示す。
第１の代替ソリューションは、システムレベルテストを実行することである。この手法は、既存の評価ボードを使用するか、またはそこから特別なバージョンを派生させる。ベンチ機器は、外部環境を提供するために使用される。テストの自動化には、専用のシステムレベルのテスト機器が使用される。アプリケーションの既存の検証テストが実行され、正しく実行されているかどうかのチェックが実行される。
この手法にはいくつかの利点がある。例えば、設計者および検証エンジニアのためのネイティブ環境が使用される。既存のアプリケーション／検証ソフトウェアが活用される。この手法はモジュールテストで十分に確立されており、独自ソリューションが利用可能である。この手法は、安価な機器でも機能する。
ただし、この手法にはいくつかの欠点もあり、これについては、以下で概説する。例えば、アプリケーションボードを使用しているため、再現性および可観測性が低い。さらに、アプリケーションソフトウェアを使用する場合、長いテスト時間および疑わしいカバレッジがある。最大ストレス条件を適用できないか、またはアプリケーションボード上でクロックおよび供給電圧を制御できる場合にのみ適用できる。これは通常当てはまらない。さらに、この手法はウェハソートに展開させることはできない。通常、アプリケーションボードをウェハプローバと統合することは技術的に困難である。さらに、高価なプローブ装置での長いテスト時間に関する商業上の問題もある。さらに、この手法は通常、製造プロセスの後半に追加のテストステップが必要である。
さらに、別の手法として、いわゆる「エンドツーエンドテスト」も考えられる。この手法は、専用の「プロトコルアウェア」機器を有するＡＴＥを使用する。ＤＵＴの内部信号パスは、エンドツーエンド通信でテストされる。
このような手法にはいくつかの利点がある。例えば、この手法は、デバイスインターフェースを監視するという従来のＡＴＥの考え方をサポートしている。さらに、この手法は、内部相互接続ファブリック、プロトコルエンジン、およびアナログインターフェース回路を１回でカバーする。この手法は、クロックおよび電源電圧のストレスを印加することを可能にする。さらに、この手法は、ウェハソート中にはかなりの量を除外している。この手法は、ウェハソート中のポストシリコン検証を可能にし、設計への早期フィードバックを可能にする。
しかし、エンドツーエンドのテスト手法には、いくつかの欠点もある。具体的には、内部相互接続は通常、インターフェースよりも高速であるため、この手法は、最大トラフィックで内部相互接続にストレスをかけるには不十分である。さらに、リアルタイムプロトコル処理には通常、専用のＡＳＩＣ設計が必要なため、高速トラフィックを汎用のＡＴＥ機器でカバーすることはできない。さらに、検証テストケースは、ホワイトボックステストの観点からは効果的ではないため、エンドツーエンドの通信をカバーしていない可能性が高い。テストケースは、テストエンジニアが最初から生成しなければならない。
以下では、「統計的相関」手法について説明する。この手法は、量産立ち上がり時に、ほとんどすべての利用可能なスキャンベクトルが、ウェハソートで異なるクロックおよび電圧ストレス条件下で実行される。ただし、公称条件下で障害が発生したＤＵＴのみがビニングで除去される。さらに、ＳＬＴテストを実行して、ウェハソートエスケープを識別する。さらに、全体的な障害のあるＤＵＴは、ストレス条件下での障害のあるスキャンベクトルと相関している。これらの障害が発生したテストは、ＳＬＴを排除するために、最終的な製造ソートプログラムに追加される。
この手法には、トリアージプロセスを完全に自動化でき、人間の介入を必要としないという利点がある。
しかし、この手法にはいくつかの欠点があり、これについては、以下で説明する。ＡＣスキャンの方法論は、縮退故障および遅延障害をカバーするように設計されている。電圧およびクロックストレスの条件下でも、テストエスケープが実際にこれらのカテゴリに対応しているかどうかは不明である。さらに、この手法は、サードパーティの周辺機器ＩＰが仕様の範囲内で機能することは保証されない。また、ユーザは、このＩＰで提供されるスキャンベクトルを信頼し得ない。さらに、この手法は、追加のスキャンベクトルおよび最終テストプログラムでのテスト条件の切り替えが必要である。これは、ウェハソートのテスト時間の増加につながる。
以下では、オンチップシステムテスト（ＯＣＳＴ）手法について説明する。この手法は、ＤＵＴの組み込みＣＰＵを使用してテストプログラムの一部を実行する。また、ＡＴＥ製品の一部として、これらのフラグメント用のランタイム環境が提供されている。
この手法にはいくつかの利点がある。例えば、この手法は、内部相互接続ファブリック、プロトコルエンジン、およびアナログインターフェース回路を１回でカバーする。また、この手法は、クロックおよび電源電圧のストレスを印加することを可能にする。この手法はさらに、ウェハソート中には発生している可能性のあるテストエスケープのすべてのクラスに対処する。さらに、この手法は、検証からわずかに変更されたコアロジックテストを実行できる。この手法は、標準化された柔軟性のあるＡＴＥ機器で機能する。さらに、この手法は、ウェハソート中のポストシリコン検証を可能にし、設計への早期フィードバックも可能にする。
しかし、この手法にはいくつかの欠点もある。具体的には、この手法はＭＰＵビジネス以外の新しい手法である。この手法は、テストエンジニアには組み込みソフトウェア開発を経験させ、設計者および検証エンジニアにはＡＴＥを経験させる。さらに、標準化され、事前準備されたテストケースを提供できない限り、テストケースは手動で生成しなければならない。テストカバレッジは、これらのケースの品質に依存する。さらに、この手法は、専用のＨＳＩＯ機器の必要性を排除するため、ＤＦＴ（テスト用の設計）に依存する。以下では、異なる手法間の比較を提供する。
ＳＬＴおよびエンドツーエンドテストは、多くのユーザ、特に検証エンジニアが慣れている２つの手法であることに留意されたい。
さらに、ＳＬＴは追加のテスト挿入を必要とするため、ＡＴＥテストステップと組み合わせることは商業的に不可能であることに留意されたい。
さらに、エンドツーエンドテストは、他のＡＴＥテストセットアップに統合できることに留意されたい。ただし、「プロトコルアウェア」のＡＴＥ機器が必要である。また、ＤＵＴを最大ストレスの状態にすることは非常に困難である。
さらに、タイミングレベルのストレス条件下でのスキャンパターンとの統計的相関は、従来のスキャンパターンのギャップをカバーするための興味深い手法である。ただし、スキャンテストは個別の障害モデルに基づいている。今日のＡＴＥエスケープを、この方法ですべてカバーできるかどうかは不明である。
組み込みテストを使用すると、ウェハソート中にはＡＴＥ上で今日のテストエスケープを識別することが可能である。新しい専用のＡＴＥ機器の必要性は、適切なＤＦＴによってのみ排除できる。排除をうまく適用するには、テストエンジニアリングでは利用できないが、検証および設計では利用できる、ＤＵＴの知識が必要である。長期的には、組み込みテストが実行すべき方法であると考えられる。
［９． 結論－パート１］
以下では、いくつかの結論が提供される。
ＳｏＣ設計の複雑さが増すと、ポストシリコン検証とＡＴＥテストとの間の収束が促進されることが見出された。
１． 検証でのハードウェア／ソフトウェアの相互作用のコーナーケースを見出すためには、ＡＴＥ機能が必要である。
２． コーナーケースの欠陥を識別するためには、組み込みＣＰＵ上で実行するテストが必要である。
したがって、ＡＴＥ上で組み込みソフトウェアテストを実行することは、検証およびデバイス製造の両方に大きなメリットをもたらす。ただし、ＡＴＥ上のアプリケーション環境は不完全であるため、参入障壁が高くなる。これは、新しいタイプのＡＴＥ製品であるオンチップシステムテスト環境の機会を広げる。
このような環境のための技術的な構成要素が利用可能であり、既存のＡＴＥエコシステムのほとんどの部分を活用できることが見出された。
また、ＳｏＣ構成要素の収束により、標準化された製品に焦点を当てることが可能であることも見出された。市場でのＡＲＭの優位性により、最初はある特定のアーキテクチャに集中することも可能である。
結論として、本発明による実施形態は、システムオンチップを効率的な方法でテストするために使用され得て、したがって、他の概念よりも有利である。
［１０． 結論－パート２］
［以前のソリューション］
以下では、本発明による実施形態においても任意選択で適用され得る、いくつかの従来のソリューションが説明および議論され、背景情報が提供される。
オンチップシステムテスト（ＯＣＳＴ）は、ＳＯＣの組み込みプロセッサコアで実行されている組み込みソフトウェアを使用した、ＳＯＣの１つまたは複数のブロックまたはインターフェースの機能テストを指す。組み込みソフトウェアは、テスト刺激を直接作成し、テスト応答を受信し、および／またはテストセットアップ（例えば、レジスタプログラミング）またはテスト分析およびレポートを制御し得る。例えば、テスト応答を分析し、外部（例えば、テスタ）がテスト結果にアクセスできるように、結果を保存／伝達し得る。
－ 以前のソリューションは、組み込みソフトウェア開発のためにシステム環境でのテストの開発およびデバッグに依存しているが、テスト環境には依存していない。テスト環境では、例えば、シリアルポートを介した中間値およびテキスト文字列の印刷などのデバッグサポートが存在しないか、または脆弱である。
－ 以前のソリューションは、独自の方法を使用してテスト制御／条件コマンドを受信し、テスト結果を外部に伝達するためにＯＣＳＴに依存している。これには、テスト環境がこれらのコマンド／結果を送信／受信するための独自のソリューションも必要である。多くの場合、これには、テスタ環境とＯＣＳＴとの間の通信および制御を可能にするために、テスタリソース（例えば、ＵＡＲＴ、ＳＷＤ、Ｉ２Ｃ、または独自のＧＰＩＯ通信）の面倒な低レベルプログラミング、（例えば、ＵＳＢポートを使用する場合）それぞれ専用のテスタコントローラインターフェースが必要である。これにより、開発の手間が増え、ＯＣＳＴの再利用性が制限されてしまう。
－ 以前のソリューションは、ＯＣＳＴ（すなわち、テストコンテンツ）を、テスト環境のＳＯＣがＯＣＳＴをロードするために利用可能な不揮発性メモリに格納することに依存している。
課題は以下のとおりである。
・ ＮＶメモリは通常、ソフトウェア開発環境でプログラムされてから、テスト環境に引き継がれる。
・ＮＶメモリはＳＯＣを使用してテスト環境でプログラムし得るが、これは他のタイプのＳＯＣには適用できない独自のソリューションである。
・ＮＶメモリの再プログラミングは、製造現場での例外的で効果のない、エラーが発生しやすいプロセスである。
－ 以前のソリューションでは、個々のＯＣＳＴの制御を提供するのではなく、１回の実行で行われる一連のＯＣＳＴを格納することが多く、（テストシステムの一般的なニーズである）各テストのデバッグ、特性評価、およびオン／オフの切り替えが困難である。
－ 以前のソリューションは、ＯＣＳＴの実行に利用可能な大容量ＲＡＭに依存している場合があるが、大容量ＲＡＭが利用可能でない場合がある（例えば、プローブテスト）。典型的なケースは、リッチＯＳを起動し、それが、他のＯＣＳＴの基盤となることである。
本発明による実施形態は、従来のソリューションの説明で前述した欠点のすべて（または、いくつか）を完全に解決するか、または少なくとも軽減する。
［本発明の実施形態により解決される課題］
以下では、従来のソリューションに対する本発明の実施形態のいくつかの利点について論じる。しかし、本発明による実施形態が、以下に記載される利点の一部または全部を含む必要はないことに留意されたい。
本発明によるいくつかの実施形態は、以前のソリューションの説明に記載された欠点のすべてを完全に解決するか、または軽減する。
さらに、記載された発明による実施形態は、任意選択で、将来のソリューションを可能にする。
－ 標準インターフェースを定義することにより、本発明は、各テストの効果的な実行および認定のためのテスト環境へのＳＯＣ検証テスト（組み込みソフトウェアとして実装される）の自動フローを可能にする。
－ ＤＵＴ状態の高帯域幅トレースおよびダンプに依存する高度なテストおよび診断の方法論は、例えば、「バグポジショニングシステム」に記載されるような統計的手法により、有効な実行動作を決定し、根本原因分析の障害領域を特定するものなどである。
－ テスト環境とＳＯＣとの間に効果的な機能インターフェースを提供することにより、他のテスト方法論が、例えば、構造テスト刺激をＤＵＴに柔軟に供給して、それぞれが構造テスト刺激を受信することなどに役立ち得る。
［以前に行われたことに対する本発明の利点］
本発明による実施形態は、ＯＣＳＴ自体のＤＵＴ固有の性質を、テストに必要なインフラストラクチャおよび機能から分離することによって、オンチップシステムテストのための効果的なテスト環境を確立する。したがって、テスト環境が、例えば、以下のようなすべての標準的なテストのユースケースをサポートする必要がある新しいテストタイプとして、ＯＣＳＴの柔軟なソリューションを提案する。
－ 開発
－ デバッグ
－ 特性評価
－ 効率的な実行
－ データロギング
－ 製造現場での開発
これにより、ＯＣＳＴ開発者（通常、設計、ベンチ、または組み込みソフトウェア開発者）とテストエンジニアの間の効果的な協力が可能になる。各ユーザは、例えば、以下のような自分の環境で直感的に作業を続けることができる。
－ ＯＣＳＴ開発者は、テスタ上に生産的な開発およびデバッグ環境を見つける。これは、高圧の第１のシリコンのターンオン時に特に重要である。
－ テストエンジニアリングは、他のテストタイプで行われるのと同じ方法、例えば、ＶｄｄをスイープしてＶｍｉｎを決定するなどで、各ＯＣＳＴを特性評価できる。
－ ＯＣＳＴを製造現場で展開する場合、ロードボードにあるＮＶメモリに最新バージョンのＯＣＳＴをインストールするために、オペレータが追加のステップを実行する必要はない。さらに、上記の問題ごとの利点を列挙することが可能である。
本発明による実施形態の構築および動作の説明
以下では、本発明によるいくつかの実施形態の構築動作の説明が提供される。しかし、以下に説明する実施形態は、個別に使用され得ることに留意されたい。しかし、以下に述べる実施形態の特徴、機能、および詳細は、個別でも組み合わせても、他の実施形態のいずれかに導入できることにも留意されたい。
最高レベルでのソリューションは、効果的なＯＣＳＴ環境のために組み合わされる次の主要構成要素を提案する（構成要素は個別に使用することもできる）。
１． ＯＣＳＴテストコントローラ：
ａ．
以下の機能（または、いくつかの実施形態では、以下の機能のうちの１つまたは複数）を提供する新規のテスト構成要素：
ｉ．
例えば、以下のような物理インターフェースを介したＤＵＴとの通信
１．
例えば、ＪＴＡＧ、ＳＷＤ、ＳＰＩ、Ｉ２Ｃ、ＵＡＲＴなどの低遅延のデバッグおよび制御インターフェース
２．
例えば、ＵＳＢ、ＰＣＩなどの高帯域幅機能インターフェース
ｉｉ．
ＤＵＴインターフェースに適切な通信インターフェースを柔軟に割り当てる、または物理ＤＵＴインターフェースの接点およびＤＣのテストに通常使用されるパラメトリックテストリソースを割り当てる
ｉｉｉ．
通常、ＯＳ（例えば、組み込みＬｉｎｕｘ）、ＯＣＳＴの汎用サービス、物理インターフェースを介してＤＵＴと通信するためのドライバ、アプリケーション固有のセットアップおよびユーザが提供するルーチン（すなわち、実行可能コード）を含む多用途のソフトウェアスタックを実行する。
ｉｖ．
ＤＵＴおよびＤＵＴインターフェースでＯＣＳＴ環境をそれぞれロードして初期化する機能。例えば、テストプログラムの一部として準備および保守され、各ＤＵＴの迅速な初期化のためにＯＣＳＴテストコントローラメモリに格納される。
ｖ． ＯＣＳＴをＤＵＴ ＲＡＭ、ＤＵＴ ＮＶメモリ、またはＤＵＴインターフェース上のＮＶメモリにロードする機能。例えば、各ＯＣＳＴは、テストプログラムの一部として準備および保守され、各ＤＵＴに迅速にロードするためにＯＣＳＴテストコントローラメモリに格納される。
ｖｉ．
ＯＣＳＴパラメータセットをＤＵＴ ＲＡＭ、ＤＵＴ ＮＶメモリ、またはＤＵＴインターフェース上のＮＶメモリにロードする機能。例えば、各ＯＣＳＴパラメータセットは、テストプログラムの一部として準備および保守され、各ＤＵＴに迅速にロードするためにＯＣＳＴテストコントローラメモリに格納される。
ｖｉｉ．
ＤＵＴにロードされた特定のＯＣＳＴを開始する機能
ｖｉｉｉ．
例えば、９３０００ ＳｍａｒＴｅｓｔ ８で使用される動作シーケンスなど、すべてのテスタリソースに適用されるユニバーサルテストシーケンス言語でユーザがプログラムした全体的なテスト実行制御。
ｉｘ．
例えば、ＯＣＳＴテストコントローラは、ＤＵＴに印加される電力を直接制御できるなど、他のテストリソースの効率的な制御および同期。好ましくは、これらのアクションの実行は、通常テスタコントローラで実行されている高レベルのソフトウェアとの通信を必要としない。代わりに、例えば、テスタリソースを直接接続するローカル通信および同期インターフェースによって実装される。
ｘ． 例えば、ＤＵＴ上で実行されているＯＣＳＴによって実行される監視に応じて、条件付き実行を実装する、または外部テスト条件を変更するなど、ＤＵＴ上で実行されているＯＣＳＴからコマンドおよびデータを受信して、テスト実行フローおよびそれに関連するテストリソースを制御する機能。
ｂ． 物理実装と仮想実装の両方が可能であり、例えば、以下のような様々な長所および短所がある。
ｉ． 物理：好ましくは、例えば、以下を含む多用途の専用テスタサブシステムに実装される。
１．
組み込みソフトウェア環境、ＦＰＧＡブロック、および通信用の様々な物理インスタンス（例えば、ＵＳＢ、ＧＰＩＯ）を提供するシステムＳＯＣ（例えば、Ｘｉｌｉｎｘ Ｚｙｎｃ）、あるいは、別の例として、ｘ８６組み込みＰＣを使用することもできる。
２．
例えば、ＤＣ測定用のＰＭＵ、ルーティング用のスイッチ、特定のインターフェース規格に適合させるためのレベルシフタなど、ＤＵＴに向けたフロントエンド電子機器。
３．
他のテスタ構成要素と通信および同期するためのバックエンドインターフェース
ｉｉ．
仮想：好ましくは、汎用テストモジュール（例えば、デジタルテスタカード）を再利用して実装する。通常、このカードのフロントエンドおよびバックエンド機能をＯＣＳＴに使用できる。ただし、以下の機能を追加する必要があり得る。
１．
物理インターフェースを介してＤＵＴ／ＯＣＳＴと通信するための効果的な高レベルのプログラミングモデル。これは、拡張テストモジュールによって速度および機能が制限され得る。
２．
ＯＣＳＴソフトウェアスタックを分割して、モジュールで直接実行する（使用可能な組み込みプロセッサを想定）か、またはテスタコントローラ上で実行する機能
２．
ＯＣＳＴ開発およびデバッグツール（任意選択で、機能のうちの１つまたは複数を実装し得る）
ａ． ツールセット：
ｉ．通常、ＯＣＳＴの開発を担当する組み込みソフトウェア開発者は、優先または事前に決定された開発およびデバッグ環境を有する。提案されたソリューションは、例えば、様々なツールセットをサポートするためのインターフェースを提供する。
ｉｉ．
このソリューションは、テスタ環境に統合された特定のＯＣＳＴ開発およびデバッグ環境を提供する（例えば、９３０００のＥｃｌｉｐｓｅ Ｗｏｒｋ Ｃｅｎｔｅｒ）。
１．
これにより、例えば、ＯＣＳＴ開発およびデバッグツールは、ＯＣＳＴソースコードが（ＯＣＳＴランタイム環境を介して）アクセスできるテストリソース、例えば、テスト制限、テスト条件、または他のテストの結果を認識し得るなど、ＯＣＳＴソースコードおよびテスタで実行されているテストプログラムの構成要素の一貫した命名および使用が容易になる。
２．
コンパイルされたコードを、利用可能な限られたメモリリソース、例えば、統合ＳＲＡＭ、Ｌ２－キャッシュにマッピングすることをサポートする。必要に応じて、ＳＯＣのメモリサブシステムを調整するコードを含める。
ｂ．
デバッグソフトウェア、テスタ環境、およびＤＵＴ間のインターフェース
ｉ．
デバッグソフトウェアとテスタ環境との間のインターフェース：
１．
リモートコントロール：デバッグおよびテストの実行中に、テスト環境は（通常はサードパーティまたはオープンソースの）デバッグソフトウェアを使用して、開発された特定の動作、例えば、ＤＵＴへのＯＣＳＴのロードなどを実行し得る。テスト環境は、これらの目的のためにデバッグ環境を使用するために「リモートコントロールＡＰＩ」に依存している。
２．
ＤＵＴドライバ：デバッグおよびテストの実行中に、デバッグソフトウェアは、物理インターフェース、例えば、ＪＴＡＧなどを介してＤＵＴにアクセスする必要があり得る。デバッグソフトウェアは、ＤＵＴへの独自の物理インターフェースを有するのではなく、ＯＣＳＴテストコントローラのＤＵＴへの物理インターフェースに依存し得る。したがって、テスト環境は、デバッグソフトウェアの機能をサポートするＤＵＴドライバを実装する。
ｉｉ．
デバッグソフトウェアとＤＵＴとの間の物理インターフェース
１．
例えば、ロードボードで切り替えられ得るＪＴＡＧポートへのアクセスなど、デバッグ環境による直接の物理アクセス
２．
通信チャネルとしてのＯＣＳＴテストコントローラの使用。
３．
ＯＣＳＴの効果的な使用を可能にするソフトウェア構成要素および環境
ａ． テスト方法論のシームレスな開発および実行をサポートするための分散環境は、テスタ環境（すなわち、テスタコントローラワークステーションおよびＯＣＳＴテストコントローラ）およびＤＵＴ環境（すなわち、ＯＣＳＴ自体およびＤＵＴインターフェース上の他の構成要素、例えば、ＮＶメモリなど）で実行されるテストセットアップおよびコードで構成される。これは、ＯＣＳＴテストコントローラとＤＵＴとの間の様々な通信インターフェースから独立して実装される。
ｉ． ＯＣＳＴランタイム環境（ＤＵＴ上）：
１．
ＯＣＳＴが、一般にテスタ環境と通信するため（例えば、テストパラメータを受信し、制御コマンドをＯＣＳＴテストコントローラに送信するため）、およびテスタ環境で実行されている特定のテスト方法と通信するため（例えば、テスタワークステーションのより高い計算能力を活用して中間変数を交換するため）に信頼できるＡＰＩおよびサービス。
２．
ＯＣＳＴランタイム環境は、様々なＤＵＴ間でＯＣＳＴを再利用できるように標準化されている。これは、例えば、ハードウェアの違いを説明するＬｉｎｕｘデバイスツリーを使用するなど、様々なハードウェア環境を抽象化するソフトウェアの基盤となる層によって可能になる。
ｉｉ． ＯＣＳＴテストランナ（ＤＵＴ上）：
１．
テスタ環境と連携してＯＣＳＴをロードおよび実行する（好ましくは、別のプロセスとして実行している）プログラム。また、ＤＵＴが部分的に壊れていたり、ＯＣＳＴに障害が発生したりしても、テスタ環境への継続的な実行および応答性を保証するウォッチドッグとして機能し得る。
２．
この重要な機能は、テスタ環境からＤＵＴのデバッグインターフェースを使用して行うこともできるため、この機能は任意選択である。
ｉｉｉ．
ＯＣＳＴ用に拡張されたテスタランタイム環境：
１．
ユーザのテスト方法が、ＯＣＳＴテストコントローラをセットアップし、ＯＣＳＴテストコントローラと通信するために信頼できるＡＰＩおよびサービス
２．
ユーザのテスト方法がＤＵＴ上で実行されているＯＣＳＴをセットアップし、ＯＣＳＴと通信するために信頼できるＡＰＩおよびサービス
ｉｖ．
テスタリソース、ＯＣＳＴテストコントローラ、およびＯＣＳＴの同期：
１．
例えば、ＯＣＳＴからの制御情報に応じた条件付き飛び越しなど、ＯＣＳＴをサポートするテスト実行中にＯＣＳＴテストコントローラが実行できるアクション
２．
例えば、ＯＣＳＴが完了するのを待つなど、ＯＣＳＴをサポートするためのテスタモジュールの機能または一連のアクションの拡張
３．
テスタコントローラワークステーションソフトウェアを必要とせずに、テスタリソースとＯＣＳＴテストコントローラとの間で効率的に信号を送信して通信するために必要なハードウェアインフラストラクチャ。
ｂ． 代替ソフトウェア環境
ｉ． ＯＣＳＴオペレーティングシステムの使用：豊富な実行環境（例えば、十分なＲＡＭ）が提供されると、ＤＵＴはＯＳおよび必要なデバイスドライバをロードし得る。これにより、テストカバレッジが追加され、ＯＣＳＴ、ＯＣＳＴランタイム環境、およびＯＣＳＴランナに、例えば、ファイルシステムへのアクセスなど、高度なサービスが提供され得る。
１．
ＯＣＳＴ ＯＳは、例えば、物理的なディスプレイがないなど、ＤＵＴの限られたシステム環境に依存するＯＳの特定のバージョンである。したがって、標準のデバイスドライバのセットは制限され構成され得る。
２．
ＯＣＳＴ ＯＳは、様々なＤＵＴ間でＯＣＳＴを再利用できるように標準化されている。これは、例えば、ハードウェアの違いを説明するＬｉｎｕｘデバイスツリーを使用するなど、様々なハードウェア環境を抽象化するソフトウェアの基盤となる層によって可能になる。
３．
ＯＣＳＴ ＯＳは、ＤＵＴまたはアプリケーション固有のデバイスドライバをサポートする
ｉｉ．
ベアメタル：ＤＵＴの実行環境は制約があり、高度なＯＳサービスを必要としない場合がある。したがって、ＯＣＳＴオペレーティングシステムは使用されない可能性があり、ＯＣＳＴランタイム環境の機能はハードウェアに直接実装される（ブートローダの環境に相当する）。
詳細については、すべて任意選択と見なすべきであり、完全な説明を参照すること。
本発明による実施形態は、例えば、少なくとも１つの組み込みプロセッサを有するＳＯＣ、ＳＩＰ、またはモジュールのテストに使用できる。以下の開示は「ＳＯＣ」または「ＤＵＴ」のみを記載しているが、パッケージまたは（サブ）システムを実装するあらゆる種類のモジュールへのより高いレベルの統合に適用可能である。
本発明による実施形態は、例えば、９３０００チップテスタで使用できるが、一般に、任意のテストソリューションの拡張として使用できる。
［１１． 実装の代替手段］
いくつかの態様は装置の文脈で説明されてきたが、これらの態様が対応する方法の説明も表すことは明らかであり、ブロックまたはデバイスは方法の段階方法の段階または方法の段階の特徴に対応する。同様に、方法の段階の文脈で説明される態様はまた、対応するブロックまたはアイテム、または対応する装置の特徴の説明を表す。方法の段階の一部または全部は、例えば、マイクロプロセッサ、プログラマブルコンピュータ、または電子回路のようなハードウェア装置によって（または使用して）実行され得る。いくつかの実施形態では、１つまたは複数の最も重要な方法の段階は、そのような装置によって実行され得る。
特定の実装要件に応じて、本発明の実施形態は、ハードウェアまたはソフトウェアで実装できる。実装は、それぞれの方法が実行されるように、プログラマブルコンピュータコンピュータシステムと協調する（または協調することが可能である）、その上に格納される電子可読制御信号を有するデジタル記憶媒体、例えば、フロッピー（登録商標）ディスク、ＤＶＤ、Ｂｌｕ－Ｒａｙ（登録商標）、ＣＤ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭまたはフラッシュメモリを使用して実行できる。したがって、デジタル記憶媒体はコンピュータ可読であり得る。
本発明によるいくつかの実施形態は、本明細書に記載の方法の１つが実行されるように、プログラマブルコンピュータコンピュータシステムと協調することが可能である、電子可読制御信号を含むデータキャリアを有する。
一般に、本発明の実施形態は、プログラムコードを有するコンピュータプログラム製品として実装でき、プログラムコードは、コンピュータプログラム製品がコンピュータ上で実行されるときに、方法の１つを実行するために動作可能である。プログラムコードは、例えば、機械可読キャリア上に格納され得る。
他の実施形態は、機械可読キャリア上に格納された、本明細書に記載の方法の１つを実行するためのコンピュータプログラムを有する。
言い換えれば、本発明の方法の実施形態は、したがって、コンピュータプログラムがコンピュータ上で実行されるときに、本明細書に記載の方法の１つを実行するためのプログラムコードを有するコンピュータプログラムである。
したがって、本発明の方法のさらなる実施形態は、本明細書に記載の方法の１つを実行するためのコンピュータプログラムを含み、その上に記録する、データキャリア（またはデジタル記憶媒体、またはコンピュータ可読媒体）である。データキャリア、デジタル記憶媒体、または記録媒体は、通常、有形および／または非遷移的である。
したがって、本発明の方法のさらなる実施形態は、本明細書に記載の方法の１つを実行するためのコンピュータプログラムを表すデータストリームまたは信号のシーケンスである。データストリームまたは信号のシーケンスは、例えば、データ通信接続を介して、例えば、インターネットを介して転送されるように構成され得る。
さらなる実施形態は、本明細書に記載の方法の１つを実行するように構成されるか、または適合される、処理手段、例えば、コンピュータ、またはプログラマブルコンピュータロジックデバイスを有する。
さらなる実施形態は、本明細書に記載の方法の１つを実行するためのコンピュータプログラムをその上にインストールしているコンピュータを有する。
本発明によるさらなる実施形態は、本明細書に記載の方法の１つを実行するためのコンピュータプログラムを、受信機に（例えば、電子的または光学的に）転送するように構成される装置またはシステムを有する。受信機は、例えば、コンピュータ、モバイルデバイス、メモリデバイスなどであり得る。装置またはシステムは、例えば、コンピュータプログラムを受信機に転送するためのファイルサーバを有し得る。
いくつかの実施形態では、本明細書に記載の方法の機能の一部または全部を実行するために、プログラマブルロジックデバイス（例えば、フィールドプログラマブルゲートアレイ）を使用し得る。いくつかの実施形態では、フィールドプログラマブルゲートアレイは、本明細書に記載の方法の１つを実行するためにマイクロプロセッサと協調し得る。概して、これらの方法は、好ましくは、任意のハードウェア装置によって実行される。
本明細書に記載の装置は、ハードウェア装置を使用して、またはコンピュータを使用して、またはハードウェア装置とコンピュータの組み合わせを使用して実装され得る。
本明細書に記載の装置、または本明細書に記載の装置の任意の構成要素は、少なくとも部分的にハードウェアおよび／またはソフトウェアで実装され得る。
本明細書に記載の方法は、ハードウェア装置を使用して、またはコンピュータを使用して、またはハードウェア装置とコンピュータの組み合わせを使用して実行され得る。
本明細書に記載の方法、または本明細書に記載の装置の任意の構成要素は、少なくとも部分的にハードウェアによって、および／またはソフトウェアによって実行され得る。
上述した実施形態は、本発明の原理を単に例示するものである。本明細書に記載の配置および詳細の修正および変形は、当業者には明らかであることが理解されよう。したがって、間近に迫った添付の特許請求の範囲によってのみ制限され、本明細書の実施形態の記載および説明によって示される特定の詳細によっては制限されないことが意図されている。
［他の可能な項目］
（項目１）
テスト対象デバイス（１０４；４００；５００；６３０；７３０；８３０；９３０；１０３０；１１３０；１２３０；１３１０；１４３０；１５１０）をテストするための自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）であって、上記自動テスト装置が、オンチップシステムテストコントローラ（１１０；２１０；１６２０）を備え、上記オンチップシステムテストコントローラが、上記テスト対象デバイスと通信するように構成される少なくとも１つのデバッグインターフェース（１１２；２５２；１６５０）または制御インターフェース（１１２；２５４；１６５０）を有し、上記オンチップシステムテストコントローラが、システムオンチップであるテスト対象デバイスのテストを制御するように構成される、自動テスト装置自動。
（項目２）
上記オンチップシステムテストコントローラが、上記テスト対象デバイスと通信するように構成される少なくとも１つの高帯域幅インターフェース（１１４；２５６；１６５２、１６５４）を備える、項目１に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目３）
上記自動テスト装置が、上記デバッグインターフェース（１１２；２５２；１６５０または上記制御インターフェース（１１４；２５４；１６５０）または上記高帯域幅インターフェース（１１４；２５６；１６５２、１６５４）をテスト対象デバイスインターフェース（２１６）に可変的に割り当てるように構成される、項目１または２に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目４）
上記自動テスト装置が、１つまたは複数のパラメトリックテストリソース（２２０、６２６、６２９）を上記テスト対象デバイスに可変的に割り当てるように構成される、項目１から３のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目５）
上記オンチップシステムテストコントローラが、オペレーティングシステム（１６２２ｂ）、オンチップシステムテストサービスソフトウェア（１６２２ａ）、上記インターフェース（１１２、１１４；２５２、２５４、２５６；１６５０、１６５２、１６５４）を介して上記テスト対象デバイスと通信するための１つまたは複数のドライバ（１６２２ｃ、１６２２ｄ、１６２２ｅ、１６２２ｆ）を有するソフトウェアスタック（２５８；１６２２）を実行するように構成される、項目１から４のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目６）
上記オンチップシステムテストコントローラ（１１０；２１０；１６２０）が、ユーザによって提供されるアプリケーション固有のルーチンを実行するように構成される、項目１から５のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目７）
上記オンチップシステムテストコントローラ（１１０；２１０；１６２０）が、オンチップシステムテスト環境（２４６ａ、２４６ｂ、２４６ｃ、２４６ｄ、２４６ｅ、２４６ｆ；１２３２、１２３２ａ、１２３２ｂ、１２３６、１２３８、１２４２；１４３８、１４４０）をテスト対象デバイスにロードするように構成され、および／または、上記オンチップシステムテストコントローラが、オンチップシステムテスト（１２４０；１４４０）をテスト対象デバイスにロードするように構成され、および／または、上記オンチップシステムテストコントローラが、テスト対象デバイス上のオンチップシステムテスト環境（２４６ａ、２４６ｂ、２４６ｃ、２４６ｄ、２４６ｅ、２４６ｆ；１２３２、１２３２ａ、１２３２ｂ、１２３６、１２３８、１２４２；１４３８、１４４０）を初期化するように構成される、項目１から６のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目８）
上記オンチップシステムテストコントローラ（１１０；２１０；１６２０）が、オンチップシステムテストをパラメータ化するパラメータセットをテスト対象デバイスにアップロードするように構成される、項目１から７のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目９）
上記オンチップシステムテストコントローラが、テスト対象デバイスにロードされるオンチップシステムテスト（１２４０；１４４０）を開始するように構成される、項目１から８のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１０）
上記オンチップシステムテストコントローラが、テストシーケンス言語での全体的なテスト実行プログラムに基づいて、上記テスト対象デバイスの上記テストを制御するように構成される、項目１から９のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１１）
上記オンチップシステムテストコントローラが、１つまたは複数のアナログテストリソース（２２０、６２６、６２９）を制御するように構成され、および／または、上記オンチップシステムテストコントローラが、上記インターフェース（１１２、１１４；２５２、２５４、２５６；１６５０、１６５２、１６５４）に加えて、１つまたは複数のデジタルテストリソース（２３０、６２４、６２８）を制御するように構成され、および／または、上記オンチップシステムテストコントローラが、１つまたは複数のアナログテストリソース（２２０、６２６、６２９）を同期するように構成され、および／または、上記オンチップシステムテストコントローラが、上記インターフェースに加えて、１つまたは複数のデジタルテストリソース（２３０、６２４、６２８）を同期させるように構成される、項目１から１０のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１２）
上記オンチップシステムテストコントローラ（１１０；２１０；１６２０）が、１つまたは複数のアナログテストリソース（２２０、６２６、６２９）および／または１つまたは複数のデジタルテストリソース（２３０、６２４、６２８）を制御するためのローカル通信インターフェースを有し、および／または、上記オンチップシステムテストコントローラが、１つまたは複数のアナログテストリソース（２２０、６２６、６２９）および／または１つまたは複数のデジタルテストリソース（２３０、６２４、６２８）を同期させるためのローカル同期インターフェースを有する、項目１から１１のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１３）
上記オンチップシステムテストコントローラ（１１０；２１０；１６２０）が、上記テスト対象デバイス上で実行されるオンチップシステムテスト（１２４０；１４４０）からコマンドおよび／またはデータを受信し、上記受信したコマンドおよび／または上記受信したデータに応じてテスト実行フローを適合させるように構成される、項目１から１２のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１４）
上記オンチップシステムテストコントローラ（１１０；２１０；１６２０）が、上記テスト対象デバイス上で実行されるオンチップシステムテスト（１２４０；１４４０）からコマンドおよび／またはデータを受信し、上記受信したコマンドおよび／または上記受信したデータに応じてテストリソース（２２０、２３０；６２４、６２６、６２８、６２９）を適合させるように構成される、項目１から１３のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１５）
上記オンチップシステムテストコントローラが、組み込みソフトウェア環境を提供するように構成される中央装置（２５０；１６４０）と、上記デバッグインターフェースおよび／または上記制御インターフェースおよび／または上記高帯域幅インターフェースを実装する１つまたは複数のインターフェースブロックとを有し、上記オンチップシステムテストコントローラが、上記テスト対象デバイスに１つまたは複数の信号を提供し、上記テスト対象デバイスから１つまたは複数の信号を受信するためのフロントエンド電子機器（２５２、２５４、２５６；１６５０、１６５２、１６５４）を有し、上記オンチップシステムテストコントローラが、上記自動テスト装置の１つまたは複数の他の構成要素と通信するように、および／または上記自動テスト装置の１つまたは複数の他の構成要素と同期するように構成される１つまたは複数のバックエンドインターフェースを有する、項目１から１４のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１６）
上記自動テスト装置が、１つまたは複数の開発およびデバッグ環境へのインターフェース（２４２、２４４）を備える、項目１から１５のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１７）
上記自動テスト装置が、上記テスト対象デバイスで実行するためのオンチップシステムテストソフトウェアおよび、上記自動テスト装置によって実行されるテストプログラムの両方を開発およびデバッグするように適合される開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）を有する、項目１から１６のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１８）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）は、上記テスト対象デバイス上で実行されるオンチップシステムテストソフトウェア（１２４０；１４４０）を開発および／またはデバッグするときに、上記自動テスト装置のテストリソース（２２０、２３０；６２４、６２６、６２８、６２９）へのアクセスを可能にする、項目１７に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目１９）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、上記自動テスト装置のインターフェース（１１２、１１４；２５２、２５４、２５６；１６５０、１６５２、１６５４）を介して、上記オンチップシステム（１０４；４００；５００；６３０；７３０；８３０；９３０；１０３０；１１３０；１２３０；１３１０；１４３０；１５１０）から、メモリコンテンツへのアクセスを可能にするためのプログラムコード（２４６ｅ）を有する、項目１７または項目１８に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２０）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、デバッグソフトウェアが上記テスト対象デバイスへのプログラムおよび／または１つまたは複数のパラメータセットのアップロードを制御することを可能にするためのインターフェース（２４２）を有する、項目１７から１９のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２１）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、デバッグソフトウェアが上記テスト対象デバイスのデバッグインターフェースにアクセスすることを可能にするためのインターフェース（２４４）を有する、項目１７から２０のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２２）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、上記テスト対象デバイスのデバッグインターフェースへのデバッグソフトウェアの直接アクセスできるように構成される、項目１７から２１のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２３）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、オンチップシステムソフトウェアの開発で使用するためのアプリケーションプログラミングインターフェース（２４６ｆ）を有し、上記開発されたオンチップシステムテストソフトウェアが上記テスト対象デバイス上で実行されるときに、上記テスト対象デバイスと上記自動テスト装置のテストリソース（２２０、２３０；６２４、６２６、６２８、６２９）との間の通信を可能にする、項目１７から２２のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２４）
上記開発インターフェースおよび上記デバッグインターフェース（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、上記開発されたオンチップシステムテストソフトウェアを実行するテスト対象デバイスとの上記自動テスト装置の通信をサポートするためのテスタソフトウェア（２４６ｇ）も有する、項目２３に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２５）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、オンチップシステムテストソフトウェア（１２４０；１４４０）の開発に使用するためのプログラム（２４６ｂ、２４６ｃ）を有し、上記自動テスト装置から上記テスト対象デバイスへのさらなるソフトウェアのアップロードを可能にする、および／または上記自動テスト装置によって上記テスト対象デバイス上でのプログラム実行の制御を可能にする、項目１７から２４のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２６）
上記開発およびデバッグ環境（２４０；６１２、６１４；１４１２、１４１４ａ、１４１４ｂ、１４１８、１４１９；１６１２ａ、１６１２ｂ、１６１２ｃ、１６１２ｅ、１６１２ｆ）が、オンチップシステムテストソフトウェアの開発で使用するためのプログラム（２４６ｄ）を有し、上記テスト対象デバイス上でのプログラムの実行を監視する、項目１７から２５のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２７）
上記自動テスト装置が、１つまたは複数のテスタリソース、上記オンチップシステムテストコントローラ、および上記テスト対象デバイスで実行されるオンチップシステムテストを同期させるように構成される、項目１から２６のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２８）
上記自動テスト装置が、上記テスト対象デバイス上で実行される上記オンチップシステムテスト（１２４０；１４４０）によって提供される制御情報に応答して条件付き飛び越しを実行するように構成される、項目１から２７のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。
（項目２９）
上記自動テスト装置は、上記テスト対象デバイス上で実行されるオンチップシステムテストの完了を待つように構成される、項目１から２８のいずれか１項に記載の自動テスト装置（１００；２００；６１０、６２０；７１０、７２０；８１０、８２０；９１０、９２０；１０１０、１０２０；１１１０、１１２０；１２１０、１２２０；１４１０、１４２０）。

Claims (39)

  1. テスト対象デバイスをテストするための自動テスト装置であって、前記自動テスト装置が、オンチップシステムテストコントローラを備え、前記オンチップシステムテストコントローラが、前記テスト対象デバイスと通信するように構成される少なくとも１つのデバッグインターフェースまたは少なくとも１つの制御インターフェースを有し、前記オンチップシステムテストコントローラが、統合された中央処理装置コアを有するシステムオンチップである前記テスト対象デバイスのテストを制御するように構成され、前記オンチップシステムテストコントローラによって制御される前記テストが、前記テスト対象デバイス上で実行され、前記実行が、前記システムオンチップの前記中央処理装置コアによって行われる、自動テスト装置。
  2. 前記オンチップシステムテストコントローラが、前記テスト対象デバイスと通信するように構成される少なくとも１つの高帯域幅インターフェースを有する、請求項１に記載の自動テスト装置。
  3. 前記自動テスト装置が、前記少なくとも１つのデバッグインターフェースもしくは前記少なくとも１つの制御インターフェースまたは前記少なくとも１つの高帯域幅インターフェースをテスト対象デバイスインターフェースに可変的に割り当てるように構成される、請求項１または２に記載の自動テスト装置。
  4. 前記自動テスト装置が、１つまたは複数のパラメトリックテストリソースを前記テスト対象デバイスに可変的に割り当てるように構成される、請求項１から３のいずれか１項に記載の自動テスト装置。
  5. 前記オンチップシステムテストコントローラが、前記少なくとも１つのデバッグインターフェースもしくは前記少なくとも１つの制御インターフェースまたは前記少なくとも１つの高帯域幅インターフェースを介して前記テスト対象デバイスと通信するための、オペレーティングシステム、オンチップシステムテストサービスソフトウェア、１つまたは複数のドライバを有するソフトウェアスタックを実行するように構成される、請求項１から４のいずれか１項に記載の自動テスト装置。
  6. 前記オンチップシステムテストコントローラが、ユーザによって提供されるアプリケーション固有のルーチンを実行するように構成される、請求項１から５のいずれか１項に記載の自動テスト装置。
  7. 前記オンチップシステムテストコントローラが、オンチップシステムテスト環境をテスト対象デバイスにロードして初期化するように構成され、および／または、前記オンチップシステムテストコントローラが、オンチップシステムテストをテスト対象デバイスにロードするように構成される、請求項１から６のいずれか１項に記載の自動テスト装置。
  8. 前記オンチップシステムテストコントローラが、オンチップシステムテストをパラメータ化するパラメータセットをテスト対象デバイスにアップロードするように構成される、請求項１から７のいずれか１項に記載の自動テスト装置。
  9. 前記オンチップシステムテストコントローラが、テスト対象デバイスにロードされるオンチップシステムテストを開始するように構成される、請求項１から８のいずれか１項に記載の自動テスト装置。
  10. 前記オンチップシステムテストコントローラが、テストシーケンス言語での全体的なテスト実行プログラムに基づいて、前記テスト対象デバイスの前記テストを制御するように構成される、請求項１から９のいずれか１項に記載の自動テスト装置。
  11. 前記オンチップシステムテストコントローラが、１つまたは複数のアナログテストリソースを制御するように構成され、および／または、前記オンチップシステムテストコントローラが、前記少なくとも１つのデバッグインターフェース、前記少なくとも１つの制御インターフェースおよび前記少なくとも１つの高帯域幅インターフェースに加えて、１つまたは複数のデジタルテストリソースを制御するように構成され、および／または、前記オンチップシステムテストコントローラが、１つまたは複数のアナログテストリソースを同期させるように構成され、および／または、前記オンチップシステムテストコントローラが、前記少なくとも１つのデバッグインターフェース、前記少なくとも１つの制御インターフェースおよび前記少なくとも１つの高帯域幅インターフェースに加えて、１つまたは複数のデジタルテストリソースを同期させるように構成される、請求項１から１０のいずれか１項に記載の自動テスト装置。
  12. 前記オンチップシステムテストコントローラが、１つまたは複数のアナログテストリソースおよび／または１つまたは複数のデジタルテストリソースを制御するためのローカル通信インターフェースを有し、および／または、前記オンチップシステムテストコントローラが、１つまたは複数のアナログテストリソースおよび／または１つまたは複数のデジタルテストリソースを同期させるためのローカル同期インターフェースを有する、請求項１から１１のいずれか１項に記載の自動テスト装置。
  13. 前記オンチップシステムテストコントローラが、前記テスト対象デバイス上で実行されるオンチップシステムテストからコマンドおよび／またはデータを受信し、受信した前記コマンドおよび／または受信した前記データに応じてテスト実行フローを適合させるように構成される、請求項１から１２のいずれか１項に記載の自動テスト装置。
  14. 前記オンチップシステムテストコントローラが、前記テスト対象デバイス上で実行されるオンチップシステムテストからコマンドおよび／またはデータを受信し、受信した前記コマンドおよび／または受信した前記データに応じてテストリソースを適合させるように構成される、請求項１から１３のいずれか１項に記載の自動テスト装置。
  15. 前記オンチップシステムテストコントローラが、組み込みソフトウェア環境を提供するように構成される中央装置と、前記少なくとも１つのデバッグインターフェースおよび／または前記少なくとも１つの制御インターフェースおよび／または前記少なくとも１つの高帯域幅インターフェースを実装する１つまたは複数のインターフェースブロックとを有し、前記オンチップシステムテストコントローラが、前記テスト対象デバイスに１つまたは複数の信号を提供し、前記テスト対象デバイスから１つまたは複数の信号を受信するためのフロントエンド電子機器を有し、前記オンチップシステムテストコントローラが、前記自動テスト装置の１つまたは複数の他の構成要素と通信するように、および／または前記自動テスト装置の１つまたは複数の他の構成要素と同期するように構成される１つまたは複数のバックエンドインターフェースを有する、請求項１から１４のいずれか１項に記載の自動テスト装置。
  16. 前記自動テスト装置が、１つまたは複数の開発およびデバッグ環境へのインターフェース（２４２、２４４）を有する、請求項１から１５のいずれか１項に記載の自動テスト装置。
  17. 前記１つまたは複数の開発およびデバッグ環境が、前記テスト対象デバイス上で実行するためのオンチップシステムテストソフトウェアおよび、前記自動テスト装置によって実行されるテストプログラムの両方を開発およびデバッグするように適合される、請求項１６に記載の自動テスト装置。
  18. 前記１つまたは複数の開発およびデバッグ環境は、前記テスト対象デバイス上で実行されるオンチップシステムテストソフトウェアを開発および／またはデバッグするときに、前記自動テスト装置のテストリソースへのアクセスを可能にする、請求項１７に記載の自動テスト装置。
  19. 前記１つまたは複数の開発およびデバッグ環境が、前記自動テスト装置の前記少なくとも１つのデバッグインターフェース、前記少なくとも１つの制御インターフェースおよび前記少なくとも１つの高帯域幅インターフェースを介して、前記テスト対象デバイスから、メモリコンテンツへのアクセスを可能にするためのプログラムコードを有する、請求項１７または請求項１８に記載の自動テスト装置。
  20. 前記１つまたは複数の開発およびデバッグ環境が、デバッグソフトウェアが前記テスト対象デバイスへのプログラムおよび／または１つまたは複数のパラメータセットのアップロードを制御することを可能にするためのインターフェース（２４２）を有する、請求項１７から１９のいずれか１項に記載の自動テスト装置。
  21. 前記１つまたは複数の開発およびデバッグ環境が、デバッグソフトウェアが前記テスト対象デバイスのデバッグインターフェースにアクセスすることを可能にするためのインターフェース（２４４）を有する、請求項１７から２０のいずれか１項に記載の自動テスト装置。
  22. 前記１つまたは複数の開発およびデバッグ環境が、デバッグソフトウェアに前記テスト対象デバイスのデバッグインターフェースへの直接アクセスを提供するように構成される、請求項１７から２１のいずれか１項に記載の自動テスト装置。
  23. 前記１つまたは複数の開発およびデバッグ環境が、オンチップシステムソフトウェアの開発で使用するためのアプリケーションプログラミングインターフェースを有し、開発された前記オンチップシステムテストソフトウェアが前記テスト対象デバイス上で実行されるときに、前記テスト対象デバイスと前記自動テスト装置のテストリソースとの間の通信を可能にする、請求項１７から２２のいずれか１項に記載の自動テスト装置。
  24. 前記開発およびデバッグインターフェースが、前記開発されたオンチップシステムテストソフトウェアを実行するテスト対象デバイスとの前記自動テスト装置の通信をサポートするためのテスタソフトウェアも有する、請求項２３に記載の自動テスト装置。
  25. 前記１つまたは複数の開発およびデバッグ環境が、オンチップシステムテストソフトウェアの開発に使用するためのプログラム（２４６ｂ、２４６ｃ）を有し、前記自動テスト装置から前記テスト対象デバイスへのさらなるソフトウェアのアップロードを可能にする、および／または前記自動テスト装置によって前記テスト対象デバイス上でのプログラム実行の制御を可能にする、請求項１７から２４のいずれか１項に記載の自動テスト装置。
  26. 前記１つまたは複数の開発およびデバッグ環境が、オンチップシステムテストソフトウェアの開発で使用するためのプログラム（２４６ｄ）を有し、前記テスト対象デバイス上でのプログラムの実行を監視する、請求項１７から２５のいずれか１項に記載の自動テスト装置。
  27. 前記自動テスト装置が、１つまたは複数のテスタリソース、前記オンチップシステムテストコントローラ、および前記テスト対象デバイスで実行されるオンチップシステムテストを同期させるように構成される、請求項１から２６のいずれか１項に記載の自動テスト装置。
  28. 前記自動テスト装置が、前記テスト対象デバイス上で実行される前記オンチップシステムテストによって提供される制御情報に応答して条件付き飛び越しを実行するように構成される、請求項８、９、１３、１４および２７のいずれか１項に記載の自動テスト装置。
  29. 前記自動テスト装置は、前記テスト対象デバイス上で実行されるオンチップシステムテストの完了を待つように構成される、請求項１から２８のいずれか１項に記載の自動テスト装置。
  30. テスト対象デバイスをテストするための自動テスト装置であって、前記自動テスト装置が、オンチップシステムテストコントローラを備え、前記オンチップシステムテストコントローラが、前記テスト対象デバイスと通信するように構成される少なくとも１つのデバッグインターフェースまたは少なくとも１つの少なくとも１つの制御インターフェースを有し、前記オンチップシステムテストコントローラが、統合された中央処理装置コアを有するシステムオンチップである前記テスト対象デバイスのテストを制御するように構成され、前記オンチップシステムテストコントローラによって制御される前記テストが、前記テスト対象デバイス上で実行され、前記実行が、前記システムオンチップの前記中央処理装置コアによって行われ、前記オンチップシステムテストコントローラが、オンチップシステムテスト環境を前記テスト対象デバイスにアップロードするように構成される、少なくとも１つの高帯域幅インターフェースを有する、自動テスト装置。
  31. 前記少なくとも１つの高帯域幅インターフェースが、大規模なプログラムおよび／またはテストデータを前記テスト対象デバイスと通信するように構成され、前記少なくとも１つのデバッグインターフェースまたは前記少なくとも１つの制御インターフェースが、前記テスト対象デバイスのソフトウェアに依存することなく、前記テスト対象デバイスに対するＣＰＵレジスタコンテンツまたはメモリコンテンツの基本的な調整を行うことを可能にする、請求項３０に記載の自動テスト装置。
  32. 前記少なくとも１つの高帯域幅インターフェースが、前記少なくとも１つのデバッグインターフェースまたは前記少なくとも１つの制御インターフェースのデータレートより少なくとも１０倍高いデータレートを処理できる、請求項３０または３１に記載の自動テスト装置。
  33. 前記テスト対象デバイス上で実行されるオペレーティングシステムまたはドライバソフトウェアが前記通信をサポートする、請求項３０から３２のいずれか１項に記載の自動テスト装置。
  34. テスト対象デバイスをテストするための自動テスト装置であって、前記自動テスト装置が、オンチップシステムテストコントローラを備え、前記オンチップシステムテストコントローラが、前記テスト対象デバイスと通信するように構成される少なくとも１つのデバッグインターフェースまたは少なくとも１つの制御インターフェースを有し、前記オンチップシステムテストコントローラが、統合された中央処理装置コアを有するシステムオンチップである前記テスト対象デバイスのテストを制御するように構成され、前記オンチップシステムテストコントローラによって制御される前記テストが、前記テスト対象デバイス上で実行され、前記実行が、前記システムオンチップの前記中央処理装置コアによって行われ、前記オンチップシステムテストコントローラが、前記テスト対象デバイス上で実行されるオンチップシステムテストからコマンドおよび／またはデータを受信し、受信した前記コマンドおよび／または受信した前記データに応じてテスト実行フローを適合させるように構成される、自動テスト装置。
  35. 前記オンチップシステムテストコントローラが、前記テスト対象デバイス上で実行されるオンチップシステムテストからコマンドおよび／またはデータを受信し、テスト実行フローの制御が、前記テスト対象デバイスで実行されるプログラムに含まれるように、前記受信したコマンドおよび／または前記受信したデータに応じて前記テスト実行フローを適合させるように構成される、請求項３４に記載の自動テスト装置。
  36. 前記オンチップシステムテストコントローラが、前記テスト対象デバイス上で実行されるオンチップシステムテストからコマンドおよび／またはデータを受信し、テスト実行フローが、前記テスト対象デバイスで実行されるプログラムの非決定論的実行に動的に適合されるように、前記受信したコマンドおよび／または前記受信したデータに応じて前記テスト実行フローを適合させるように構成される、請求項３４に記載の自動テスト装置。
  37. 前記自動テスト装置が、前記テスト対象デバイスに適切な入力信号を提供するように、および／または前記テスト対象デバイスによって提供される信号の測定を行うように構成されるように、前記自動テスト装置が、前記テスト対象デバイス上での前記プログラムの非決定論的実行に適合するように構成される、請求項３５または３６に記載の自動テスト装置。
  38. テスト対象デバイスをテストするための自動テスト装置であって、前記自動テスト装置が、オンチップシステムテストコントローラを備え、前記オンチップシステムテストコントローラが、前記テスト対象デバイスと通信するように構成される少なくとも１つのデバッグインターフェースまたは少なくとも１つの制御インターフェースを有し、前記オンチップシステムテストコントローラが、統合された中央処理装置コアを有するシステムオンチップである前記テスト対象デバイスのテストを制御するように構成され、前記オンチップシステムテストコントローラによって制御される前記テストが、前記テスト対象デバイス上で実行され、前記実行が、前記システムオンチップの前記中央処理装置コアによって行われ、前記オンチップシステムテストコントローラが、前記テスト対象デバイス上で実行されるオンチップシステムテストからコマンドおよび／またはデータを受信し、前記受信したコマンドおよび／または前記受信したデータに応じてテストリソースを適合させるように構成される、自動テスト装置。
  39. 前記オンチップシステムテストコントローラが、前記テスト対象デバイス上で実行されるオンチップシステムテストからコマンドおよび／またはデータを受信し、前記テスト対象デバイスでのプログラムの非決定論的実行と、前記自動テスト装置のアクティビティとの間の調整が実現されるように、前記受信したコマンドおよび／または前記受信したデータに応じてテストリソースを適合させるように構成される、請求項３８に記載の自動テスト装置。
JP2021532983A 2019-01-22 2020-01-22 オンチップシステムテストコントローラを使用した自動テスト装置 Active JP7295954B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962795456P 2019-01-22 2019-01-22
US62/795,456 2019-01-22
PCT/EP2020/051538 WO2020152230A1 (en) 2019-01-22 2020-01-22 Automated text equipment using an on-chip-system test controller

Publications (2)

Publication Number Publication Date
JP2022517513A JP2022517513A (ja) 2022-03-09
JP7295954B2 true JP7295954B2 (ja) 2023-06-21

Family

ID=69192062

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020560932A Active JP7058759B2 (ja) 2019-01-22 2020-01-22 １または複数の被テストデバイスをテストするための自動試験装置、１または複数の被テストデバイスの自動試験のための方法、および、コマンドエラーを処理するためのコンピュータプログラム
JP2021532983A Active JP7295954B2 (ja) 2019-01-22 2020-01-22 オンチップシステムテストコントローラを使用した自動テスト装置
JP2020561063A Active JP7101814B2 (ja) 2019-01-22 2020-01-22 １または複数の被テストデバイスをテストするための自動試験装置、１または複数の被テストデバイスの自動試験のための方法、および、バッファメモリを使用するコンピュータプログラム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020560932A Active JP7058759B2 (ja) 2019-01-22 2020-01-22 １または複数の被テストデバイスをテストするための自動試験装置、１または複数の被テストデバイスの自動試験のための方法、および、コマンドエラーを処理するためのコンピュータプログラム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020561063A Active JP7101814B2 (ja) 2019-01-22 2020-01-22 １または複数の被テストデバイスをテストするための自動試験装置、１または複数の被テストデバイスの自動試験のための方法、および、バッファメモリを使用するコンピュータプログラム

Country Status (7)

Country Link
US (3) US11385285B2 (ja)
JP (3) JP7058759B2 (ja)
KR (3) KR102604010B1 (ja)
CN (2) CN111989580B (ja)
DE (3) DE112020000469T5 (ja)
TW (3) TW202202865A (ja)
WO (3) WO2020152231A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11204849B2 (en) 2020-03-13 2021-12-21 Nvidia Corporation Leveraging low power states for fault testing of processing cores at runtime
US11809570B2 (en) * 2020-10-06 2023-11-07 Newae Technology Inc Method and apparatus for analyzing side channel-related security vulnerabilities in digital devices
US11719749B1 (en) * 2020-10-22 2023-08-08 Cadence Design Systems, Inc. Method and system for saving and restoring of initialization actions on dut and corresponding test environment
US20220155370A1 (en) * 2020-11-17 2022-05-19 Synopsys, Inc. Device under test synchronization with automated test equipment check cycle
US11836059B1 (en) 2020-12-14 2023-12-05 Sanblaze Technology, Inc. System and method for testing non-volatile memory express storage devices
CN112597006B (zh) * 2020-12-14 2023-10-03 中国航发控制系统研究所 一种嵌入式软件集成测试自动化执行系统及方法
US11431379B1 (en) * 2021-03-31 2022-08-30 Teradyne, Inc. Front-end module
CN115391108A (zh) * 2021-05-25 2022-11-25 爱德万测试股份有限公司 自动测试设备系统及其自动测试设备方法
CN113572661B (zh) * 2021-07-28 2022-12-27 迈普通信技术股份有限公司 一种测试多激活检测性能的系统和方法
CN113836060B (zh) * 2021-09-24 2024-05-28 北京机电工程研究所 一种适用于仿真模型及流程模型的分布式实时仿真平台
CN113961405B (zh) * 2021-09-30 2022-10-28 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
CN114167258B (zh) * 2021-11-29 2024-03-22 上海御渡半导体科技有限公司 一种ate测试系统的数据存储和读取装置及方法
CN113904970B (zh) * 2021-12-09 2022-03-01 伟恩测试技术(武汉)有限公司 一种半导体测试设备的传输系统及方法
CN114461150A (zh) * 2022-02-09 2022-05-10 马来西亚明试国际有限公司 一种用于自动测试设备数据聚合的方法、系统及存储介质
KR102461404B1 (ko) * 2022-04-08 2022-10-31 주식회사 세미파이브 시스템 온 칩과 메모리 사이의 통신을 위한 ｉｏ 파라미터를 설정하는 방법 및 장치
US11853251B2 (en) * 2022-05-04 2023-12-26 Qualcomm Incorporated On-die chip-to-chip (C2C) link state monitor
CN116340191B (zh) * 2023-05-31 2023-08-08 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质
CN117290278A (zh) * 2023-10-10 2023-12-26 合芯科技有限公司 芯片内硬件互联结构、芯片、服务器及方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156404A (ja) 2000-11-20 2002-05-31 Seiko Epson Corp 半導体測定方法及び半導体測定装置
JP2002519675A (ja) 1998-06-29 2002-07-02 バレリエビッチ クロトチコブ，イルヤ スキュー補正手段およびスキュー補正方法
JP2004030765A (ja) 2002-06-25 2004-01-29 Fujitsu Ltd 自己診断機能内蔵の半導体記憶装置
JP2006105999A (ja) 2004-10-08 2006-04-20 Toshiba Corp Ｌｂｉｓｔを使用する回路テストための方法
US20060156113A1 (en) 2004-12-10 2006-07-13 Whetsel Lee D Reduced signaling interface method & apparatus
JP2007052015A (ja) 2005-08-09 2007-03-01 Toshiba Corp 共通して制御されるｌｂｉｓｔサテライトを使用して、ｌｂｉｓｔ検査するためのシステム及び方法
US20070245199A1 (en) 2006-03-31 2007-10-18 Robert Pochowski Application Specific Distributed Test Engine Architecture System And Method
JP2011059112A (ja) 2009-09-10 2011-03-24 Advantest Corp 試験装置および試験方法
US20110273197A1 (en) 2010-05-07 2011-11-10 Qualcomm Incorporated Signal generator for a built-in self test
JP2011248597A (ja) 2010-05-26 2011-12-08 Yokogawa Electric Corp テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
JP2014532862A (ja) 2011-10-28 2014-12-08 テラダイン・インコーポレーテッドＴｅｒａｄｙｎｅ Ｉｎｃｏｒｐｏｒａｔｅｄ 構成可能なインターフェースを有する試験機器
JP2016212574A (ja) 2015-05-07 2016-12-15 富士通株式会社 デバッグ回路、半導体装置及びデバッグ方法
JP2017072509A (ja) 2015-10-08 2017-04-13 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム
JP2018006406A (ja) 2016-06-28 2018-01-11 東京エレクトロン株式会社 基板検査装置

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966417B2 (ja) * 1988-09-05 1999-10-25 株式会社アドバンテスト 論理集積回路試験装置
US5103450A (en) * 1989-02-08 1992-04-07 Texas Instruments Incorporated Event qualified testing protocols for integrated circuits
US5321702A (en) * 1989-10-11 1994-06-14 Teradyne, Inc. High speed timing generator
JP3114753B2 (ja) * 1991-10-31 2000-12-04 九州日本電気株式会社 Ｌｓｉテスト方法
JPH07244130A (ja) * 1994-03-02 1995-09-19 Sony Tektronix Corp テストパターン発生器
JPH08129508A (ja) * 1994-10-31 1996-05-21 Toshiba Corp コンピュータシステム及びその共有メモリ制御方法
JPH10240560A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 波形信号処理装置
GB9805054D0 (en) * 1998-03-11 1998-05-06 Process Intelligence Limited Memory test system with buffer memory
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
JP2001210685A (ja) 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
US6424926B1 (en) 2000-03-31 2002-07-23 Intel Corporation Bus signature analyzer and behavioral functional test method
KR100374328B1 (ko) * 2000-06-03 2003-03-03 박현숙 칩 설계 검증 및 테스트 장치 및 방법
JP2002311095A (ja) * 2001-04-12 2002-10-23 Tritec:Kk Ｌｓｉ検査装置
US6988232B2 (en) 2001-07-05 2006-01-17 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits
JP2003121499A (ja) * 2001-10-09 2003-04-23 Hitachi Ltd 組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム
WO2003096039A1 (en) * 2002-05-08 2003-11-20 Nptest, Inc. Tester system having a multi-purpose memory
JP3614838B2 (ja) * 2002-09-19 2005-01-26 Ｎｅｃエレクトロニクス株式会社 半導体検査システム及び半導体デバイスの検査方法
US7131046B2 (en) * 2002-12-03 2006-10-31 Verigy Ipco System and method for testing circuitry using an externally generated signature
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
JP4602004B2 (ja) * 2004-06-22 2010-12-22 株式会社東芝 テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
US7437517B2 (en) 2005-01-11 2008-10-14 International Business Machines Corporation Methods and arrangements to manage on-chip memory to reduce memory latency
CN1925384A (zh) * 2005-09-02 2007-03-07 上海乐金广电电子有限公司 数字广播信息流传输错误检测装置及方法
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7389461B2 (en) * 2005-09-28 2008-06-17 Teradyne, Inc. Data capture in automatic test equipment
CN1987236A (zh) * 2005-12-22 2007-06-27 乐金电子(天津)电器有限公司 空调器的错误记录管理控制装置及其管理控制方法
ATE476741T1 (de) * 2006-04-06 2010-08-15 Advantest Corp Testvorrichtung und testverfahren
CN101512362A (zh) * 2006-07-10 2009-08-19 阿斯特瑞昂公司 自动测试设备的数字波形产生及测量
US7698088B2 (en) * 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
US7486205B2 (en) * 2006-11-28 2009-02-03 Samplify Systems, Inc. Compression and decompression of stimulus and response waveforms in automated test systems
KR100897681B1 (ko) * 2007-04-05 2009-05-14 베리지 (싱가포르) 피티이. 엘티디. 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템
US20090112548A1 (en) * 2007-10-30 2009-04-30 Conner George W A method for testing in a reconfigurable tester
US7717752B2 (en) 2008-07-01 2010-05-18 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100023294A1 (en) * 2008-07-28 2010-01-28 Credence Systems Corporation Automated test system and method
US20100229058A1 (en) 2009-03-04 2010-09-09 Suresh Goyal Method and apparatus for system testing using scan chain decomposition
US8195419B2 (en) * 2009-03-13 2012-06-05 Teradyne, Inc. General purpose protocol engine
US8170828B2 (en) 2009-06-05 2012-05-01 Apple Inc. Test method using memory programmed with tests and protocol to communicate between device under test and tester
US8386867B2 (en) * 2009-07-02 2013-02-26 Silicon Image, Inc. Computer memory test structure
CN103038751B (zh) * 2010-05-28 2016-04-27 爱德万测试公司 具有可变并行性和固件可升级性的灵活存储接口测试器
US8598898B2 (en) 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
US9043665B2 (en) * 2011-03-09 2015-05-26 Intel Corporation Functional fabric based test wrapper for circuit testing of IP blocks
US20120324302A1 (en) 2011-06-17 2012-12-20 Qualcomm Incorporated Integrated circuit for testing using a high-speed input/output interface
TW201337236A (zh) 2012-03-15 2013-09-16 Le & Der Co Ltd 流體自動化採樣控制裝置
US9606183B2 (en) * 2012-10-20 2017-03-28 Advantest Corporation Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test
US9026869B1 (en) * 2012-11-01 2015-05-05 Amazon Technologies, Inc. Importance-based data storage verification
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US9183952B2 (en) * 2013-02-20 2015-11-10 Micron Technology, Inc. Apparatuses and methods for compressing data received over multiple memory accesses
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US20140236527A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems
US20140237292A1 (en) 2013-02-21 2014-08-21 Advantest Corporation Gui implementations on central controller computer system for supporting protocol independent device testing
US10161993B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US11009550B2 (en) * 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US9810729B2 (en) 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
US9310427B2 (en) * 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
US20150153405A1 (en) 2013-12-04 2015-06-04 Princeton Technology Corporation Automatic testing system and method
CN104808133B (zh) 2014-01-24 2018-02-06 矽创电子股份有限公司 自动测试设备和升级自动测试设备的集成电路测试界面
US9934831B2 (en) * 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US9811420B2 (en) * 2015-03-27 2017-11-07 Intel Corporation Extracting selective information from on-die dynamic random access memory (DRAM) error correction code (ECC)
KR102377362B1 (ko) * 2015-07-08 2022-03-23 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
US10395748B2 (en) * 2016-06-15 2019-08-27 Micron Technology, Inc. Shared error detection and correction memory
JP6686769B2 (ja) * 2016-07-27 2020-04-22 富士通株式会社 テストパタン生成装置及びテストパタン生成方法
US11309056B2 (en) 2017-01-31 2022-04-19 Octavo Systems Llc Automatic test equipment method for testing system in a package devices
JP6878071B2 (ja) 2017-03-21 2021-05-26 株式会社東芝 半導体集積回路及び半導体集積回路の診断方法
US10580200B2 (en) 2017-04-07 2020-03-03 Intel Corporation Virtual reality apparatus and method including prioritized pixel shader operations, alternate eye rendering, and/or augmented timewarp
CN107390109B (zh) * 2017-06-09 2019-12-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519675A (ja) 1998-06-29 2002-07-02 バレリエビッチ クロトチコブ，イルヤ スキュー補正手段およびスキュー補正方法
JP2002156404A (ja) 2000-11-20 2002-05-31 Seiko Epson Corp 半導体測定方法及び半導体測定装置
JP2004030765A (ja) 2002-06-25 2004-01-29 Fujitsu Ltd 自己診断機能内蔵の半導体記憶装置
JP2006105999A (ja) 2004-10-08 2006-04-20 Toshiba Corp Ｌｂｉｓｔを使用する回路テストための方法
US20060156113A1 (en) 2004-12-10 2006-07-13 Whetsel Lee D Reduced signaling interface method & apparatus
JP2007052015A (ja) 2005-08-09 2007-03-01 Toshiba Corp 共通して制御されるｌｂｉｓｔサテライトを使用して、ｌｂｉｓｔ検査するためのシステム及び方法
US20070245199A1 (en) 2006-03-31 2007-10-18 Robert Pochowski Application Specific Distributed Test Engine Architecture System And Method
JP2011059112A (ja) 2009-09-10 2011-03-24 Advantest Corp 試験装置および試験方法
US20110273197A1 (en) 2010-05-07 2011-11-10 Qualcomm Incorporated Signal generator for a built-in self test
JP2011248597A (ja) 2010-05-26 2011-12-08 Yokogawa Electric Corp テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
JP2014532862A (ja) 2011-10-28 2014-12-08 テラダイン・インコーポレーテッドＴｅｒａｄｙｎｅ Ｉｎｃｏｒｐｏｒａｔｅｄ 構成可能なインターフェースを有する試験機器
JP2016212574A (ja) 2015-05-07 2016-12-15 富士通株式会社 デバッグ回路、半導体装置及びデバッグ方法
JP2017072509A (ja) 2015-10-08 2017-04-13 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム
JP2018006406A (ja) 2016-06-28 2018-01-11 東京エレクトロン株式会社 基板検査装置

Also Published As

Publication number Publication date
KR102591340B1 (ko) 2023-10-20
JP7058759B2 (ja) 2022-04-22
WO2020152232A1 (en) 2020-07-30
WO2020152230A1 (en) 2020-07-30
WO2020152231A1 (en) 2020-07-30
TW202202865A (zh) 2022-01-16
US20210073094A1 (en) 2021-03-11
US11913990B2 (en) 2024-02-27
TW202202864A (zh) 2022-01-16
JP7101814B2 (ja) 2022-07-15
DE112020000469T5 (de) 2021-10-07
KR102604010B1 (ko) 2023-11-20
JP2021520570A (ja) 2021-08-19
JP2021520001A (ja) 2021-08-12
TW202132793A (zh) 2021-09-01
CN112703409B (zh) 2024-06-14
CN111989580B (zh) 2023-06-30
CN111989580A (zh) 2020-11-24
CN113330322A (zh) 2021-08-31
US20210025938A1 (en) 2021-01-28
US11415628B2 (en) 2022-08-16
JP2022517513A (ja) 2022-03-09
DE112020000035T5 (de) 2020-12-31
KR102569335B1 (ko) 2023-08-22
CN112703409A (zh) 2021-04-23
KR20210116604A (ko) 2021-09-27
US11385285B2 (en) 2022-07-12
US20210055347A1 (en) 2021-02-25
KR20210079347A (ko) 2021-06-29
DE112020000036T5 (de) 2021-01-21
KR20210079348A (ko) 2021-06-29

Similar Documents

Publication Publication Date Title
JP7295954B2 (ja) オンチップシステムテストコントローラを使用した自動テスト装置
JP7053691B2 (ja) 多重プロセッサシステムのためのリアルタイム分析及び制御
US9152520B2 (en) Programmable interface-based validation and debug
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
US7155370B2 (en) Reusable, built-in self-test methodology for computer systems
JPH10269103A (ja) 製造テスト・システム
KR102000957B1 (ko) 프로그램가능한 테스트 기기
US20080016396A1 (en) Test emulator, test module emulator and record medium storing program therein
EP1610136B1 (en) Test emulator
KR102024416B1 (ko) 반도체 테스트를 위한 본연적으로 핀당 테스터인 자동 테스트 장비 상의 의사 사이트당 테스터 기능
US10997343B1 (en) In-system scan test of chips in an emulation system
JP2014532861A (ja) プログラム可能な試験機器
JP2007057541A (ja) 試験エミュレート装置
CN108957301B (zh) 用于可测试芯片的测试方法、装置及可测试芯片内置电路
US11156660B1 (en) In-system scan test of electronic devices
JP2004178590A (ja) データ一致認定および完全または部分的重複によって、多数のサイズのメモリ・アクセスを検出するアドレス範囲比較器
CN113330322B (zh) 使用片上系统测试控制器的自动化测试设备
US7337103B2 (en) Method and apparatus for the automatic correction of faulty wires in a logic simulation hardware emulator / accelerator
CN207946806U (zh) 一种调试器和调试装置
JP2005285092A (ja) 試験エミュレート装置
Clark et al. A code-less BIST processor for embedded test and in-system configuration of boards and systems
Jain et al. Methodological framework for automation of hardware software co-validation of an IP
CN115904826A (zh) 一种基于ate的dsp测试方法
CN117130837A (zh) 一种mcu自测试方法
Tuna et al. STESI: a new software-based strategy for testing socs containing wrapped IP cores

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230609

R150 Certificate of patent or registration of utility model

Ref document number: 7295954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150